TWI453711B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI453711B
TWI453711B TW097107662A TW97107662A TWI453711B TW I453711 B TWI453711 B TW I453711B TW 097107662 A TW097107662 A TW 097107662A TW 97107662 A TW97107662 A TW 97107662A TW I453711 B TWI453711 B TW I453711B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
circuit
value
display device
Prior art date
Application number
TW097107662A
Other languages
English (en)
Other versions
TW200903412A (en
Inventor
Hiroyuki Miyake
Atsushi Umezaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200903412A publication Critical patent/TW200903412A/zh
Application granted granted Critical
Publication of TWI453711B publication Critical patent/TWI453711B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

顯示裝置
本發明有關於使用薄膜電晶體之顯示裝置。
在使用便宜玻璃基板所形成之顯示裝置中，當解析度增加時，在像素部之周圍的用於組裝之區域(框區域)對基板之比例係增加；因此，傾向於避免顯示裝置之尺寸上的縮減。因此，已考量其中使用單晶半導體基板而形成的驅動器電路被組裝在玻璃基板上的方法具有限制，並且已著重用於在相同玻璃基板上形成驅動器電路和像素部之技術，亦即所謂的面板上系統。藉由實現面板上系統，可減低用於連接驅動器電路和像素部之探針的數量，且可避免由於驅動器電路和像素部之缺陷連接所導致在產率上之減低的問題，以及在使用探針之連接部中的低機械強度之問題，當使用半導體基板之驅動器電路組裝在玻璃基板時已導致該問題。再者，藉由實現面板上系統，除了在顯示裝置之尺寸上的縮減以外，可達成由於在組裝步驟和檢測步驟之數量上的縮減所導致在成本上的縮減。
包括在顯示裝置中的典型驅動器電路係為掃描線驅動器電路和信號線驅動器電路。藉由掃描線驅動器電路而選擇一線中的複數個像素(或是，在某些例子中，複數個線)。輸入至已選擇線之像素中的視訊信號係藉由信號線驅動器電路來控制。
至於信號線驅動器電路和掃描線驅動器電路，相比於信號線驅動器電路之驅動頻率，掃描線驅動器電路之驅動頻率係輕易地抑制；因此，可說是掃描線驅動器電路可相較地輕易形成在玻璃基板上。參考文件1揭示將掃描線驅動器電路和像素部係形成在具有使用非晶半導體之電晶體的玻璃基板上的技術(參考文件1：YongSoon Lee et al.,“Advanced TFT－LCD Data Line Reduction Method”,SOCIETY FOR INFORMATION DISPLAY 2006 INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PAPERS,Volume XXXVII,pp.1083－1086,2006)。
使用非晶半導體或複晶半導體之薄膜電晶體(TFT)，相較於單晶電晶體，具有較低之供應電流容量。因此，為了要增加使用於驅動器電路中的TFT之導通電流，在某些例子中，利用絕緣膜(例如氮化矽膜或氮氧化矽膜，其相較於氧化矽具有較高介電常數)作為TFT之閘極絕緣膜。
不幸地，在包括含有氮的閘極絕緣膜之薄膜電晶體中，當施加至閘極的電壓之絕對值增加時且在導通狀態之時間(驅動時間)的週期增加時，臨界電壓傾向於較大地位移。這是因為，當施加電壓至閘極時，電荷被捕獲在閘極絕緣膜。尤其，在使用非晶半導體之薄膜電晶體中，通常使用含有氮之絕緣膜作為閘極絕緣膜，由於電荷之捕獲所 導致的臨界電壓之位移是一重大問題。
第17A圖顯示其中使用於掃描線驅動器電路的輸出電路以及控制至掃描線之電壓輸入的輸出電路之一般結構。如第17A圖所示之輸出電路包括串聯連接之n通道電晶體3001和n通道電晶體3002。時脈信號CLK之電壓被施加至電晶體3001之汲極(D)。電力供應電壓VSS被施加到電晶體3002之源極(S)。電壓Vin1被施加至電晶體3001之閘極(G)。電壓Vin2被施加至電晶體3002之閘極(G)。在其中電晶體3001之源極(S)係與電晶體3002之汲極(D)連接之節點上的電壓Vout被施加至掃描線。
第17B圖係為輸入至如第17A圖所示之輸出電路或從第17A圖所示之輸出電路輸出之電壓的時序圖。如第17B圖所示，僅在其中時脈信號CLK之處於高位準的脈衝之一出現之週期的期間和正好之前和之後，電壓Vin1為高位準的。當Vin1變為高位準時，電晶體3001被開啟。當Vin1處於低位準時，電晶體3001關閉。
另一方面，僅在其中時脈信號CLK之處於高位準的脈衝之一出現之週期的期間和正好之前和之後，電壓Vin2處於低位準。當Vin2變為低位準，電晶體3002關閉。當Vin2處於高位準時，電晶體3002被開啟。
在其中電晶體3001為on且電晶體3002為off之週期，則取樣時脈信號CLK之處於高位準的脈衝並輸出作為電壓Vout。接著，藉由已取樣之脈衝而選擇掃描線。
在藉由前述結構之輸出電路中，在其中未選擇掃描線之期間的週期，電晶體3002保持在on。然而，其中未選擇掃描線之期間的週期遠大於其中選擇掃描線之期間的週期。因此，電晶體3002之驅動時間遠大於電晶體3001之驅動時間，並且，由於在閘極絕緣膜中電荷的捕獲，臨界電壓傾向於位移。當臨界電壓係大幅地位移時，電晶體3002並未正常地操作。因此，在閘極絕緣膜中電荷的捕獲係為在掃描線驅動器電路之壽命的減低之部分原因。
有鑑於前述問題，本發明係提供其中可藉由抑制TFT之臨界電壓的位移而改善驅動器電路之可靠度的顯示裝置。
發明人已發現，施加至用於驅動器電路中的電晶體之閘極的電壓被設定至最小值，以使抑制電晶體之臨界電壓之位移。接著，發明人已提出用於尋得最小電力供應電壓之結構，該最小電力供應電壓適於藉由實際地改變施加至電晶體之閘極之的電壓來開啟電晶體。尤其，監視當施加至位移暫存器之電力供應電壓的值改變時，從輸出電路所輸出之電壓。接著，尋得電力供應電壓之值，該值係為從輸出電路所輸出的電壓之值滿足足以操作像素部之值，並且使用該電力供應電壓而操作驅動器電路。
可在任何時間獲得電力供應電壓之最佳值，除了其中在像素部顯示影像之期間的週期以外。例如，當適當時，可在其中開啟顯示裝置之後且直至實際地顯示影像之週期，或是當影像之顯示停止一段時間，獲得電力供應電壓之 最佳值。
再者，可提供僅用於獲得電力供應電壓之最佳值而非使用於實際顯示的虛擬輸出電路。藉由使用虛擬輸出電路，可在任何時間獲得電力供應電壓之最佳值。亦即，可在其中藉由掃描線驅動器電路依序地選擇掃描線之期間的週期，獲釋在最後掃描線之選擇結束之後直至第一掃描線之選擇開始的回溯間隔，可獲得電力供應電壓之最佳值。
在本發明中，施加至驅動器電路中之電晶體的閘極之電壓被設定為最小值，使得可抑制電晶體之臨界電壓的位移。因此，可改善驅動器電路之可靠度，且因此可改善顯示裝置之可靠度。尤其，在使用薄非晶半導體膜之薄膜電晶體中，通常使用絕緣膜(例如氮化矽膜或氮氧化矽膜，其相較於氧化矽具有較高介電常數)作為TFT之閘極絕緣膜，以使確保導通電流。當使用具有高介電常數之氮化矽或氮氧化矽時，電荷傾向於被捕獲，其導致臨界電壓之位移。藉由本發明之結構，可抑制臨界電壓之位移，且可改善顯示裝置之可靠度。
之後，將參照伴隨之圖式而敘述本發明的實施例模式。然而，本發明可以各種模式來實施。如熟悉此技藝之人士所能輕易理解的，本發明的該些模式和細節可以各種方式變化，而不脫離本發明的精神和範圍。因此，本發明不應被解釋為侷限在實施例模式的下述敘述中。
(實施例模式1)
參照第1A和1B圖敘述本發明之顯示裝置的結構。第1A圖係為本發明之顯示裝置的方塊圖。本發明之顯示裝置包括像素部100、掃描線驅動器電路101、和電壓產生電路103。再者，本發明之顯示裝置可包括信號線驅動器電路。複數個像素係設置於像素部100中。藉由掃描線驅動器電路101選擇各個線中的像素。信號線驅動器電路控制至像素之視訊信號的輸入，該像素係藉由掃描線驅動器電路101所選擇之線中的像素。
掃描線驅動器電路101包括位移暫存器104。位移暫存器104包括輸出電路105。位移暫存器104藉由使用輸入至其的時脈信號CLK和開始脈衝信號SP來選擇線。尤其，藉由根據開始脈衝信號SP而控制輸出電路105之切換，位移暫存器104取樣和提供時脈信號CLK之脈衝至掃描線。
敘述其中使用n通道電晶體作為像素中之切換元件的例子。當施加該脈衝之高位準電壓VDD至掃描線時，電晶體是開啟，並且選擇掃描線中之像素。當施加該脈衝之低位準電壓VSS至掃描線時，電晶體是關閉，並且未選擇掃描線中之像素。
之後，敘述其中使用p通道電晶體作為像素中之切換元件的例子。當施加該脈衝之低位準電壓VSS至掃描線時，電晶體是開啟，並且選擇掃描線中之像素。當施加該脈 衝之高位準電壓VDD至掃描線時，電晶體是關閉，並且未選擇掃描線中之像素。
之後，其中使用n通道電晶體作為像素中之切換元件之例子被用來作為範例，並且參考如第1B圖所示之方塊圖，敘述電壓產生電路103、位移暫存器104、和輸出電路105之結構和操作。如第1B圖所示，電壓產生電路103包括決定電路106和電壓設定電路107。
輸出電路105包括至少二切換元件。尤其，在如第1B圖所示之輸出電路105中，使用n通道電晶體108和n通道電晶體109作為切換元件。注意的是，第1B圖顯示其中電晶體108和109皆為n通道電晶體之例子；然而，本發明並不侷限於此結構。電晶體108和109可皆為p通道電晶體。
電晶體108和109係以串聯連接。施加時脈信號CLK之電壓至電晶體108之汲極(D)。電晶體108之源極(S)連接至掃描線。施加電壓VSS至電晶體109之源極(S)。電晶體109之汲極連接至掃描線。因此，藉由電晶體108取樣時脈信號CLK，且施加電壓VSS至掃描線係藉由電晶體109而控制。
尤其，當在輸入至輸出電路105之電力供應電壓之間的電壓VCC被施加至電晶體109之閘極時，電晶體109是開啟。在電壓產生電路103中，電壓VCC之值係藉由電壓設定電路107而改變。接著，電壓VCC被輸入至輸出電路105，且來自輸出電路105所輸出之電壓Vout係藉 由決定電路106而監視。
注意的是，為了要避免電晶體109之臨界電壓的位移，較佳係電壓VCC依照從一較低值開始之順序而被輸入至輸出電路105，該較低值亦即，當電晶體109是n通道電晶體時較接近電壓VSS之值；以及，依照從一較高值開始之順序，該較高值亦即，當電晶體109是p通道電晶體時較接近電壓VDD之值。
決定電路106決定電壓Vout是否滿足足以操作像素部之值。當電壓Vout未滿足一足夠值時，可決定電壓VCC之值並非足夠高以開啟電晶體109。另一方面，當電壓Vout滿足一足夠值時，可決定電壓VCC之值係足夠高以開啟電晶體109。藉由上述一系列操作，在決定電路106中，尋得電壓VCC之最佳值，其係電壓Vout滿足足以操作該像素部之值所需要。接著，電壓VCC被設定至上述最佳值，並且當實際地顯示影像於像素部100時，施加電壓VCC至位移暫存器104作為電力供應電壓。
注意的是，為了要使得位移暫存器104之操作更為特定，在電壓設定電路107中，可增加預設電壓至電壓VCC，其係藉由決定電路106而決定為最佳的，且所得之電壓可被輸入作為電壓VCC’至位移暫存器104。待被增加之預設電壓較佳係考量輸出電路105中之電晶體的特性和可靠度而設定，該電晶體係為臨界電壓之位移意欲被抑制之電晶體(在此例中之電晶體109)。
在位移暫存器104中，輸出電路105之切換係使用從 電壓產生電路103所施加之電壓VCC、低位準電壓VSS、和高位準電壓VDD所控制。施加電壓VCC或電壓VSS至電晶體109之閘極(G)。切換電晶體109，以使得當施加電壓VCC至閘極時，電晶體109是開啟的，且當施加電壓VSS至閘極時，電晶體109是關閉的。再者，施加電壓VDD或電壓VSS至電晶體108之閘極(G)。切換電晶體108，以使得當施加電壓VDD至閘極時，電晶體108是開啟的，且當施加電壓VSS至閘極時，電晶體108是關閉的。另外，當電晶體108是開啟時，電晶體109是關閉，而當電晶體108是關閉時，電晶體109是開啟。
由於在未選擇掃描線之期間的週期係非常大於在選擇掃描線之期間的週期，電晶體109之驅動時間是非常大於電晶體108之驅動時間。在本發明中，如上所述，當適當時，施加至電晶體109之閘極的電壓VCC可被設定為最小值。因此，可抑制在閘極絕緣膜中之電荷的捕獲，且可抑制電晶體109之臨界電壓的位移。因此，可改善掃描線驅動電路101之可靠度，且因此可改善顯示裝置之可靠度。尤其，在使用非晶半導體膜之薄膜電晶體中，具有比氧化矽之介電常數更高的介電常數之氮化矽或氮氧化矽通常被使用於閘極絕緣膜，以使得確保導通電流。當使用具有高介電常數之氮化矽或氮氧化矽時，電荷傾向於被捕獲，其導致臨界電壓之位移。藉由本發明之結構，可抑制臨界電壓之位移，且可改善顯示裝置之可靠度。
再者，即使當電晶體109之臨界電壓位移時，每次設 定電壓VCC之值，以使得電壓Vout滿足足以操作像素部之值；因此，可必定地操作位移暫存器。因此，可改善驅動器電路的可靠度且因此改善顯示裝置的可靠度。
除了在顯示影像於像素部100之期間的週期，可在任何時間獲得電力供應電壓VCC之最佳值。例如，當適當時，在顯示裝置被開啟之後直至實際地顯示影像之期間的週期，或是當影像的顯示停止一段時間時，可獲得電力供應電壓VCC之最佳值。
再者，可提供僅使用於獲得電力供應電壓VCC之最佳值但不使用於實際顯示的虛擬輸出電路。藉由使用虛擬輸出電路，可在任何時間獲得電力供應電壓VCC之最佳值。亦即，在藉由掃描線驅動器電路101依序地選擇掃描線之期間的週期，或是在最後掃描線之選擇結束之後直至第一掃描線之選擇開始所發生之回溯間隔中，可獲得電力供應電壓VCC之最佳值。
在此實施例模式中，係敘述其中n通道電晶體係用於輸出電路105且n通道電晶體係用於作為像素之切換元件之例子。接著，係考量其中p通道電晶體係用於輸出電路105且p通道電晶體係用於作為像素之切換元件之例子。在此例中，施加時脈信號CLK的電壓至電晶體108之汲極。電晶體108之源極係連接至掃描線。施加電壓VDD至電晶體109之源極。電晶體109之汲極係連接至掃描線。因此，藉由電晶體109來控制提供電壓VDD至掃描線，且藉由電晶體108來取樣時脈信號CLK。為了要關閉像 素之電晶體，輸出電路105中之電晶體109應被開啟，且高位準電壓VDD應被施加至掃描線。因此，由於電晶體109之驅動時間是相當大於電基體108之驅動時間，提供電壓產生電路以使得在開啟電晶體109之電壓VCC保持為一最小值。
在此實施例模式中，係敘述其中電晶體108和109具有相同極性的輸出電路105的結構；然而，本發明並不侷限於此結構。電晶體108和109可具有不同的極性。在此例中，由於較佳係為電壓VDD被提供至p通道電基體的源極且電壓VSS被施加至n通道電晶體之源極，電晶體108較佳係為p通道電晶體且電晶體109較佳係為n通道電晶體。
在此實施例模式中，係敘述其中電晶體108和109之各個具有單閘極結構(具有一個閘極)之例子；然而，本發明並不侷限於此結構。可利用具有包括複數個閘極(其電性地彼此連接)之多閘極結構的電晶體。
[實施例模式2]
在此實施例模式中，係敘述使用於本發明之顯示裝置的電壓產生電路的特定結構。如第2圖所示之電壓產生電路200包括決定電路201、電壓設定電路220、和阻抗轉換器207。電壓設定電路220包括控制器202、加法器203、計數器204、切換電路205、和數位－類比(DA)轉換器電路206。
注意的是，在第2圖，阻抗轉換器207係設於電壓產生電路200之輸出側上。儘管並非必要地提供阻抗轉換器207，可利用前述之結構抑制在下一階段中由於位移暫存器的阻抗所導致的電位降。例如，可使用電壓隨耦器作為阻抗轉換器207。
之後，係敘述如第2圖所示之電壓產生電路200的操作。在電壓設定電路220中，係設定施加至位移暫存器210(其包括在掃描線驅動器電路中)之電壓VCC之值。在此實施例模式中，輸出電路211的電晶體212係為n通道電晶體。為了要避免輸出電路211的電晶體212的臨界電壓之位移，電壓VCC依序依照從一較低值開始之順序而從電壓設定電路220輸入至位移暫存器210，該較低值亦即較接近電壓VSS之值。注意的是，當電晶體212係為p通道電晶體，電壓VCC較佳係依照從一較高值開始之順序而輸入至位移暫存器，該較高值亦即較接近電壓VDD之值。
尤其，在電壓設定電路220中，首先，控制器202係控制計數器204以輸出其狀態係依時地改變之訊號。從計數器204輸出的信號經由切換電路205而被輸入至DA轉換器電路206。在DA轉換器電路206中，係根據從計數器204所輸入之信號而產生具有類比值的電壓VCC。注意的是，在DA轉換器電路206中產生的電壓VCC之值係根據來自計數器204的信號(其係依時地改變)而從較低值改變至較高值。阻抗轉換器207執行在DA轉換器電路 206中產生的電壓VCC之阻抗轉換，並將所得之電壓輸出位移暫存器210。
在位移暫存器210中，輸出電路211的電晶體212係根據所輸入之電壓VCC而切換。當電壓VCC低於電晶體212的臨界電壓時，電晶體212係關閉；因此，電壓VSS未被施加至掃描線，且掃描線的電壓Vout並未滿足滿足一預設值，亦即，足以操作像素部的值。然而，當電壓VCC的值係連續地增加時，電壓VCC變為高於該臨界值至某種程度。因此，針對第一時間，電晶體212被開啟，使得電壓VSS被施加至掃描線，且掃描線的電壓Vout滿足一預設值。
在決定電路201中，從輸出電路211所輸出的電壓Vout是否滿足一預設值係在每次電壓VCC改變時而決定，並且將結果傳送至控制器202。當電壓Vout滿足預設值，控制器202控制切換電路205和計數器204，並將其中包括電壓VCC的值作為資訊之一訊號傳送至加法器203。
當電壓Vout滿足預設值時，加法器203輸出一信號，該信號包括藉由將預期臨界電壓之位移的預設電壓V0 增加至電壓VCC而產生之電壓VCC’上之資訊。包括該電壓VCC’上之資訊的信號經由切換電路205而被輸入至DA轉換器電路206。在DA轉換器電路206中，係根據輸入至其上的輸入電壓而產生具有類比值之電壓VCC’。阻抗轉換器207執行在DA轉換器電路206中產生的電壓VCC’之阻抗轉換，並將所得之電壓輸出至位移暫存器210 。
在像素部中執行顯示之期間的週期，施加在電壓設定電路220中設定的電壓VCC’至位移暫存器210作為電力供應電壓。在輸出電路211中的電晶體212和電晶體213之中，電壓VCC’被施加至電晶體212之閘極，其中臨界電壓的位移意欲被抑制。藉由施加電壓VCC’至電晶體212之閘極，在掃描線未被選擇之期間的週期，電壓VSS可被施加至掃描線作為電壓Vout。
注意的是，被增加至臨界電壓之預設電壓V0 的值較佳地係考量輸出電路中的電晶體之特性和可靠度，在該電晶體中臨界電壓之位移意欲被抑制。
在本發明，如上所述，當適當時，施加至輸出電路中的電晶體之閘極的電壓VCC，在該電晶體中臨界電壓之位移意欲被抑制，係依據電晶體212的特性而被設定至最小電壓VCC’。因此，可抑制在閘極絕緣膜中電荷的捕獲，且可抑制電晶體之臨界電壓Vth之位移。因此，可改善掃描線驅動器電路之可靠度，且因此可改善顯示裝置之可靠度。尤其，在使用非晶半導體膜之薄膜電晶體中，氮化矽或氮氧化矽(其具有較氧化矽之介電常數更高之介電常數)通常係使用於閘極絕緣膜，以使確保導通電流。當使用具有高介電常數之氮化矽或氮氧化矽時，電荷傾向於被捕獲，其導致臨界電壓之位移。藉由本發明之結構，可抑制臨界電壓之位移，且可改善顯示裝置之可靠度。
此實施例模式可與前述實施例模式相結合而實施。
[實施例模式3]
在此實施例模式，係敘述使用於本發明之顯示裝置中的電壓產生電路之另一結構，其係與實施例模式2之結構不同。如第3圖所示的電壓產生電路300包括決定電路301、電壓設定電路320、和阻抗轉換器307。電壓設定電路320包括控制器302、加法器303、計數器304、和數位－類比(DA)轉換器電路306。
注意的是，在第3圖，阻抗轉換器307係設於電壓產生電路300之輸出側上。儘管阻抗轉換器307並非必定地提供，藉由上述結構可抑制在下一階段由於位移暫存器所導致之電位降可被抑制。例如，針對阻抗轉換器307，可使用電壓隨耦器。
之後，係敘述如第3圖所示之電壓電路300的操作。 在電壓設定電路320中，係設定施加至位移暫存器310(其包括在掃描線驅動器電路中)的電壓VCC’之值。在此實施例模式，輸出電路311的電晶體312係為n通道電晶體。為了要避免輸出電路311之電晶體312的臨界電壓之位移，電壓VCC’依序依照從一較低值開始之順序而從電壓設定電路320輸入至位移暫存器310，該較低值亦即較接近電壓VSS之值。注意的是，當電晶體312係為p通道電晶體，電壓VCC’較佳係依照從一較高值開始之順序而輸入至位移暫存器，該較高值亦即較接近電壓VDD之值。
尤其，在電壓設定電路320中，首先，控制器302係 控制計數器304以輸出其狀態係依時地改變之訊號。從計數器304輸出的信號被輸入至DA轉換器電路306。在DA轉換器電路306中，係根據從計數器304所輸入之信號而產生具有類比值的電壓VCC。注意的是，在DA轉換器電路306中產生的電壓VCC之值係根據來自計數器304的信號(其係依時地改變)而從較低值改變至較高值。
在加法器303中，電壓V0 被增加至在DA轉換器電路306中產生的電壓VCC。電壓V0 係為待被增加之額外電壓，其預期臨界電壓的位移。加法器303將電壓V0 增加至電壓VCC，並輸出所得之電壓，作為VCC’。阻抗轉換器307執行電壓VCC’的阻抗轉換，並將所得之電壓輸出至位移暫存器310。
在位移暫存器310中，輸出電路311的電晶體312係根據所輸入之電壓VCC’而切換。當電壓VCC’低於電晶體312的臨界電壓時，電晶體312係關閉；因此，電壓VSS未被施加至掃描線，且掃描線的電壓Vout並未滿足滿足一預設值，亦即，足以操作像素部的值。然而，當電壓VCC’的值係連續地增加時，電壓VCC’變為高於該臨界值至某種程度。因此，針對第一時間，電晶體312被開啟，使得電壓VSS被施加至掃描線，且掃描線的電壓Vout滿足一預設值。
在決定電路301中，從輸出電路311所輸出的電壓Vout是否滿足一預設值係在每次電壓VCC’改變時而決定，並且將結果傳送至控制器302。當電壓Vout滿足預設值 ，控制器302控制計數器304，並設定電壓VCC’之值。
注意的是，當在決定電路301中決定電壓Vout是否滿足預設值時，施加至輸出電路311的電壓並非電壓VCC，而是藉由將電壓V0 增加至電壓VCC所獲得的電壓VCC’。因此，作為一最佳值，較佳係為設定當電壓Vout滿足針對第一時間的預設值之時高於電壓VCC’的電壓，其預期臨界電壓之位移，而非當電壓Vout滿足針對第一時間的預設值之時的電壓VCC’。
在像素部中執行顯示之期間的週期，施加在電壓設定電路320中設定的電壓VCC’至位移暫存器310作為電力供應電壓。在輸出電路311中的電晶體312和電晶313之中，電壓VCC’被施加至電晶體312之閘極，其中臨界電壓的位移意欲被抑制。藉由施加電壓VCC’至電晶體312之閘極，在掃描線未被選擇之期間的週期，電壓VSS可被施加至掃描線作為電壓Vout。
注意的是，被增加至臨界電壓之預設電壓V0 的值較佳地係考量輸出電路中的電晶體之特性和可靠度，在該電晶體中臨界電壓之位移意欲被抑制。
在本發明，如上所述，當適當時，施加至輸出電路中的電晶體之閘極的電壓VCC’，在該電晶體中臨界電壓之位移意欲被抑制，係依據電晶體312的特性而被設定至最小電壓VCC’。因此，可抑制在閘極絕緣膜中電荷的捕獲，且可抑制電晶體之臨界電壓Vth之位移。因此，可改善掃描線驅動器電路之可靠度，且因此可改善顯示裝置之可 靠度。尤其，在使用非晶半導體膜之薄膜電晶體中，氮化矽或氮氧化矽(其具有較氧化矽之介電常數更高之介電常數)通常係使用於閘極絕緣膜，以使確保導通電流。當使用具有高介電常數之氮化矽或氮氧化矽時，電荷傾向於被捕獲，其導致臨界電壓之位移。藉由本發明之結構，可抑制臨界電壓之位移，且可改善顯示裝置之可靠度。
此實施例模式可與前述實施例模式相結合而實施。
[實施例模式4]
在此實施例模式，係敘述包括在本發明之半導體裝置中之決定電路的詳細結構和操作。
第4圖顯示決定電路之特定結構的範例。如第4圖所示之決定電路800係設置有位移暫存器801(其包括輸出電路802)且係與掃描線驅動器電路分開地設置。決定電路800包括儲存電路811、儲存電路803、和比較電路810。
從掃描線驅動器電路之輸出電路所輸出的電壓Vout係保持在儲存電路811中。從輸出電路802所輸出的電壓Vout’係保持在儲存電路803中。電壓Vout’被設定至用於操作像素部之最佳值。藉由比較電壓Vout’和實際地從輸出電路所輸出之電壓Vout，在比較電路810決定電壓Vout是否滿足一預設值。
資料片段係依據相關於時脈信號CLK之1/4週期所位移的時脈信號CLK’，而從儲存電路811和803輸出至比較電路810。在第4圖，比較電路810包括互斥OR( ExOR)閘極804、切換元件805、切換元件806、反相器807、反相器808、和反相器809。
從儲存電路811和803所輸出之資料片段被輸入至ExOR閘極804。當二資料片段係對應於彼此時，ExOR閘極804輸出低位準電壓。當二資料片段並非對應於彼此時，ExOR閘極804輸出高位準電壓。當從ExOR閘極804輸出低位準電壓時，則關閉切換元件805，而當從ExOR閘極804輸出高位準電壓時，則開啟切換元件805。
藉由重設信號RES而控制切換元件806之切換。當切換元件806開啟時，高位準電壓VDD被施加至形成正反器之反相器807和808並保持於其中。當二資料片段係對應於彼此且切換元件805關閉時，藉由反相器807和808而保持電壓VDD。另一方面，當二資料片段並非對應於彼此且切換元件805開啟時，經由切換元件805而將低位準電壓VSS施加至形成正反器之反相器807和808並保持於其中。
保持在反相器807和808中的電壓藉由反相器809而被反相，並輸出至控制器作為一信號。在控制器中，係根據從決定電路800所輸入之信號的電壓位準，而決定從輸出電路所輸出的電壓Vout是否滿足一預設值，且電壓VCC可被設定至最佳值。
此實施例模式可與前述實施例模式相結合而實施。
[實施例模式5]
在此實施例模式，係敘述包括在本發明之半導體裝置中之掃描線驅動器電路的詳細結構和操作。
第5A圖顯示此實施例模式中之掃描線驅動器電路之結構。如第5A圖所示之掃描線驅動器電路包括複數個脈衝輸出電路900。時脈信號CLK、時脈信號CLKb(其藉由相關於時脈信號CLK之1/2週期而位移)、開始脈衝信號SP、掃描方向切換信號L/R、和掃描方向切換信號L/Rb(其藉由將掃描方向切換信號L/R之電壓反相而獲得)，被輸入至各個脈衝輸出電路900。複數個脈衝輸出電路900根據前述信號之輸入，而連續地輸出脈衝至對應於該些脈衝輸出電路之掃描線G1至Gy。
第5C圖顯示脈衝輸出電路900之特定電路圖的範例。注意的是，為了要清楚如第5C圖所示之脈衝輸出電路的信號之輸入和輸出，第5B圖顯示如第5A圖所示之脈衝輸出電路900，其中端子係以1至5來標號。如第5B圖所示之脈衝輸出電路900的端子1至5係對應於如第5C圖所示之脈衝輸出電路的端子1至5。
如第5C圖所示之脈衝輸出電路包括掃描方向切換電路910、第一振幅補償電路920、第二振幅補償電路930、和輸出電路940。掃描方向切換電路910可根據掃描方向切換信號L/R和L/Rb而切換掃描線選擇之順序。第一振幅補償電路920和第二振幅補償電路930係根據在下一階段從脈衝輸出電路所輸出之脈衝以及閘始脈衝信號SP和在前一階段從脈衝輸出電路所輸出之脈衝中一者，而控制 輸出電路940之切換。輸出電路940取樣和輸出時脈信號CLK或時脈信號CLKb之脈衝至在前一階段之脈衝輸出電路或掃描線Gj(j＝1至y)。
尤其，掃描方向切換電路910包括電晶體911至914。第一振幅補償電路920包括電晶體921和922。第二振幅補償電路930包括電晶體931和932。輸出電路940包括電晶體941和942。
電晶體911之閘極係連接至端子4。電晶體911之源極和汲極中之一者係連接至端子2。電晶體911之源極和汲極中之另一者係連接至電晶體921之閘極和電晶體932之閘極。電晶體912之閘極係連接至端子5。電晶體912之源極和汲極中之一者係連接至端子3。電晶體912之源極和汲極中之另一者係連接至電晶體921之閘極和電晶體932之閘極。電晶體913之閘極係連接至端子5。電晶體913之源極和汲極中之一者係連接至端子2。電晶體913之源極和汲極中之另一者係連接至電晶體931的閘極。電晶體914之閘極係連接至端子4。電晶體914之源極和汲極中之一者係連接至端子3。電晶體914之源極和汲極中之另一者係連接至電晶體931之閘極。
電壓VDD被施加至電晶體921之源極和汲極中之一者。電晶體921之源極和汲極中之另一者係連接至電晶體941之閘極。電晶體922之閘極係連接至電晶體942之閘極。電晶體922之源極和汲極中之一者係連接至電晶體941之閘極。電壓VSS被施加至電晶體922之源極和汲極 中之另一者。
電壓VCC被施加至電晶體931之源極和汲極中之一者。電晶體931之源極和汲極中之另一者係連接至電晶體922之閘極和電晶體942之閘極。電晶體932之源極和汲極中之一者係連接至電晶體922之閘極和電晶體942之閘極。電壓VSS被施加至電晶體932之源極和閘極中之另一者。
電晶體941之源極和汲極中之一者係連接至端子1。電晶體941之源極和汲極中之另一者係連接至掃描線Gj。電晶體942之源極和汲極中之一者係連接至掃描線Gj。電壓VSS被施加至電晶體942之源極和汲極中之另一者。
第6圖顯示如第5C圖所示之脈衝輸出電路900中的端子1至5以及掃描線Gj之電壓的時序。第6圖亦顯示輸入至電晶體941之閘極的電壓IN1以及輸入至電晶體942之閘極的電壓IN2之時序。
第6圖首先顯示其中輸入至端子4之掃描方向切換信號L/R之電壓係在高位準，且輸入至端子5之掃描方向切換信號L/Rb之電壓係在低位準之例子。因此，電晶體911和914是導通，且電晶體912和913是關閉。即使當掃描方向切換信號L/R之電壓係在低位準且掃描方向切換信號L/Rb之電壓係在高位準時，基本操作是相同的，除了切換掃描方向以外。
如第6圖所示，在開始脈衝信號SP之脈衝輸入至端子2之前，輸入低位準電壓制端子2和3。因此，所有的 電晶體921、922、931和932是關閉的。施加於上一循環之電壓係保持在電晶體941和942之閘極中。
之後，當開始脈衝信號SP之脈衝被輸入至端子2時，高位準電壓被施加至電晶體921和932之閘極；因此，電晶體921和932被開啟。因此，電壓VDD經由電晶體921而被施加至電晶體941之閘極，作為電壓IN1，使得電晶體941被開啟。再者，電壓VSS經由電晶體932而被施加至電晶體942之閘極，作為電壓IN2，使得電晶體942被關閉。此時，由於輸入至端子1的時脈信號CLK之電壓是低的，輸出低位準電壓至掃描線Gj。
此外，由於輸入至端子3之電壓保持在低位準，電晶體931保持為關閉。電壓VSS經由電晶體932而被施加至電晶體922之閘極，使得電晶體922被關閉。
之後，當低位準電壓再次地被輸入至端子2時，低位準電壓被施加至電晶體921和932之閘極；因此，電晶體921和932被關閉。再者，輸入至端子3之電壓保持在低位準，使得電晶體931倍關閉。因此，電晶體922和942之閘極被設定為浮動狀態，且電壓IN2保持在低位準；因此，電晶體922和942被關閉。
此時，電晶體941之閘極亦被設定為浮動狀態，且輸入至端子1的時脈信號CLK之電壓變為高位準；因此，電晶體之閘極的電壓IN1藉由自我啟動(bootstrap)而被進一步提升。因此，電晶體941保持為導通；因此，時脈信號CLK之高位準電壓被取樣並輸出至掃描線Gj。
之後，輸入至端子2之電壓保持在低位準，使得電晶體921和932保持為關閉。另一方面，輸入至端子3的電壓變為高位準，使得電晶體931被開啟。接著，電壓VCC經由電晶體931而被施加至電晶體922之閘極，且電晶體922和942被開啟。因此，電壓VSS經由電晶體922而被施加至電晶體941之閘極，作為電壓IN1，且電晶體941被關閉。再者，電壓VCC經由電晶體931而被施加至電晶體942之閘極，作為電壓IN2。因此，電晶體942被開啟，且電壓VSS經由電晶體942而被施加至掃描線Gj。
注意的是，此實施例模式敘述其中脈衝輸出電路900包括掃描方向切換電路910之結構；然而，本發明並不侷限於此結構。當掃描線之選擇的順序不需切換時，掃描方向切換電路910非必定地提供。
此實施例模式可與前述實施例模式相結合而實施。
[實施例模式6]
在此實施例模式，係敘述本發明之顯示裝置的一般結構，其包括電壓產生電路和掃描線驅動器電路。第7圖係為此實施例模式之顯示裝置的方塊圖。如第7圖所示之顯示裝置包括像素部400(其包括複數個像素，各個像素設置有顯示元件)、掃描線驅動器電路410(其每線選擇像素)、掃描線驅動器電路420(其控制至一選擇線之像素的視訊信號之輸入)、和電壓產生電路430。
在第7圖，掃描線驅動器電路420包括位移暫存器 421、第一鎖存器422、和第二鎖存器423。時脈信號CLK、開始脈衝信號SP、和掃描方向切換信號L/R被輸入至位移暫存器421。位移暫存器421根據時脈信號CLK和開始脈衝信號SP而產生一時序信號，該時序信號之脈衝係連續地位移，並將時序信號輸出至第一鎖存器422。藉由掃描方向切換信號L/R而切換時序信號之脈衝的出現順序。
當時序信號被輸入至第一鎖存器422時，視訊信號根據時序信號之脈衝被連續地寫入至第一鎖存器422，並保持於其中。注意的是，在此實施例模式，視訊信號係連續地寫入至包括在第一鎖存器422中的複數個儲存電路；然而，本發明並不侷限於此結構。可執行所謂的分割驅動，其中包括在第一鎖存器422中的複數個儲存電路被分割為數個群組且視訊信號被同時地輸入至個別的群組。注意的是，此時群組之數量係稱為分割數量。例如，當鎖存器被分割為4個儲存電路之群組時，係以4的分割數量來執行分割驅動。
將視訊信號完整寫入至第一鎖存器422中的所有儲存電路所花費的時間稱為線路週期。實際上，水平回溯間隔被增加至線路週期之週期可稱為線路週期。
當一線路週期結束時，保持在第一鎖存器422中的視訊信號根據輸入至第二鎖存器423的鎖存信號LS之脈衝，而被立刻寫入至第二鎖存器423，並保持在其中。下一視訊信號再次地根據來自位移暫存器421的時序信號而連 續地寫入至第一鎖存器422(其已完成將視訊信號傳送至第二鎖存器423)。在下一線路週期中，寫入和保持在第二鎖存器423中之視訊信號被輸入至像素部400。
注意的是，在信號線驅動器電路420，可輸出信號(其脈衝係連續地位移)之電路可用於替代位移暫存器421。
注意的是，在第7圖，像素部400係直接地連接第二鎖存器423之後；然而，本發明並不侷限於此結構。處理從第二鎖存器423輸出之視訊信號的電路可設置在像素部400之前方。執行信號處理的電路之範例包括可整型一波形的緩衝器、可放大振幅之位準位移器、以及可將數位信號轉換為類比信號之數位－類比轉換器電路。
之後，係敘述掃描線驅動器電路410之結構。掃描線驅動器電路410包括位移暫存器411。位移暫存器411包括輸出電路412。在掃描線驅動器電路410中，時脈信號CLK、開始脈衝信號SP、和掃描方向切換信號L/R被輸入至位移暫存器411；因此，其脈衝係連續地位移之選擇信號從輸出電路412而輸出。藉由掃描方向切換信號L/R而切換選擇信號之脈衝的出現順序。藉由將所產生之選擇信號的脈衝輸入至掃描線，選擇掃描線中的像素，且視訊信號被輸入至像素。
注意的是，在第7圖，像素部400係直接地連接位移暫存器411之後；然而，本發明並不侷限於此結構。處理從位移暫存器411輸出之選擇信號的電路可設置在像素部 400之前方。執行信號處理的電路之範例包括可整型一波形的緩衝器，以及可放大振幅之位準位移器。
在主動矩陣顯示裝置之例子中，包括在一線的像素中的電晶體之閘極係連接至掃描線。因此，當像素部400係直接地連接位移暫存器411之後，輸出電路412較佳係使用具有高電流供應電容之電晶體，該電容足以立刻將一線的像素中的電晶體開啟。
可在相同基板上形成像素部400、掃描線驅動器電路410、信號線驅動器電路420、和電壓產生電路430。可選擇地，可使用不同基板而形成它們中的任一者。
第8A圖顯示其中信號線驅動器電路(其係個別地形成)係組裝在設置有像素部400和掃描線驅動器電路410之基板440上的顯示裝置之一模式。實際上，設置另一基板，使得像素部400係插設於基板440和基板之間。為了要清楚像素部400、掃描線驅動器電路410、信號線驅動器電路420、和電壓產生電路430之配置，第8A圖顯示其中有意省略另一基板的一模式。
電壓產生電路430係個別地形成，並組裝在基板440上。電力供應電壓、各種信號、和其他經由FPC 441而被提供至像素部400、掃描線驅動器電路410、信號線驅動器電路420、和電壓產生電路430。在第8A圖，信號線驅動器電路420和電壓產生電路430之各個可包括使用單晶半導體之電晶體、使用複晶半導體之電晶體、或使用SOI之電晶體。
注意的是，當組裝信號線驅動器電路420時，設置有信號線驅動器電路420之基板並非必定地附接至設置有像素部400之基板。例如，它可附接至FPC。第8B圖顯示其中信號線驅動器電路420(其係個別地形成)附接至FPC 451以使得被組裝在設置有像素部400和掃描線驅動器電路410之基板450上的顯示裝置之一模式。實際上，設置另一基板，使得像素部400係插設於基板450和基板之間。為了要清楚像素部400、掃描線驅動器電路410、信號線驅動器電路420、和電壓產生電路430之配置，第8B圖顯示其中有意省略另一基板的一模式。電壓產生電路430係個別地形成，並組裝在基板450上。電力供應電壓、各種信號、和其他經由FPC 451而被提供至像素部400、掃描線驅動器電路410、信號線驅動器電路420、和電壓產生電路430。在第8B圖，信號線驅動器電路420和電壓產生電路430之各個可包括使用單晶半導體之電晶體、使用複晶半導體之電晶體、或使用SOI之電晶體。
可選擇地，信號線驅動器電路420的一部分可形成在相同基板上，作為像素部400和掃描線驅動器電路410，且信號線驅動器電路420的另一部分可個別地形成且組裝在基板上。第8C圖顯示其中信號線驅動器電路420之位移暫存器421(其係個別地形成)係組裝在設置有第一鎖存器422和第二鎖存器423(包括在信號線驅動器電路420)以及像素部400和掃描線驅動器電路410之基板460上的顯示裝置之一模式。實際上，設置另一基板，使得像 素部400係插設於基板460和基板之間。為了要清楚像素部400、掃描線驅動器電路410、第一鎖存器422、第二鎖存器423、位移暫存器421、和電壓產生電路430之配置，第8C圖顯示其中有意省略另一基板的一模式。電壓產生電路430係個別地形成，並組裝在基板460上。電力供應電壓、各種信號、和其他經由FPC 461而被提供至像素部400、第一鎖存器422、第二鎖存器423、位移暫存器421、掃描線驅動器410、和電壓產生電路430。在第8C圖，位移暫存器421和電壓產生電路430之各個可包括使用單晶半導體之電晶體、使用複晶半導體之電晶體、或使用SOI之電晶體。
注意的是，針對基板(其係個別地形成)的連接方法並未有特殊限制，可使用已知的COG方法、佈線接合方法、或TAB方法、或是其他。再者，連接位置並未侷限於如第8A至8C圖所示之位置，只要電性連接是可行的。再者，可個別地形成和連接控制器、CPU、記憶體、或其他。
積體電路(例如驅動器電路)係個別地形成且組裝在基板上；因此，相較於其中所有電路係形成在相同基板上作為像素部之例子，可改善產率且可輕易地執行依據各個電路之特性的製程最佳化。
注意的是，本發明之顯示裝置包括在其類別上之主動矩陣顯示裝置，例如：液晶顯示裝置、發光裝置(其中各個像素設置有發光元件，其典型為有機發光二極體OLED )、數位微鏡裝置(DMD)、電漿顯示面板(PDP)、和場發射顯示器(FED)。再者，本發明之顯示裝置亦包括在其類別上之被動矩陣顯示裝置。
此實施例模式可與前述實施例模式相結合而實施。
[實施例1]
在此實施例，係敘述包括在本發明之顯示裝置中的信號線驅動器電路15之更為特定結構。
第9圖顯示信號線驅動器電路之電路圖的範例。如第9圖所示的信號線驅動器電路包括位移暫存器501、第一鎖存器502、第二鎖存器503、位準位移器504、和緩衝器505。
位移暫存器501包括複數個延遲正反器(DFF)506。位移暫存器501根據輸入至其上的開始脈衝信號SP和時脈信號CLK而產生時序信號(其脈衝係連續地位移)，並在下一階段將時序信號輸出至第一鎖存器502中。
第一鎖存器502包括複數個儲存電路(LAT)507。第一鎖存器502根據輸入至其上的時序信號之脈衝而連續地取樣視訊信號，並將已取樣的視訊信號之資料寫入至儲存電路507。
第二鎖存器503包括複數個儲存電路(LAT)508。儲存電路508之數量較佳係等於或多於在一像素部的一線之像素的數量。
藉由第一鎖存器502而寫入至儲存電路507的視訊信 號之資料，被根據鎖存信號LS之脈衝而被寫入至包括在第二鎖存器503的儲存電路508並保持在其中。接著，在下一階段，保持在儲存電路508之資料被輸出至位準位移器504，作為視訊信號。
位準位移器504控制輸入至其上的視訊信號之電壓的振幅，並在下一階段，將所得之視訊信號輸出至緩衝器505。在輸入至緩衝器505之視訊信號的波形藉由緩衝器505整型之後，所得之視訊信號被輸出至信號線。
此實施例可與前述實施例模式和實施例相結合而實施。
[實施例2]
在此實施例，係敘述包括在主動矩陣發光裝置中之像素部的結構，該主動矩陣發光裝置係為本發明之顯示裝置的一種。
在主動矩陣發光裝置中，各個像素設置有發光元件，其對應於顯示元件。由於發光元件係藉由自身發出光，它具有高可視性且適於裝置之厚度上的縮減，因為液晶顯示裝置所需之背光並非需要的。再者，發光元件未具有觀看角度上之限制。在此實施例，係敘述使用有機發光二極體(OLED，其係為發光元件的一種)之發光裝置；然而，本發明亦包括使用另一發光元件之發光裝置。
OLED包括其中含有可獲得藉由施加電場而產生之發光(電致發光)之材料的一層(之後稱為電致發光層)、 陽極層、和陰極層。作為電致發光，存有從單激發狀態返回至接地狀態之時的發光(螢光)，以及從三激發狀態返回至接地狀態之時的發光。在本發明之發光裝置中，可使用螢光或磷光中的一者或二者。
第10A圖係為此實施例中之發光裝置的像素部601之放大圖。像素部601包括以矩陣配置之複數個像素602。參考符號S1至Sx係標示信號線；參考符號V1至Vx係標示電力供應線；且參考符號G1至Gy係標示掃描線。在此實施例，像素602包括信號線S1至Sx之一者、電力供應線V1至Vx之一者、和掃描線G1至Gy之一者。
第10B圖係為像素602之放大圖。在第10B圖，參考數字603係標示切換電晶體。切換電晶體603之閘極係連接至掃描線Gj(j＝1至y)。切換電晶體603之源極和汲極中的一者係連接至掃描線Si(i＝1至x)。切換電晶體603之源極和汲極中的另一者係連接至驅動電晶體604之閘極。儲存電容器606設置在電力供應線Vi(i＝2至x)和驅動電晶體604之閘極之間。
儲存電容器606係設置以當切換電晶體603是關閉時，保持驅動電晶體604之閘極電壓(閘極和源極之間的電壓)。注意的是，在此實施例係敘述設置有儲存電容器606之結構；然而，本發明並不侷限於此結構，且儲存電容器606並非必定地提供。
驅動電晶體604之源極和汲極中的一者係連接至電力供應線Vi(i＝1至x)。驅動電晶體604之源極和汲極中 的另一者係連接至發光元件605。發光元件605包括陽極、陰極、和設置在陽極和陰極之間的電致發光層。當陽極係連接至驅動電晶體604之源極或汲極時，陽極對應於像素電極且陰極對應於計數器電極。另一方面，當陰極係連接至電晶體604之源極或汲極時，陰極對應於像素電極且陽極對應於計數器電極。
分別地施加預設電壓至發光元件605之計數器電極以及電力供應線Vi。
當根據從掃描線驅動器電路輸入至掃描線G1至Gy的選擇信號之脈衝而選擇掃描線Gj時，亦即，當選擇對應於掃描線Gj之一線的像素602時，在該線之像素602的各個中之切換電晶體603(該切換電晶體之閘極被連接至掃描線Gj)被開啟。接著，當視訊信號被輸入至信號線Si時，係根據視訊信號之電壓而決定驅動電晶體604的閘極電壓。當驅動電晶體604被開啟時，電力供應線Vi和發光元件605係電性地連接，使得發光元件605藉由電流之提供而發出光。另一方面，當驅動電晶體604被關閉時，電力供應線Vi和發光元件605並未電性地連接，使得電流未被提供至發光元件605，且發光元件605未發出光。
切換電晶體603和驅動電晶體604之各個可為n通道電晶體或p通道電晶體。注意的是，當驅動電晶體604之源極或汲極係連接至發光元件605之陽極時，驅動電晶體604較佳係為p通道電晶體。可選擇地，當驅動電晶體 604之源極或汲極係連接至發光元件605之陰極時，驅動電晶體604較佳係為n通道電晶體。
再者，切換電晶體603和驅動電晶體604之各個可具有多閘極結構，例如：雙閘極結構或三閘極結構，以替代單閘極結構。
注意的是，本發明不僅可應用於包括具有如第10A和10B圖所示之電路結構的像素之顯示裝置，亦可應用於包括具有各種電路結構之像素的顯示裝置。例如，包括在本發明之顯示裝置中之像素可具有臨界電壓補償電路結構(其中可補償驅動電晶體之臨界電壓)、或電流輸入結構(其中可藉由輸入電流而補償驅動電晶體之臨界電壓和移動率。
此實施例可與前述實施例模式和實施例相結合而實施。
[實施例3]
在此實施例，係敘述包括在主動矩陣液晶顯示裝置中的像素部之結構，該主動矩陣液晶顯示裝置係為本發明之顯示裝置的一種。
第11圖係為此實施例之顯示裝置的像素部610的放大圖。在第11圖，像素部610包括以矩陣配置的複數個像素611。參考符號S1至Sx係標示信號線；且參考符號G1至Gy係標示掃描線。在此實施例，像素611之各個包括信號線S1至Sx之一者、和掃描線G1至Gy之一者。
像素611包括作為切換元件之用的電晶體612、對應於顯示元件之液晶胞元613、和儲存電容器614。液晶胞元613包括像素電極、計數器電極、和液晶(使用像素電極和計數器電極而施加電壓至其上)。電晶體612之閘極係連接至掃描線Gj(j＝1至y)。電晶體612的源極和汲極中的一者係連接至信號線Si(i＝1至x)。電晶體612的源極和汲極中的另一者係連接至液晶胞元613之像素電極。儲存電容器614的二電極中之一者係連接至液晶胞元613之像素電極。儲存電容器614的二電極中之另一者係連接至一共同電極。共同電極可連接至液晶胞元613之計數器電極或另一掃描線。
當根據從掃描線驅動器電路輸入至掃描線G1至Gy的選擇信號之脈衝，而選擇掃描線Gj時，亦即，當選擇對應於掃描線Gj之線的像素611時，該線之像素611中之各個電晶體612(該電晶體之閘極係連接至掃描線Gj)被啟動。接著，當視訊信號從信號線驅動器電路而輸入至信號線Si時，根據視訊信號之電壓而將電壓施加於液晶胞元613之像素電極和計數器電極之間。根據施加於像素電極和計數器電極之間的電壓之值而決定液晶胞元613之透射率。再者，液晶胞元613之像素電極和計數器電極之間的電壓係保持在儲存電容器614中。
此實施例可與前述實施例模式和實施例相結合而實施。
[實施例4]
之後，係敘述製造本發明之顯示裝置的特定方法。注意的是，在此實施例，係敘述包括電晶體之發光裝置作為範例。
首先，將導電膜形成在基板700上，且之後，藉由將導電膜處理(圖案化)為預設形狀而形成導電膜701和702。基板700可為使用硼矽酸鋇玻璃、硼矽酸鋁玻璃、或其他之玻璃基板、石英玻璃、陶瓷基板、或其他。可選擇地，可使用金屬基板(例如不鏽鋼基板)或半導體基板(例如矽基板)。注意的是，當使用具有高導電度之基板時，應在形成絕緣膜於基板上之後，形成導電膜701和702。儘管藉由具有可撓性之合成樹脂所形成之基板(例如，塑性)，一般係傾向於比前述基板具有低抗熱溫度，可使用該基板，只要它在製程中可抵抗處理溫度。
針對塑性基板，可使用由聚對苯二甲酸乙二醇酯(PET)、聚醚碸(PES)、聚乙二醇對萘二甲酸酯(PEN)、聚碳酸脂(PC)、尼龍、聚醚醚酮(PEEK)、聚碸(PSF)、聚醚醯亞膠(PEI)、聚芳酯(PAR)、聚對苯二甲酸丁二醇酯(PBT)、聚醯亞胺、丙烯腈－丁二－苯乙烯樹脂、聚氯乙烯、聚丙烯、聚乙酸乙烯脂、丙烯酸樹脂、或其他所代表之聚酯。
針對導電膜701和702，可使用鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)、和其他。再者可使用含有前述金屬作為其 主要成份之合金材料，或是含有前述金屬之化合物材料。可選擇地，可使用半導體而形成導電膜701和702，上述半導體例如摻雜有雜質元素(例如磷，其影響對半導體膜之導電度)之複晶矽。
在此實施例，導電膜701和702之各個係藉由單層導電膜所形成；然而，此實施例並不侷限於此結構。導電膜701和702之各個可藉由堆疊二或多個導電膜而形成。在其中堆疊三個導電膜之三層結構的例子中，較佳係利用鉬膜、鋁膜、和鉬膜之堆疊層結構。導電膜可藉由CVD方法、濺鍍方法、或其他而形成。
之後，形成閘極絕緣膜703，以使得覆蓋導電膜701和702。閘極絕緣膜703可藉由電漿CVD方法、濺鍍方法或其他，而形成為具有含有氧化矽、氮化矽(例如，SiNx 或Si3 N4 )、氧氮化矽(SiON，x>y>0)、氮氧化矽(SiNO，x>y>0)、或其他之膜的單層結構或堆疊層結構。例如，當利用堆疊層結構時，較佳係利用自導電膜701和702之該側的氧化矽膜、氮化矽膜、和氧化矽膜之三層結構。
之後，形成第一半導體膜704在閘極絕緣膜703上。第一半導體膜704之厚度係為20至200 nm之範圍(較佳係40至170 nm，且更為較佳係50至150 nm)。注意的是，第一半導體膜704可為非晶半導體或複晶半導體。再者，針對半導體，可使用矽鍺以及矽。當使用矽鍺時，鍺的濃度較佳約為0.01至4.5原子百分率。
注意的是，第一半導體膜704可藉由已知技術來晶體化。已知晶體化方法的範例包括使用雷射光之雷射晶體化方法以及使用催化元素之晶體化方法。可選擇地，可使用其使用催化元素之晶體化方法和雷射晶體化方法之組合。當使用在抗熱性上優越之基板(例如，石英基板)作為基板700時，可使用其中包括使用電熔爐之熱晶體化方法、使用紅外線之團塊退火晶體化方法、使用催化元素之晶體化方法、以及在約950℃下高溫退火之晶體化方法中的至少二或多個之組合。
例如，當使用雷射晶體化方法時，在雷射晶體化之前，在第一半導體膜704上執行4小時之550℃下的熱處理，以使改善第一半導體膜對雷射之抵抗性。接著，藉由以可連續振盪之固態雷射的基波的第二至第四諧波的雷射光來照射第一半導體膜704，可獲得具有較大晶粒尺寸之晶體。典型地，較佳係使用例如Nd：YVO4 雷射器(基波為1064nm)的第二諧波(532nm)或第三諧波(355 nm)尤其，從連續波YVO4 雷射發出的雷射光藉由使用非線性光學元件而被轉換為諧波，使得獲得具有10 W之輸出的雷射光。接著，藉由用於照射第一半導體膜704之光學系統，雷射光在照射表面上係較佳整型為矩形形狀或橢圓形形狀。此時的功率密度需要約為0.01至100 MW/cm2 (較佳為0.1至10 MW/cm2 )。掃描率被設定為約10至2000 cm/sec。
作為連續波氣體雷射，可使用Ar雷射、Kr雷射、或 其他。作者，作為連續波固態雷射，可使用YAG雷射、YVO4 雷射、YLF雷射、YAlO3 雷射、鎂橄欖石(Mg2 SiO4 )雷射、GdVO4 雷射、Y2 O3 雷射、玻璃雷射、紅寶石雷射、紫翠玉雷射、Ti：藍寶石雷射、或其他。
作為脈衝式雷射，例如可使用Ar雷射、Kr雷射、準分子雷射、CO2 雷射、YAG雷射、Y2 O3 雷射、YVO4 雷射、YLF雷射、YAlO3 雷射、玻璃雷射、紅寶石雷射、紫翠玉雷射、Ti：藍寶石雷射、銅蒸氣雷射、金蒸氣雷射。
可在10 MHz或更多之重複率下藉由脈衝式雷射光來執行雷射晶體化，該頻率相較於一般所使用之數十至數百Hz的頻帶，係為相當高之頻帶。此意謂著，在藉由脈衝式雷射光照射之後，需要數十至數百奈秒來完整地固化第一半導體膜704。因此，藉由使用前述之頻率，在半導體膜被固化之前及在藉由雷射光來融熔之後，可藉由下一脈衝之雷射光來照射第一半導體膜704。因此，在第一半導體膜704中可連續地移動固－液體介面；因此，形成具有晶體粒(其係在掃描方向上連續地生長)之第一半導體膜704。尤其，可形成晶體粒之集合體，各個晶體粒在掃描方向上具有10至30 μm的寬度，且在垂直於掃描方向之方向上具有約1至5 μm的寬度。藉由形成單一晶體粒(其已沿著掃描方向而連續地生長)，可形成在電晶體之通道方向上具有至少數個晶體邊界之第一半導體膜704。
注意的是，可藉由同時以基波之連續波雷射光或諧波之連續波雷射光來照射，或是藉由同時以基波之連續波雷 射光以及諧波之脈衝式雷射光來照射而執行雷射晶體化。
再者，可在稀有氣體、氮、或其他之惰性氣體環境下執行雷射光照射。因此，可抑制由於雷射光照射所導致之半導體表面的粗糙度，並且可抑制由於在介面狀態密度上之變動而導致在臨界值上之變動。
藉由利用前述雷射光之照射，可形成具有較高晶體性之第一半導體膜704。注意的是，針對第一半導體膜704，可使用藉由濺鍍方法、電漿CVD方法、熱CVD方法、或其他所形成的複晶半導體。
注意的是，在此實施例中第一半導體膜704被晶體化；然而，非晶矽膜或微晶半導體膜可直接地經歷下述之步驟而不需被晶體化。使用非晶半導體或微晶半導體的電晶體具有較低成本和較高產率之優點，因為相較於使用複晶半導體之電晶體，它需要較少製造步驟。
可藉由含有矽的氣體之輝光放電分解而獲得非晶半導體。含有矽的氣體之範例包括SiH和Si2 H6 。含有矽的氣體可利用氫氣、或氫氣和氦氣來稀釋。
之後，依序地在第一半導體膜704上形成第二半導體膜705和第三半導體膜706。不考量用於控制價電子之雜質的添加而形成第二半導體膜705。第二半導體膜705具有一導電類型。第二半導體膜705係形成在第一半導體膜704和第三半導體膜706之間，用以形成作為源極之用的源極區，以及作為汲極之用的汲極區，且因此作為緩衝層。因此，當形成具有一導電類型(其係與具有低n型導電 性的第一半導體膜704相同)的第三半導體膜706，非必定地形成第二半導體膜705。當添加p型雜質元素以使控制臨界值時，第二半導體膜705具有逐步地改變雜質之濃度的效應，其較佳係形成最佳接合。亦即，在待被形成的電晶體中，第二半導體膜705可具有形成在通道形成區和源極區或汲極區之間的低濃度閘極區(LDD區)的功能。
當形成n通道電晶體時，較佳係磷(其係為典型雜質元素)可被添加至具有一導電類型的第三半導體膜706，且雜質氣體(例如PH3 )可被添加至含有矽的氣體。第二半導體膜705和第三半導體膜706之各個可為非晶半導體或複晶半導體，其與第一半導體膜704相似。再者，針對半導體，可使用矽鍺和矽。
可連續地形成閘極絕緣膜703至具有一導電類型之第三半導體膜706(其已敘述如上)，而不需曝露至空氣。亦即，可形成堆疊層之間的各個介面，而不會因為空氣的成份和飄浮在空氣中之污物雜質元素而致污；因此，可減低電晶體之特性上的變動。
之後，如第12B圖所示，形成遮罩707，且接著，將第一半導體膜704、第二半導體膜705、和具有一導電類型的第三半導體膜706處理(圖案化)為所欲之形狀，且分隔為島狀。
之後，如第12C圖所示，在移除遮罩707之後，形成第二導電膜708。第二導電膜708係由鋁、或是含有鋁作為其主要成份的導電材料所形成。可選擇地，可利用其中 在該側上的一層係與由鈦、鉭、鉬、鎢、或銅、或是前述元素的氮化物所形成的半導體膜相接觸之堆疊層結構。例如，可考量下述之組合：由鉭所形成的第一層以及由鎢所形成的第二層；氮化鉭的第一層以及鋁的第二層；氮化鉭的第一層以及銅的第二層；以及鈦的第一層、鋁的第二層、和鈦的第三層。再者，可使用AgPdCu合金作為第一和第二導電膜中的一者。可選擇地，可利用其中依序地堆疊鎢、鋁和矽的合金(Al－Si)、氮化鈦的三層結構。可使用氮化鎢來替代鎢，可使用鋁和鈦的合金(Al－Ti)來替代鋁和矽的合金(Al－Si)，以及可使用鈦來替代氮化鈦。為了要改善鋁的抗熱性，可添加0.5至5原子百分率的元素，例如鈦、矽、航、釹、或銅。
之後，如第13A圖所示，形成遮罩709。遮罩709係用於形成佈線，該佈線藉由圖案化第二導電膜708而連接至源極區或汲極區，且同時，遮罩709係用於蝕刻遮罩，用以藉由移除具有一導電類型之第三半導體膜706的一部分而形成通道形成區。由鋁或是含有鋁作為其主要成份的材料所形成的導電膜可使用氯化物氣體，例如，BCl3 或Cl2 來蝕刻。藉由蝕刻處理，自第二導電膜708形成佈線710至713。再者，使用氟化物氣體(例如：SF6 、NF3 、或CF4 )來執行用於形成通道形成區域的之蝕刻。在此例中，由於作為基底之第一半導體膜704對半導體膜705和706之蝕刻選擇性不足夠，當適當時，需要調整處理時間。如上所述，可形成通道－蝕刻電晶體之結構。
之後，如第13B圖所示，在移除遮罩709之後，由氮化矽膜形成用於保護通道形成區之絕緣膜714。氮化矽膜可藉由濺鍍方法或揮光放電分解方法而形成。氮化矽膜係用於避免致污雜質(例如，有機物質、金屬、和飄浮在空氣中的濕氣)之侵入，且因此需要是稠密的。藉由利用濺鍍氣體(其中以氮氣混合稀有氣體元素，例如氬，並使用矽作為靶標)之RF濺鍍，可形成較為稠密的氮化矽膜。
之後，如第13C圖所示，在絕緣膜714上形成用於平坦化之絕緣膜715。絕緣膜715較佳係由有機樹脂(例如，丙烯酸、聚醯亞胺、或聚醯胺、或是含有矽氧烷樹脂的絕緣膜)所形成。矽氧烷樹脂對應於具有使用矽氧烷為基的材料作為開始材料所形成的具有Si－O－Si鍵之樹脂。矽氧烷樹脂可包括氫、氟、氟族、和有機族(例如烷基族、或碳氫化合物)之至少一者作為取代基。這些材料具有吸水性。因此，用於避免濕氣之侵入和擠出的絕緣膜716較佳係形成在絕緣膜715上。針對絕緣膜716，較佳係利用上述氮化矽膜。
之後，圖案化絕緣膜714、715和716，且形成其中經由其而暴露佈線713的一部分之開口部。接著，形成其中在開口部與佈線713相接觸之佈線717。
之後，如第14A圖所示，形成陽極718在絕緣膜716上，以使與佈線717相接觸。在此實施例，藉由濺鍍法而由含有氧化矽之銦錫氧化物(ITSO)所形成導電膜，且之後，圖案化導電膜；因此，形成陽極718。注意的是，針 對陽極718，可使用具有光透射特性與ITSO不同之導電氧化物材料，例如，銦錫氧化物(ITO)、氧化鋅(ZnO)、銦鋅氧化物(IZO)、或具有添加之鎵的氧化鋅(GZO)。
當使用ITSO時，可使用含有2至10 wt%的氧化矽的ITO作為靶標。尤其，在此實施例，利用含有In2 O3 、SnO2 和SiO2 的靶標之使用，以及在85：10：5之重量百分率比例、50 sccm的Ar流率、3 sccm的O2 流率、0.4 Pa的濺鍍壓力、1 kW的濺鍍功率、和30 nm/min之沈積率下，作為陽極718之用的導電膜係形成為105 nm之厚度。
在形成之後和圖案化之前，導電膜可藉由CMP方法而拋光，其係藉由利用聚乙烯醇為基的多孔材料或其他之洗清，使得導電膜之表面被平坦化。
之後，在本發明中，在形成電致發光層720之前，在空氣中執行熱處理或在真空空氣中執行熱處理(真空烘烤)，以使移除在分隔壁719和陽極718上所吸附的濕氣、氧、以及其他。尤其，利用200至450℃的基板溫度(較佳為250至350℃)而在真空空氣中執行熱處理約0.5至20小時。熱處理較佳係在4×10－5 Pa或更低之壓力下執行，且當可行時，更為較佳係在4×10－6 Pa或更低之壓力下執行。當在真空空氣中執行熱處理之後而形成電致發光層720時，藉由將該基板保持在真空空氣中直至恰好在形成電致發光層720之前，更進一步改善可靠度。再者，在真 空烘烤之前或之後，可以紫外線來照射陽極718。
之後，如第14B圖所示，形成電致發光層720在陽極718上。電致發光層720係由一或複數個層所形成。各個層可不僅包含有機材料，亦可包含無機材料。電致發光層720的發光包括在從單激發態返回至接地狀態之時的發光(螢光)以及從三激發態返回至接地狀態之時的發光(燐光)。
之後，形成陰極721，以使覆蓋電致發光層720。典型地，陰極721可由金屬、合金、或導電化合物(其具有低工作函數)、這些材料的混合物、或是其他所形成。尤其，針對陰極721，亦可使用鹼金屬(例如，Li或Cs)、鹼土金屬(例如，Mg、Ca或Sr)、含有前述金屬之合金(例如，Mg：Ag或Al：Li)、或是稀有土金屬(例如Yb或Er)。再者，當包含具有高電子注入特性之材料的層係形成而與陰極721接觸之時，亦可使用普通導電層，其使用鋁、氧化導電材料或其他。
陽極718、電致發光層720、和陰極721可在分隔壁719之開口部中彼此重疊。其中陽極718、電致發光層720、和陰極721彼此重疊之部分係對應於發光元件722。
在形成發光元件722之後，可形成絕緣膜在陰極721上。針對絕緣膜，相比於其他絕緣膜，使用不輕易地允許物質(其可能加速發光元件的惡化，例如濕氣和氧)之穿透的膜，其與絕緣膜716相類似。典型地，例如，較佳係使用藉由RF濺鍍方法而形成的DLC膜、氮化碳膜、或氮 化矽膜。可選擇地，可堆疊其中不輕易地允許物質(例如濕氣和氧)之穿透的膜以及，比前述膜更為輕易地允許物質(例如濕氣和氧)之穿透的膜，作為絕緣膜。
注意的是，第14B圖顯示其中來自發光元件722所發出的光被發射至基板700側之結構；然而，發光元件可具有其中朝著與基板700相對之側而發出光的結構。
實際上，在完成如第14B圖所示之狀態之後，較佳係為發光元件被封裝(密封)在具有高氣密性和低除氣的保護膜(例如，層壓膜或可紫外線硬化樹脂膜)、或光透射覆蓋材料，以使得不暴露至外部空氣。在此例中，當覆蓋材料內部之空氣係以惰性空氣或吸濕材料(例如，氧化鋇)設置在導致較低空氣環流之覆蓋材料(例如，接合膜或可紫外線硬化樹脂膜)或光透射構件之內時，改善發光元件之可靠度。
此實施例可與前述實施例模式和實施例相結合而實施。
[實施例5]
在此實施例中，發光裝置(其係為本發明的顯示裝置之一種)之外觀係參考第15A和15B圖敘述而作為範例。第15A圖係為其中形成在第一基板上的電晶體和發光元件藉由密封材料而被密封在第一基板和第二基板之間的面板之頂平面圖。第15B圖對應於沿著第15A圖之A－A’線的橫剖面圖。
密封材料4020係設置以使圍繞設置在第一基板4001上的像素部4002、信號線驅動器電路4003、掃描線驅動器電路4004、和電壓產生電路4005。第二基板4006係設置在像素部4002、信號線驅動器電路4003、掃描線驅動器電路4004、和電壓產生電路4005之上。因此，像素部4002、信號線驅動器電路4003、掃描線驅動器電路4004、和電壓產生電路4005係藉由密封材料4020而與濾波器4007一起被密封在第一基板4001和第二基板4006之間。
設置在第一基板4001上的像素部4002、信號線驅動器電路4003、和掃描線驅動器電路4004之各個包括複數個電晶體。第15B圖說明包括在信號線驅動器電路4003中的電晶體4008，以及包括在像素部4002中的驅動電晶體4009和切換電晶體4010。
發光元件4011使用連接至驅動電晶體4009之源極區或汲極區的佈線4017之一部分作為像素電極。再者，除了像素電極以外，發光元件4011包括計數器電極4012和電致發光層4013。注意的是，發光元件4011之結構並不侷限於如此實施例所示之結構。當適當時，可根據從發光元件4011所擷取的光之方向、驅動電晶體4009之極性、或其他而改變發光元件4011之結構。
儘管供應至信號線驅動器電路4003、掃描線驅動器電路4004、或像素部4002的各種信號和電壓未顯示於第15B圖之橫剖面圖中，它們係從連接端子4016經由引線4014和4015而供應。
在此實施例，使用與包括在發光元件4011中的計數器電極4012相同之導電膜來形成連接端子4016。使用與佈線4017相同之導電膜來形成引線4014。使用與驅動電晶體4009、切換電晶體4010、和電晶體4008之閘極電極相同之導電膜來形成引線4015。
連接端子4016係經由異向性導電膜4019而被電性地連接至包括在FPC 4018中之端子。
可使用玻璃、金屬(典型地，不鏽鋼)、陶瓷、或塑膠作為第一基板4001和第二基板4006。注意的是，位於從發光元件4011擷取之光的方向上之第二基板4006需要具有光透射性質。因此，較佳係使用光透射材料，例如玻璃板、塑膠板、聚酯膜、或丙烯酸膜，作為第二基板4006。
再者，除了惰性氣體(例如氮或氬)，可使用可紫外線硬化樹脂或是熱固性樹脂作為濾波器4007。此實施例顯示其中使用氮作為濾波器4007之範例。
此實施例可與前述實施例模式和實施例相結合而實施。
[實施例6]
可使用本發明之顯示裝置的電子裝置之範例包括：行動電話、可攜式遊戲機、電子書、攝影機，例如視訊攝影機和數位靜態攝影機、護目式顯示器(頭戴式顯示器)、導航系統、音訊再生裝置(例如，汽車音訊和音訊元件組 合)、筆記型電腦、和設置有記錄媒體之影像再生裝置(典型地，用於再生記錄媒體之裝置，例如多功能數位碟DVD，和具有用於顯示再生影像之顯示器)。第16A至16C圖顯示這些電子裝置之特定範例。
第16A圖顯示行動電話，其包括主體2101、顯示部2102、音訊輸入部2103、音訊輸出部2104、和操作鍵2105。藉由使用本發明之顯示裝置作為顯示部2102，可獲得具有高可靠度之行動電話。
第16B圖顯示視訊攝影機，其包括主體2601、顯示部2602、殼體2603、外部連接埠2604、遠端控制接收部2605、影像接收部2606、電池2607、音訊輸入部2068、操作鍵2609、接目鏡部2610、和其他。藉由使用本發明之顯示裝置作為顯示部2602，可獲得具有高可靠度之視訊攝影機。
第16C圖顯示影像顯示裝置，其包括殼體2401、顯示部2402、喇叭部2403、和其他。藉由使用本發明之顯示裝置作為顯示部2402，可獲得具有高可靠度之影像顯示裝置。注意的是，該影像顯示裝置稱為用於顯示影像之任意影像顯示裝置，例如用於個人電腦、電視廣播接收、和廣告顯示之影像顯示裝置。
如上所述，本發明之應用範圍是相當廣的，且本發明可應用於所有領域中之電子裝置。
此實施例可與前述實施例模式和實施例相結合而實施。
此申請案係基於2007年3月21日在日本專利局申請之日本專利申請序號No.2007－073754，其整體內容藉由參照而整體地併入於此。
1‧‧‧端子
2‧‧‧端子
3‧‧‧端子
4‧‧‧端子
5‧‧‧端子
100‧‧‧像素部
101‧‧‧掃描線驅動電路
103‧‧‧電壓產生電路
104‧‧‧位移暫存器
105‧‧‧輸出電路
106‧‧‧決定電路
107‧‧‧電壓設定電路
108‧‧‧電晶體
109‧‧‧電晶體
200‧‧‧電壓產生電路
201‧‧‧決定電路
202‧‧‧控制器
203‧‧‧加法器
204‧‧‧計數器
205‧‧‧切換電路
206‧‧‧DA轉換器電路
207‧‧‧阻抗轉換器
210‧‧‧位移暫存器
211‧‧‧輸出電路
212‧‧‧電晶體
213‧‧‧電晶體
220‧‧‧電壓設定電路
300‧‧‧電壓產生電路
301‧‧‧決定電路
302‧‧‧控制器
303‧‧‧加法器
304‧‧‧計數器
306‧‧‧DA轉換器電路
307‧‧‧阻抗轉換器
310‧‧‧位移暫存器
311‧‧‧輸出電路
312‧‧‧電晶體
313‧‧‧電晶體
320‧‧‧電壓設定電路
400‧‧‧像素部
410‧‧‧掃描線驅動器電路
411‧‧‧位移暫存器
412‧‧‧輸出電路
420‧‧‧信號線驅動器電路
421‧‧‧位移暫存器
422‧‧‧第一鎖存器
423‧‧‧第二鎖存器
430‧‧‧電壓產生電路
440‧‧‧基板
441‧‧‧FPC
450‧‧‧基板
451‧‧‧FPC
460‧‧‧基板
461‧‧‧FPC
501‧‧‧位移暫存器
502‧‧‧第一鎖存器
503‧‧‧第二鎖存器
504‧‧‧位準位移器
505‧‧‧緩衝器
506‧‧‧延遲正反器
507‧‧‧儲存電路
508‧‧‧儲存電路
601‧‧‧像素部
602‧‧‧像素
603‧‧‧切換電晶體
604‧‧‧驅動電晶體
605‧‧‧發光元件
606‧‧‧儲存電容器
610‧‧‧像素部
611‧‧‧像素
612‧‧‧電晶體
613‧‧‧液晶胞元
614‧‧‧儲存電容器
700‧‧‧基板
701‧‧‧導電膜
702‧‧‧導電膜
703‧‧‧閘極絕緣膜
704‧‧‧第一半導體膜
705‧‧‧第二半導體膜
706‧‧‧第三半導體膜
707‧‧‧遮罩
708‧‧‧第二導電膜
709‧‧‧遮罩
710‧‧‧佈線
711‧‧‧佈線
712‧‧‧佈線
713‧‧‧佈線
714‧‧‧絕緣膜
715‧‧‧絕緣膜
716‧‧‧絕緣膜
717‧‧‧佈線
718‧‧‧陽極
719‧‧‧分隔壁
720‧‧‧電致發光層
721‧‧‧陰極
722‧‧‧發光元件
800‧‧‧決定電路
801‧‧‧位移暫存器
802‧‧‧輸出電路
803‧‧‧儲存電路
804‧‧‧互斥OR電路
805‧‧‧切換元件
806‧‧‧切換元件
807‧‧‧反相器
808‧‧‧反相器
809‧‧‧反相器
810‧‧‧比較電路
811‧‧‧儲存電路
900‧‧‧脈衝輸出電路
910‧‧‧掃描方向切換電路
911‧‧‧電晶體
912‧‧‧電晶體
913‧‧‧電晶體
914‧‧‧電晶體
920‧‧‧第一振幅補償電路
921‧‧‧電晶體
922‧‧‧電晶體
930‧‧‧第二振幅補償電路
931‧‧‧電晶體
932‧‧‧電晶體
940‧‧‧輸出電路
941‧‧‧電晶體
942‧‧‧電晶體
2101‧‧‧主體
2102‧‧‧顯示部
2103‧‧‧音訊輸入部
2104‧‧‧音訊輸出部
2105‧‧‧操作鍵
2401‧‧‧殼體
2402‧‧‧顯示部
2403‧‧‧喇叭部
2601‧‧‧主體
2602‧‧‧顯示部
2603‧‧‧殼體
2604‧‧‧外部連接埠
2605‧‧‧遠端控制接收部
2606‧‧‧影像接收部
2607‧‧‧電池
2608‧‧‧音訊輸入部
2609‧‧‧操作鍵
2610‧‧‧接目鏡部
3001‧‧‧n通道電晶體
3002‧‧‧n通道電晶體
4001‧‧‧第一基板
4002‧‧‧像素部
4003‧‧‧信號線驅動器電路
4004‧‧‧掃描線驅動器電路
4005‧‧‧電壓產生電路
4006‧‧‧第二基板
4007‧‧‧濾波器
4008‧‧‧電晶體
4009‧‧‧驅動電晶體
4010‧‧‧切換電晶體
4011‧‧‧發光元件
4012‧‧‧計數器電極
4013‧‧‧電致發光層
4014‧‧‧引線
4015‧‧‧引線
4016‧‧‧連接端子
4017‧‧‧佈線
4018‧‧‧FPC
4019‧‧‧異向性導電膜
4020‧‧‧密封材料
第1A和1B圖係為各自顯示本發明之顯示裝置的結構之方塊圖。
第2圖係為顯示電壓產生電路之結構的方塊圖。
第3圖係為顯示電壓產生電路之結構的方塊圖。
第4圖說明決定電路之結構。
第5A至5C圖各自說明掃描線驅動器電路之結構。
第6圖係為脈衝輸出電路之時序圖。
第7圖係為顯示本發明之顯示裝置的結構之方塊圖。
第8A至8C圖各自說明本發明之顯示裝置的外觀。
第9圖係為顯示信號線驅動器電路之結構的方塊圖。
第10A和10B圖各自說明像素部之結構。
第11圖說明像素部之結構。
第12A至12C圖說明本發明之顯示裝置的製造方法。
第13A至13C圖說明本發明之顯示裝置的製造方法。
第14A和14B圖說明本發明之顯示裝置的製造方法。
第15A圖係為本發明之顯示裝置之頂平面圖，且第15B圖係為其橫剖面圖。
第16A至16C圖各自說明其中使用本發明之顯示裝置的電子裝置。
第17A圖係為輸出電路之電路圖，且第17B圖係為輸出電路之時序圖。
103‧‧‧電壓產生電路
104‧‧‧位移暫存器
105‧‧‧輸出電路
106‧‧‧決定電路
107‧‧‧電壓設定電路
108‧‧‧電晶體
109‧‧‧電晶體

Claims (24)

  1. 一種顯示裝置，包含：像素部；包括電晶體的輸出電路；決定電路；以及電壓設定電路，其中該電晶體係位於該像素部之外部，其中當該電壓設定電路將第一電壓輸出至該電晶體的閘極時，該輸出電路將第二電壓輸出至該像素部和該決定電路，其中該決定電路根據該第二電壓的值來控制該電壓設定電路，使得該第一電壓的值被設定為特定值，以及其中藉由該特定值來啟動該電晶體。
  2. 如申請專利範圍第1項所述之顯示裝置，其中該電晶體係為薄膜電晶體。
  3. 如申請專利範圍第1項所述之顯示裝置，其中該電晶體係為薄膜電晶體，其中使用具有比氧化矽的介電常數之較高介電常數之絕緣膜，作為閘極絕緣膜。
  4. 如申請專利範圍第1項所述之顯示裝置，其中該特定值與啟動該電晶體之最小值實質地相同。
  5. 一種顯示裝置，包含：像素部；包括電晶體的輸出電路；決定電路； 電壓設定電路；以及加法器，包括在該電壓設定電路中，其中該電晶體係位於該像素部之外部，其中當該電壓設定電路將第一電壓輸出至該電晶體的閘極時，該輸出電路將第二電壓輸出至該像素部和該決定電路，其中該決定電路根據該第二電壓的值來控制該電壓設定電路，使得該第一電壓的值被設定為特定值，其中藉由該特定值來啟動該電晶體，以及其中該加法器將該第一電壓的該特定值以及第三電壓的值之總和施加至該電晶體的閘極。
  6. 如申請專利範圍第5項所述之顯示裝置，其中該電晶體係為薄膜電晶體。
  7. 如申請專利範圍第5項所述之顯示裝置，其中該電晶體係為薄膜電晶體，其中使用具有比氧化矽的介電常數之較高介電常數之絕緣膜，作為閘極絕緣膜。
  8. 如申請專利範圍第5項所述之顯示裝置，其中該特定值與啟動該電晶體之最小值實質地相同。
  9. 一種顯示裝置，包含：像素部；包括第一和第二電晶體的輸出電路；決定電路；以及電壓設定電路，其中當該電壓設定電路將第一電壓輸出至該第一電晶 體的閘極時，該輸出電路將第二電壓輸出至該像素部和該決定電路，其中時脈信號藉由該第二電晶體來取樣，並被提供至該像素部，其中該決定電路根據該第二電壓的值來控制該電壓設定電路，使得該第一電壓的值被設定為特定值，以及其中藉由該特定值來啟動該第一電晶體。
  10. 如申請專利範圍第9項所述之顯示裝置，其中該第一電晶體係為薄膜電晶體。
  11. 如申請專利範圍第9項所述之顯示裝置，其中該第一電晶體係為薄膜電晶體，其中使用具有比氧化矽的介電常數之較高介電常數之絕緣膜，作為閘極絕緣膜。
  12. 如申請專利範圍第9項所述之顯示裝置，其中該特定值與啟動該電晶體之最小值實質地相同。
  13. 一種顯示裝置，包含：包括複數個像素的像素部；包括第一和第二電晶體的輸出電路；決定電路；以及電壓設定電路，其中當該電壓設定電路將第一電壓輸出至該第一電晶體的閘極時，該輸出電路將第二電壓輸出至該像素部和該決定電路，其中藉由該第二電晶體來取樣時脈訊號，以及藉由提供該時脈訊號至該像素部，每條線選擇該複數個像素， 其中該決定電路根據該第二電壓的值來控制該電壓設定電路，使得該第一電壓的值被設定為特定值，以及其中藉由該特定值來啟動該第一電晶體。
  14. 如申請專利範圍第13項所述之顯示裝置，其中該第一電晶體係為薄膜電晶體。
  15. 如申請專利範圍第13項所述之顯示裝置，其中該第一電晶體係為薄膜電晶體，其中使用具有比氧化矽的介電常數之較高介電常數之絕緣膜，作為閘極絕緣膜。
  16. 如申請專利範圍第13項所述之顯示裝置，其中該特定值與啟動該電晶體之最小值實質地相同。
  17. 一種顯示裝置，包含：像素部；包括第一和第二電晶體的輸出電路；決定電路；電壓設定電路；以及加法器，包括在該電壓設定電路中，其中當該電壓設定電路將第一電壓輸出至該第一電晶體的閘極時，該輸出電路將第二電壓輸出至該像素部和該決定電路，其中時脈信號藉由該第二電晶體來取樣，並被提供至該像素部，其中該決定電路根據該第二電壓的值來控制該電壓設定電路，使得該第一電壓的值被設定為特定值，其中藉由該特定值來啟動該第一電晶體，以及 其中該加法器將該第一電壓的該特定值以及第三電壓的值之總和施加至該第一電晶體的閘極。
  18. 如申請專利範圍第17項所述之顯示裝置，其中該第一電晶體係為薄膜電晶體。
  19. 如申請專利範圍第17項所述之顯示裝置，其中該第一電晶體係為薄膜電晶體，其中使用具有比氧化矽的介電常數之較高介電常數之絕緣膜，作為閘極絕緣膜。
  20. 如申請專利範圍第17項所述之顯示裝置，其中該特定值與啟動該電晶體之最小值實質地相同。
  21. 一種顯示裝置，包含：像素部；包括第一和第二電晶體的輸出電路；決定電路；電壓設定電路；以及加法器，包括在該電壓設定電路中，其中當該電壓設定電路將第一電壓輸出至該第一電晶體的閘極時，該輸出電路將第二電壓輸出至該像素部和該決定電路，其中藉由該第二電晶體來取樣時脈訊號，以及藉由提供該時脈訊號至該像素部，每條線選擇複數個像素，其中該決定電路根據該第二電壓的值來控制該電壓設定電路，使得該第一電壓的值被設定為特定值，其中藉由該特定值來啟動該第一電晶體，以及其中該加法器將該第一電壓的該特定值以及第三電壓 的值之總和施加至該第一電晶體的閘極。
  22. 如申請專利範圍第21項所述之顯示裝置，其中該第一電晶體係為薄膜電晶體。
  23. 如申請專利範圍第21項所述之顯示裝置，其中該第一電晶體係為薄膜電晶體，其中具有比氧化矽的介電常數更高之介電常數之絕緣膜被使用為閘極絕緣膜。
  24. 如申請專利範圍第21項所述之顯示裝置，其中該特定值與啟動該電晶體之最小值實質地相同。
TW097107662A 2007-03-21 2008-03-05 顯示裝置 TWI453711B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007073754 2007-03-21

Publications (2)

Publication Number Publication Date
TW200903412A TW200903412A (en) 2009-01-16
TWI453711B true TWI453711B (zh) 2014-09-21

Family

ID=39774218

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097107662A TWI453711B (zh) 2007-03-21 2008-03-05 顯示裝置

Country Status (4)

Country Link
US (1) US8730220B2 (zh)
JP (1) JP5190283B2 (zh)
KR (1) KR101482536B1 (zh)
TW (1) TWI453711B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070200803A1 (en) * 2005-07-27 2007-08-30 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic device thereof
KR102099548B1 (ko) 2008-11-28 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
TWI666626B (zh) 2009-01-16 2019-07-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
JP2010266490A (ja) * 2009-05-12 2010-11-25 Sony Corp 表示装置
KR101785992B1 (ko) 2009-07-24 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011033909A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic device including the display device
KR101882350B1 (ko) 2009-10-09 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102329671B1 (ko) 2009-12-18 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20110172821A1 (en) * 2010-01-11 2011-07-14 George Carter Automated tire inflation system
US8895116B2 (en) 2010-11-04 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of crystalline semiconductor film and manufacturing method of semiconductor device
US8815635B2 (en) 2010-11-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of photoelectric conversion device
US8995607B2 (en) * 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
CN202838908U (zh) * 2012-09-20 2013-03-27 北京京东方光电科技有限公司 栅极驱动电路、阵列基板和显示装置
JP6127828B2 (ja) * 2013-08-09 2017-05-17 富士通株式会社 信号伝送回路および半導体集積回路
TWI688102B (zh) * 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US20150372251A1 (en) * 2014-06-19 2015-12-24 Toshishige Fujii Electric element package
JP6677383B2 (ja) 2015-03-03 2020-04-08 天馬微電子有限公司 電子回路、走査回路及び表示装置並びに電子回路の寿命延長方法
KR102512721B1 (ko) * 2016-04-05 2023-03-23 삼성디스플레이 주식회사 표시장치
KR102641557B1 (ko) * 2016-06-20 2024-02-28 소니그룹주식회사 표시 장치 및 전자 기기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496170B1 (en) * 1998-04-30 2002-12-17 Canon Kabushiki Kaisha Liquid crystal apparatus
US6518962B2 (en) * 1997-03-12 2003-02-11 Seiko Epson Corporation Pixel circuit display apparatus and electronic apparatus equipped with current driving type light-emitting device
TW543145B (en) * 2001-10-11 2003-07-21 Samsung Electronics Co Ltd A thin film transistor array panel and a method of the same
US20040070558A1 (en) * 2000-05-24 2004-04-15 Eastman Kodak Company OLED display with aging compensation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047522B2 (ja) * 1991-07-04 2000-05-29 株式会社日立製作所 アクティブマトリクス基板を用いた液晶表示装置
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
US6578962B1 (en) * 2001-04-27 2003-06-17 International Business Machines Corporation Calibration-free eye gaze tracking
SG103872A1 (en) * 2001-07-16 2004-05-26 Semiconductor Energy Lab Shift register and method of driving the same
JP3647426B2 (ja) 2001-07-31 2005-05-11 キヤノン株式会社 走査回路及び画像表示装置
JP3715967B2 (ja) * 2002-06-26 2005-11-16 キヤノン株式会社 駆動装置及び駆動回路及び画像表示装置
TWI309831B (en) * 2002-09-25 2009-05-11 Semiconductor Energy Lab Clocked inverter, nand, nor and shift register
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
KR100656497B1 (ko) * 2004-02-09 2006-12-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
JP3688699B2 (ja) * 2004-04-22 2005-08-31 株式会社半導体エネルギー研究所 電気機器
US20060208671A1 (en) * 2005-03-15 2006-09-21 Hitachi Displays, Ltd. Display device
JP2006258921A (ja) * 2005-03-15 2006-09-28 Hitachi Displays Ltd 表示装置
JP2007018299A (ja) * 2005-07-08 2007-01-25 Mitsubishi Electric Corp 電圧発生回路及び表示装置
KR100914552B1 (ko) * 2005-07-25 2009-09-02 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
US7995144B2 (en) * 2006-02-15 2011-08-09 Texas Instruments Incorporated Optimized phase alignment in analog-to-digital conversion of video signals
TWI348677B (en) * 2006-09-12 2011-09-11 Ind Tech Res Inst System for increasing circuit reliability and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518962B2 (en) * 1997-03-12 2003-02-11 Seiko Epson Corporation Pixel circuit display apparatus and electronic apparatus equipped with current driving type light-emitting device
US6496170B1 (en) * 1998-04-30 2002-12-17 Canon Kabushiki Kaisha Liquid crystal apparatus
US20040070558A1 (en) * 2000-05-24 2004-04-15 Eastman Kodak Company OLED display with aging compensation
TW543145B (en) * 2001-10-11 2003-07-21 Samsung Electronics Co Ltd A thin film transistor array panel and a method of the same

Also Published As

Publication number Publication date
JP5190283B2 (ja) 2013-04-24
TW200903412A (en) 2009-01-16
US8730220B2 (en) 2014-05-20
US20080231617A1 (en) 2008-09-25
KR20080086366A (ko) 2008-09-25
KR101482536B1 (ko) 2015-01-14
JP2008262178A (ja) 2008-10-30

Similar Documents

Publication Publication Date Title
TWI453711B (zh) 顯示裝置
JP5425273B2 (ja) 表示装置
JP5366420B2 (ja) 表示装置及び電子機器
JP5143255B2 (ja) 発光装置
JP4574158B2 (ja) 半導体表示装置及びその作製方法
JP6167125B2 (ja) 表示装置、表示モジュール及び電子機器
TWI288577B (en) Display device
JP4112527B2 (ja) システムオンパネル型の発光装置の作製方法
JP5864047B2 (ja) 半導体装置
JP4906106B2 (ja) 発光装置
JP5358105B2 (ja) 表示装置
JP5127853B2 (ja) 表示装置
JP2008033364A (ja) 半導体装置の駆動方法
JP2004054203A (ja) 半導体装置
JP2006251822A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees