TWI249246B - Gallium nitride-based devices and manufacturing process - Google Patents

Gallium nitride-based devices and manufacturing process Download PDF

Info

Publication number
TWI249246B
TWI249246B TW092134195A TW92134195A TWI249246B TW I249246 B TWI249246 B TW I249246B TW 092134195 A TW092134195 A TW 092134195A TW 92134195 A TW92134195 A TW 92134195A TW I249246 B TWI249246 B TW I249246B
Authority
TW
Taiwan
Prior art keywords
layer
nitride
nitride semiconductor
substrate
semiconductor
Prior art date
Application number
TW092134195A
Other languages
English (en)
Other versions
TW200428652A (en
Inventor
Shiping Guo
David Gotthold
Milan Pophristic
Boris Peres
Ivan Eliashevich
Original Assignee
Emcore Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Emcore Corp filed Critical Emcore Corp
Publication of TW200428652A publication Critical patent/TW200428652A/zh
Application granted granted Critical
Publication of TWI249246B publication Critical patent/TWI249246B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

1249246 玖、發明說明： 【發明所屬之技術領域】 本發明係關於氮化物半導體結構及裝置及其製造方法。 【先前技術】 如氮化鎵之氮化物半導體及相關半導體被廣泛地視為所 而之1帶隙化合物半導體。這些材料已被採用用於光電裝 置中，如發光二極管（”LEDs”）、雷射二極管與光敏二極管， 而且亦已用於非光電裝置中，如場效電晶體（"FETs”）與電場 發射器。在光電裝置中，此材料之寬帶隙允許可見光至紫 外線範圍之發光或吸光。在電子裝置中，氮化鎵與相關材 料提供高電子移動力且可在非常高之信號頻率操作。 氮化物半導體一般藉由在基材上之磊晶生長形成。在磊 晶生長製程中，將欲形成之半導體膜組分沈積於結晶基材 上使得沈積之半導體材料具有在基材之結晶結構上圖樣 化之結晶結構。各種磊晶生長製程使用不同之對基材表面 輸运材料之技術。例如，在反應性濺射中，在含氮大氣中 自鄰近基材之金屬濺射標靶移去半導體之金屬組分（例 女鎵鋁或銦）。在已知為金屬有機化學蒸氣沈積（m〇cvd) 法Λ，使基材暴露於含金屬彳機化合物與反應性含氮氣體 (最常為氨)之大氣中，同時使基材為高溫，-般為700-1航 之、、及數纟k些條件下，化合物分解，在表面上遺留金屬 鼠化物半導體如結晶材料之薄膜。在膜生長後，將基材及 生長膜冷卻且進一步處理而形成最終裝置。 為了提供具相當少結晶缺陷之高品質氮化物半導體膜， 89765.doc 1249246 用於結晶生長之基材理想上應具有等於欲生長之氮化物半 導體之aa格空間（結晶晶格中相鄰原子間之空間）。如果基材 之晶格空間實質上異於生長膜，則生長膜具有如結晶晶格 辛位移之缺陷。基材亦應具有等於或大於欲生長之氮化物 半導體之熱膨脹係數，使得在基材及氮化物半導體在生長 後冷卻至室溫時，基材收縮大於膜之程度，而使膜受壓縮。 如果基材之熱膨脹係數實質上小於生長膜，則膜趨於收縮 超過基材，在膜及基材冷卻時使膜伸張。如此造成膜中之 裂縫。 、 :要含氮化鎵之半導體最常在結晶藍寶石晶圓上生長。 在監寶石上可得到令人滿意之結果，儘管藍寶石與氮化錄 間有相當大之晶格不重合。理論上，碳化石夕對高品質氮化 鎵生長為更希望之材料，因為其具有較小之晶格不重合。 此外，碳化石夕具有比藍寶石高之傳熱力，其有助於自最終 裝置散逸熱。然而’高品質結晶碳化矽晶圓目前非常昂貴， 而且無法以直徑大於約⑽毫米（4^寸）之大尺寸得到。 高品質妙基材廣泛地以合理之成本得到。然、而，石夕之晶 格，間並未完全符合氮化鎵。此外，石夕具有比氮化嫁小之 熱膨脹係數，使得在膜及基材冷卻至室溫時，切上生長 之氮化鎵膜裂開。此外，矽基材為相當不良之電絕緣體： 在沈積之氮化物半導㈣於特定電子裝置（如fet,s)之處， 成顯著之裝置電損失且限制裝置性能。因為所有這 =/夕尚未被廣泛地採用作為用於生長氮化物半導體 89765.doc 1249246 已舍展各種提議以補償氮化物半導體與矽間之晶格不重 δ及熱私脹不符。例如，之國際公告w〇 〇2/料434 號建議使用形成於矽基材上之「組合上分級轉移層」且將 氮化鎵材料沈積於轉移性分級層上。此轉移層可含氮化鋁 鋼錁、氮化銦鎵、或氮化銘鎵，！呂、銦、與鎵之比例自相 鄰基材之为表面至半導體生長之前表面有所不同。此組合 上刀級層可包括「超晶格」，即，具組合物週期性變化（例 如，不同量之鋁、銦與鎵）之結晶結構。
Feltm等人之 ”Stress Contr〇1 In GaN Grown On Silicon (HI) By Metal Organic Vapor Phase Epitaxy,^ Applied
PhyS1CS LetterS，第 79卷，第 2〇期，第 3230_3232 頁（2001 年 11月12日）所教不之另—種方法係利用直接接觸㊉基材之 氮化鋁緩衝層。其將以下沈積於氮化鋁緩衝層上··一層氮 化蘇、繼而包括氮化紹與氮化鎵交錯層之超晶格、繼而又 為氮化鎵層與超晶格、最後在結構上方為一層氮化鎵，如 此組成欲生長之活性半導體層。依照Feltm等人之文獻，此 方法產生高品質活性層。 然而，儘管先行技藝中之這些及其他努力，仍難以在矽 基材上生長高品質之主要含氮化鎵之半導體。此外，由在 矽基材上之主要含氮化鎵之半導體製造之裝置，如fets， 遭受因矽基材本身造成之性能問題。 【發明内容】 本發明之一個態樣提供一種製造半導體結構之方法，其 包括以下步驟：將少量紹直接沈積於石夕基材上以提供受紹 89765.doc !249246 保護基材’然後將氮化物半導體晶核生長層沈積於受鋁保 護基材上。最佳為，此晶核生長層係由具有主要由鋁組成 之金屬内容物（最佳為實質上純氮化鋁）之氮化物半導體形 成。依照本發明此態樣之方法較佳為進一步包括以下步 驟：在晶核生長層上磊晶生長緩衝結構（包括一或多種氮 化物半導體超晶格），然後在緩衝結構上磊晶生長操作結構 (包括一或多種主要含氮化鎵之半導體）。 本發明之進一步態樣提供製造半導體結構之方法，其包 括以下步驟：將氮化物半導體晶核生長層沈積於矽基材 上，及在晶核生長層上磊晶生長緩衝結構（包括一或多種氮 化物半導體超晶格），使得氮化物半導體之第一超晶格直接 在晶核生長層上生長而無***層。此方法在此再度包括在 緩衝結構上磊晶生長操作結構（包括一或多種主要含氮化 鎵之半導體）之步驟。最佳為，緩衝結構生長步驟包括在緩 衝結構之第一超晶格上生長主要含氮化鎵之半導體之中間 層，及在此中間層上生長氮化物半導體之第二超晶格。依 照本發明之最佳方法組合以上兩個態樣。因此，晶核生長 層係藉由首先在基材上沈積一些鋁，然後沈積氮化物半導 體以形成晶核生長層而形成，及緩衝結構包括直接接觸晶 核生長層之第一超晶格。 依照本發明以上態樣之方法可在操作結構中提供高品質 之主要含氮化鎵之半導體。雖然本發明不受任何作理論限 制，據信超晶格將壓縮應變引入結構中主要含氮化:錄之半 導體材料中’因此防止主要含氮化鎵之半導體層裂開。此 89765.doc -10- 1249246 外，亦據信超晶格作為限制晶格缺陷由結構下層向上傳播 至上^之操作結構中（稱為螺紋位移）之「過渡器」。這些因 素據信有助於主要含氮化鎵之半導體在操作結構中之高結 晶品質。此外，據信超晶格趨於限制石夕擴散至主要含氮化 嫁之半導體中。如以下所進一步揭示，如此防止操作結構 中半導體與來自基材之石夕之意外、不欲推雜。亦據信在晶 核生長層上安置緩衝結構之第一超晶格，而在晶核生長層 與第-超晶格間無氮化鎵***層，進一步抑制結晶缺陷形 成，因此改良結晶品質。另外據信在晶核生長層沈積前以 銘將基材預處理可保護基材不被氨姓刻。然而，不論操作 機構為何，依照此本發明態樣之較佳方法可在石夕基材上形 成高品質氮化物半導體膜。 本發明之相關態樣提供併有以下之半導體結構：石夕基 材、直接覆於此基材上之紹層、及直接覆於此紹層上之氣 化物半導體晶核生長層、及緩衝結構（包括一或多種覆於晶 核生長層上之超晶格)與操作結構(包括一或多種覆於緩衝 結構上之主要含氮化鎵之半導體）一起。 依照本發明進一步態樣之半導體結構併有以下：矽基 材、覆於此基材上之氮化物半導體晶核生長層、及緩衝結 構（併有直接覆於晶核生長層上之第一超晶格）與操作結構 (包括-或多種覆於緩衝結構上之主要含氮化鎵之半導體） 一起。最佳結構在此再度合併本發明之兩個態樣，因此包 括直接覆於晶核生長層上之第一超晶格及晶核生長層與基 材間之銘層。最佳為，緩衝結構包括第一超晶格、覆於第 89765.doc -11 - 1249246 一超晶格上之主要含氮化鎵之半導體(最佳為純氮化鎵)中 間層、及覆於中間層上之第二超晶格。超晶格希望為由多 層依照式之半導體化合物形成，其中R為〇至 U含）。較佳為，各超晶格係由不同之此種化合物形成:即， 兩種具有不同R值之化合物。 本發明之進一步態樣提供一種製造半導體元件之方法， 其包括以下步驟：在矽基材上磊晶生長氮化物半導體結 構，然後將載體結合此氮化物半導體結構，然後自此氮化 物半導體結構去除矽基材。最佳為，依照本發明之此態樣 之方法進一步包括以下步驟··在去除矽基材後將矽以外之 基底材料施加於氮化物半導體結構上，然後去除載體以在 基底材料上这留氮化物半導體結構。依照本發明之此態樣 之方法提供在磊晶生長時無矽晶圓作為基材之最終結構。 此基底材料可為可方便地施加於氮化物半導體結構上之本 貝上向品質絕緣體。僅為舉例，此基底材料可包括在去除 基材後沈積於氮化物半導體結構之暴露表面上之氮化鋁或 似鑽石碳。本發明之相關態樣提供一種具氮化物半導體結 構之半導體元件，其具有一或多層磊晶生長層及支撐氮化 物半導體結構之基底，此基底為用於氮化物半導體結構磊 晶生長之基材以外之結構。最佳為，依照本發明之此態樣 之元件不包括用於氮化物半導體結構磊晶生長之基材。 這些本發明態樣合併易於解決伴隨矽基材之電性能限制 之實現，其係藉由在生長後去除基材及以一般不適合磊晶 生長之不同基底材料取代。 89765.doc -12- 1249246 依照本發明之另一態樣，垂直電流傳導Sch〇ttky:極管包 括矽基材。至少一層氮化物半導體覆於矽基材之表面上。 至少一層第一金屬層覆於氮化物半導體層上且如此形成 Schottky接點。至少一層其他金屬層覆於矽基材之另一個表 面上且如此形成歐姆接點。 氮化物半導體層可包括GaN或其他主要含氮化鎵之半導 體。可將另一層氮化物半導體配置於矽基材與第一氮化物 半導體層之間，而且此另一層氮化物半導體可具有比第一 氮化物半導體層高之摻雜濃度。此另_層可包括㈣或其 他主要含氮化鎵之半導體。第一氮化物半導體層及第一金 屬層可覆於氮化物半導體層之全部寬度上。或者，第一氮 化物半導體層及第一金屬層可覆於一部份矽基材上。 垂直電流傳導Schottky二極管係依照本發明之另一個進 一步態樣製造。在矽基材表面上形成至少一層氮化物半導 體。將至少一層第一金制沈積於氮化物半導體層上而如 此形成Schottky接點。將至少一層其他金屬層沈積於矽基材 之另一個表面上而如此形成歐姆接點。 氮化物半導體層可包括GaN或其他主要含氮化鎵之半導 體。另-層氮化物半導體可在形成第一氮化物半導體層前 形成且具有比第一氮化物半導體層高之摻雜濃度。此另一 層可包括GaN或其他主要含氮化鎵之半導·體。可去除第一 氮化物半導體層之一部份，使得此氮化物半導體層形成台 面結構。 本發明之這些及其他目的、特點及優點由下述較佳具體 89765.doc -13 - 1249246 實施例之詳細說明結合附圖而更顯而易知。 【實施方式] 在本發明中使用之名詞「則半導體」指依照化學計量 式Ai JnbGaeNdASePf之化合物半導體材料，其中㈣〜)為約 1且（d+e + f)亦為約丨。名詞「氮化物半導體」或「主要含氮 化物之半導體」指其中d為0·5或更大，最常為約0.8或更大 之III-V半導體。最佳為，此半導體材料為純氮化物半導體， 即，其中d為約1.0之氮化物半導體。在此使用之名詞「主 要含氮化鎵之半導體」指含蘇之氮化物半導體，而且最佳 為含鎵作為存在之主要金屬，即，具有〇〇·5而且最佳為 Μ.8。此半導體可具有ρ型或11型傳導性，其可藉習知摻雜 劑產生，而且亦可由特定半導體材料之固有傳導性型式造 成。例如，具缺陷之主要含氮化鎵之半導體一般為固有η 型，即使是在未摻雜時。習知電子予體（如Si、Ge、s、與 〇)可用以使氮化物半導體產生η型傳導性，而p型氮化物半 導體可含習知電子受體摻雜劑，如]^§與。 依照本發明之一個具體實施例之方法係以經摻雜矽基材 10開始。此石夕基材最佳為具撤光、平坦上表面12之實質上 單晶矽晶圓。此上表面希望為矽之（丨丄丨）結晶面。在此方 法之第一階段中，使此晶圓在習知化學蒸氣沈積裝置中至 約600-900°C之溫度，及暴露於蒸氣形式之有機鋁化合物數 秒’最佳為低烧基铭化合物，如三甲銘（”TMA，，）。銘化合物 分解而在晶圓之上表面12上沈積薄|呂層14。圖1未按比例繪 製。為了清楚地描述而誇大IS層14之厚度。實際上，|呂層 89765.doc -14- 1249246 包括僅約1 -1 〇個單層鋁原子且具有小於約i 〇〇埃，更佳為小 於約50埃之厚度。雖然為了清楚地描述而將鋁層描述為不 連續之分離層，亦據信有一些矽自基材1〇擴散至鋁層Μ 中，而且亦有一些氮自以下討論之覆蓋層擴散至鋁層中。 因此據信在最終物件中，鋁層為在晶圓10上表面之薄富鋁 區之形式。據信鋁層係用以保護矽基材在後續製程步驟中 暴露於氨時不被蝕刻，因此具鋁層之基材在此稱為「受鋁 保遵」碎基材。 在將鋁層沈積後，使受鋁保護基材暴露於有機金屬化合 物（最佳為有機鋁化合物）、與氨及載氣一起之混合物，以沈 積薄氮化物半導體（最佳為Α1Ν)層丨6。Α1Ν係在6〇〇_9〇〇。〇級 數之基材溫度沈積，即，低到足以促進在基材上之許多位 置由氮化物半導體之晶核生長形成之氮化物半導體（如 A1N)以實質上多晶形式沈積之溫度。晶核生長層16希望為 、力20 50奈米厚，為了在圖i中清楚地描述，在此再度將其 厚度誇大。 在將晶核生長層16沈積後，將第一超晶格18直接沈積於 曰曰核生長層上方。應了解，用於此揭示之生長半導體結構 之「上」表面為距用於形成結構之基材最遠之表面，即， 圖1中朝上之表面。亦應了解，將結構「直接」沈積於其他 結構之敘述表示此結構直接毗連其他結構之上表面而無插 入層。相反地，應了解，一種結構位於其他結構之「上」 之敘述表示相較於其他結構，此結構距基材較遠，但不排 除***層之存在。 89765.doc -15 - 1249246 ^超曰曰釔包括多層具不同組合物之氮化物半導體層20 ^ 在超aa格中，此層具有1〇奈米或更小，一般為5奈米 ，更丨而且最$為3奈米或更小之級數之厚度，使得全部 、、、構本H車乂為複合結晶晶格而非一組不連續之個別層。較 H各層20與22係由選自以下組成之群組之純氮化物半 導體形成：氮化鎵、氮化紹、與氮化銘蘇，即，化學計量· 式AlRGa(1_R)N定義之半導體群組，其中各層具有不相等之R ： 值即’層20具有式AlxGa(1_x)N，而層22具有式. AlYGa(NY)N，其中X矣γ。超晶格18整體希望包括重複約5七 φ 層2〇與22，最佳為重複約層。例如，層20可為純Α1Ν，而 層22可為A1g sGaQ山。純Α1Ν層係藉由如以上所討論使基材 暴路於有機鋁化合物、氨與載氣而沈積，而AlGaN層係藉 由使基材暴露於亦加入有機鎵化合物（希望為低烷基鋁有 機鎵化合物，如三甲鎵）之類似氣體混合物而沈積。氮化鋁 鎵層22及氮化鋁層2〇之厚度希望在超晶格18全部厚度為實 質上固定。然而，其並不重要。超晶格内之層之組合物及 0 厚度可不同而在超晶格内提供組合上分級，即，使得超晶 格内鎵與銘之總比例隨遠離基材丨〇之向上方向改變。超晶 .· 格中之個別層亦可在金屬成分中包括一些銦。 : 在將第一超晶格18沈積後，藉由使基材在約950至約11〇〇。〇 之溫度暴露於有機鎵化合物、氨與載氣之混合物，而沈積 主要含氮化鎵之半導體（最佳為GaN)之薄中間層24。層24 最佳為約200至約400奈米厚。 第二超晶格26係在中間層24上形成，希望直接在中間層 89765.doc -16- 1249246 上。第二超晶格大致類似第一超晶格18，而且加入富鋁氮 化物半導體28(如A1N)與富鎵氮化物半導體（如ai。 之交錯層。更常為’層28具有化學計量 具有化學計量SAlQGa(1.Q)N，其中㈣。第二超晶格之:度 及層：合物可與第一超晶格之厚度及層組合物相同或： 同。第二超晶格26之厚度可小於第一超晶格。第二超晶格 可為由重複約5_1〇層28與30組成之超晶格。 曰° ”第-超晶格18、’間層24、與第二超晶格26共同地組成 緩衝、‘構32。在將緩衝結構沈積後，在緩衝結構上沈積操 作結構34,而且最佳為直接在緩衝結構之第二超晶格上表 面上。操作結構34包括一或多種主要含氮化鎵之半導體且 亦可，括其他半導體。在其最簡單形式中，操作結構邮 包括早-相當厚之主要含氮化鎵之半導體（如純。在 較複雜之形式+，操作結構可包括多層具有，例如，用於 製^如光電裝置（如發光二極管、雷射二極管等）或電子裝置 (如場效電晶體與Sch〇ttky二極管）之習知裝置之不同組合 物及/或摻雜之層。操作結構中主要含氮化鎵之半導體可使 OCVD技術在習知生長溫度沈積。所得半導體結構併有 氮化物層36(加入晶核生長層⑼、緩衝結㈣、與操作結構 34此鼠化物結構具有遠離基材1〇之上表面以及相鄰基材 iO之下表面40。 所私作、’、。構中主要含氮化鎵之半導體具有優良之結晶品 貝^在沈積後’此結構可冷卻至室溫然後自反應器移除， 喿作a構中主要含氮化鎵之半導體無明顯之裂縫。雖然 89765.doc -17- 1249246 本發明不受任何作理論限制，據信操作結構中及中間層μ 中之超晶格誘發之壓縮應變組合可用以抑制缺陷形成，此 外，將第一超晶格置於低於結構中之最低氮化鎵層（低於中 間層24)可用以進一步限制結晶缺陷形成。亦據信鋁層丨斗可 用以保護矽基材不受沈積氮化物半導體之氨蝕刻，因此可 用以進一步結晶中之缺陷形成。亦據信在基材及氮化物結 構冷卻至室溫時，超晶格（因此及緩衝結構全體）對操作結構 34施加之壓縮應變可用以防止裂開。 應依循用於高品質化學蒸氣沈積之習知技術。視情況 地，在具不同組合物之層之沈積間，例如，在鋁層14與緩 衝層16之沈積間，及在各超晶格之沈積前後，可藉由以氫 或氮載氣與氨之混合物清洗長時間，而將槽清除來自前層 之金屬。 圖1所述結構之品質係由圖2之N〇inarski照片證明。標示 (a)之照片為未依照本發明之結照片，其係藉 由將氮化鎵直接沈積於氮化鋁晶核生長層上而形成，而圖2 中標為（b)之結構顯示與以上參考圖丨所討論之晶核生長層 與鼠化鎵層間緩衝結構相似之結構。結構⑷顯示許多條 線，表不由於表面裂開所造成之結晶缺陷，而結構（b)為實 質上無此缺陷。 由以上參考圖1所討論之方法造成之結構可進一步使用 白知技術形成個別裝置，例如，將氮化物結構36及矽基材 ^細分形成個別單位，其各併有一部份氮化物結構及對應 口 fW刀之基材1 〇，而且對所得單位施加接點及將其封裝。 89765.doc -18 - 1249246 然而’更佳為去除基材1 〇。在依照本發明之進一步具體 貫施例之方法中（圖3)，將併有矽基材1 0與氮化物結構36之 半導體結構（其可與參考圖〗及2所討論之氮化物結構相同 或不同）連接暫時載體42，使得氮化物結構之上表面38承受 載體’及氮化物結構之上表面結合載體，其較佳為藉由使 用促進氮化物上層與載體間黏附性之介電「膠水」。例如， 此；I電體可為苯并環丁稀（BCB)、甲基倍半石夕氧烧 (MSSQ)、或如商業代號 FlareTM、SiLKTM、parylene_N、與 PETI-5之材料。將氮化物結構、載體、或兩者之表面塗以 膠水，然後使此表面在相當低之温度（低於4〇(rc)接觸。如 果後續處理步驟不需高於10(rc ,則可使用其他之聚合物 (如HMDS)或光阻。此外，如果在未來之處理步驟中無如丙 酮之溶劑，則可使用如蠟或Crystalb〇ndTM之可溶性黏著劑。 載體42在圖3中描述為藍寶石元件，但是此載體可由對用 於以後製程之其他試劑為惰性，而且可在用於此方法之温 度保存之其他材料形成。最佳為，此載體亦具有接近氮化 物結構之熱膨脹係數，而且亦不污染氮化物結構。因此， 此載體希望為實質上無趨於擴散至氮化物結構中之材料。 在載體結合步驟後，將其自氮化物結構36蝕刻而去除基 材10，权仫為在70 C使用蝕刻劑，如氫氧化鉀溶液，例如， 20重里％之KOH水浴;夜’其侵姓石夕基材但未明暴貝地侵蝕氮 化物結構。在此製程中，氮化物結構作為「蝕刻中止區」； I虫刻持續直到到達氮化物結構。在或相鄰氮化物結構可提 供另外之㈣中止區。例如，Sl〇2層有效地中止κ〇Η餘刻。 89765.doc -19- 1249246 在去除基材後，氮化物結構之下表面4〇暴露。藉由將基底 材料化學蒸氣沈積錢射於下表面上，而將基底料施加於 下表面40上。基底材料希望為具有良好電絕緣性質之材 料，如氮化銘或碳質、似鑽石材料。基底材料料亦希望呈 有相當高之傳熱力。基底材料44可在氮化物結構之暴露下 表面上生長，即使氮化物結構與基底材料間有大量之結晶 晶格不重合。此基底材料不需形成單晶、無缺陷結構，豆 條件為多晶或有缺陷基底材料保有所需之絕緣性質。僅為 舉例，可藉化學蒸氣沈積將氮化鋁或碳沈積。 在將基底44沈積後，將膠帶或其他之暫時處以件佩 =於基底44之暴露表面上且去除載體42 ’使氮化物結構^ 遺留在基底44上且被基底及膠帶或其他之暫時處理元件“ 物理地支撑，而且使氮化物結構之下表㈣面對基底料。 所得結構無氮化物結構磊晶生長時使用之矽基材。所得結 構可接受習知半導體處理技術，如細分、施加接點、及安 裝於封裝，以形成一或多種可用之裝置。在進一步變化中， 可省略基底材料沈積步驟。 在依照本發明之進一步具體實施例之方法中（圖句，使矽 生長基材110上之氮化物結構接受生長後處理，例如，施加 接點、細分及蝕刻，以在矽生長基材110上形成多種半完成 氮化鎵裝置136,各此種半完成裝置併有氮化鎵結構。使此 半完成裝置接受類似以上參考圖3所討論之製程步驟，包括 施加暫時載體142覆於氮化鎵結構之上表面上，及去除基材 以暴露這些結構之下表面刚。纟去除基㈣，再度施二基 89765.doc -20- 1249246 氐材料以在各氮化鎵結構14〇上形成基底Μ#。在施加基底 ^可轭加如膠帶146之暫時處理元件，及使此裝置接受如 引線結合及安裝於封裝元件148上之步驟。 依…、以上參考圖3及4所討論之方法製備之最終裝置可提 2優異之電性質，因為在最終裝置中不存在用於氮化結構 猫晶生長之矽基材。雖然使用相當昂貴之材料（例如，藍寳 石晶圓）作為暫時載體，其可再循環及再使用，而且不形成： 最終裝置之零件。 . 可利用上述特點之許多變化及組合而不背離申請專利範 Φ 圍所定義之本發明。例如，以上討論之鋁層及受鋁保護之 矽基材可用於其他氮化物半導體結構及其他ιπ_ν半導體結 構之生長。用於較佳具體實施例之Ιπ_ν半導體亦可藉由加 入其他第V族元素而改變，例如，八3與ρ。併入此氮化結構 之緩衝結構可包括超過兩種超晶格。反之，可省略中間層 及第二超晶格。在圖5所述之變化中，省略第二超晶格且比 其他多晶晶核生成層取代，例如，一層低溫沈積之Α1Ν。此 0 結構包括與以上參考圖1所討論之對應結構相同之基材2 i 〇 及鋁層214。晶核生成層214包括30奈米厚A1N。緩衝結構232 ·· 包括具有重複10個基本單位之第一超晶格2丨8，各單位包括 t 2奈米厚之A1N層220及亦為2奈米厚之A1〇 3Ga〇 #層222。緩 衝結構232進一步包括〇·4微米厚之GaN中間層224，及13奈 米厚之多晶A1N晶核生成層226。操作結構235包括0.6微米 厚之GaN層235及23奈米厚之A1〇 3Ga〇 7N上層237。層237與 235共同地提供二維電子氣體，而且助於作為高電子移動力 89765.doc -21 - 1249246 電晶體之裝置操作。 圖6描述依照本發明之谁 牛1挪杳 & 7丨ττ/ k β <進步具體實施例形成之氮化物 、導體Schottky一極管3〇〇之橫切面圖。sch〇ttky二極管3〇〇 包括摻雜矽基材302，其上形成可為如圖1所示之緩衝結構 32、或如圖5所示之緩衝結構232之緩衝結構3〇4。此緩衝結 構一般具有0.1至10微米之厚度。在緩衝結構3〇2上方形成 向摻雜η型氮化物半導體層3〇6，如GaN層或其他主要含氮 化鎵之半導體，而且其具有1〇18至1〇19公分·3之摻雜濃度及 〇_ 1至10微米之厚度。在高摻雜η型氮化物半導體層上方形 成低摻雜η型鼠化物半導體層308,而且其亦可包含GaN層 或其他主要含氮化鎵之半導體。低摻雜層中之摻雜劑濃度 為1〇15至1〇16公分·3，及此層具有01至1〇微米之厚度。或 者，省略較高摻雜層306，及在緩衝結構304上方直接形成 低摻雜層308。 將Schottky接點層310沈積於低摻雜層308上方，而且較其 佳為覆蓋低摻雜層之全部寬度。將厚金屬層312沈積於 Schottky接點層310上方。 在裝置底部，在石夕基材302之背側上形成薄歐姆金屬接點 層316，及將另一個金屬堆疊318沈積於歐姆金屬層316上 方。在Schottky接點金屬層3 10及厚金屬層312之全部或部份 上方可形成選用鈍化層3 14。
Schottky二極管300之結構提供來自Schottky接點金屬且 通過低摻雜層308、高摻雜層306、緩衝結構304、與矽基材 3 02,至歐姆金屬層31 6與金屬堆疊31 8之前向方向、垂直電 89765.doc -22- 1249246 流傳導路徑。此外，Schottky接點金屬層310與金屬堆疊312 之寬度提供利用Schottky二極管結構全寬之垂直傳導路徑。 有利地，此垂直傳導路徑使裝置在前向偏壓時電阻最 小，而在反向偏壓時仍為高崩潰電壓。裝置之啟動電壓一 般為0.5伏特至1.5伏特，而崩潰電壓大-1〇〇伏特。此外，裝 置之連線電阻小於10-20毫歐姆-平方公分，而此業界之已知 裝置一般具有大於此值之電阻。
Schottky二極管之垂直傳導路徑在主要含氮化鎵之二極 管中得到低連線電阻特別有用，即使一般使用之GaN與其 他主要含氮化物之半導體具有相當高之電阻。在絕緣基材 (如藍寶石）上生長之已知主要含GaN之半導體裝置一般在 主要含氮化物之層中使用橫向傳導傳送前向電流。前向電 流必須通過相當長之路徑，及沿在橫越電流流動之方向具 有j彳κ切面面積之相當薄咼電阻材料層。在此橫向傳導結 構中，路徑長度係由模之水平尺寸決定（例如，丨毫米或更 大），而且橫切面面積係由GaN層厚度決定（例如，數微米）。 相反地，在圖6之垂直傳導結構中，石夕基材與Sch〇uky接點 間之路徑長度具有等於GaN層厚度之極小之長度（數微 米）’而且具有對應模結構表面積之實質上橫切面面積，因 而實質上降低裝置電阻。 此外-At m L A 一 —、
傳導結： 材料， 為向結 89765.doc -23 - 1249246 s相當低’如此助於維持高崩潰電壓而不發生過度之連線 電阻。
圖7描述依照本發明形成但具有台面結構之垂直傳導 Schottky二極管400之另一個具體實施例。依照上述方法之 一’在碎基材402之上表面上形成具對應上述結構之一之結 構之緩衝結構404。將高摻雜η型氮化物半導體層406配置於 緩衝結構404上方’而且其具有類似圖6所示裝置之對應區 域之組合物、摻雜濃度與厚度。在高掺雜層4〇6上方形成低 抬雜η型氮化物半導體層4〇8，而且其同樣地具有類似圖6所 不之對應區域之組合物、摻雜濃度與厚度。然而，低摻雜 層408之寬度小於較高摻雜層之寬度。此外，Sch〇uky接點 金屬層410及厚金屬上堆疊412之結構及厚度類似圖6所示 之對應層，但是具有類似低摻雜層4〇8之寬度。可形成邊緣 終止結構（未示）以對抗任何由Schottky接點金屬造成之邊
緣效應。亦可包括鈍化層。在矽基材之背侧上形成歐姆接 點金屬層41 6及金屬堆疊418。 如同可使用這些及其他變化及組合，以上較佳具體實施 例之說明應視為如申請專利範圍定義之本發明之描述而非 限制。 工業應用性 本發明可應用於電子裝置製造業及半導體材料製造業。 【圖式簡單說明】 圖1為依照本發明之一個具體實施例之半導體結構之放 大剖開略示切面圖。 89765.doc -24- 1249246 圖2為描述依照本發明之一個具體實施例之半導體結 構、及用於比較目的之其他非依照本發明結構之一部份之 比較性Nomarski照片。 圖3為描述依照本發明之進一步具體實施例之方法之方 法流程圖。 圖4為描述依照本發明之另一個具體實施例之另一種方 法之方法流程圖。 圖5為類似第1圖之圖，其描述依照本發明之進一步具體 實施例之半導體結構。 圖6為依照本發明之進一步具體實施例之Sch〇ttky二極管 之放大剖開略示切面圖。 圖7為類似圖6之圖，其描述依照本發明之另外具體實施 例之Schottky二極管。 【圖式代表符號說明】 10, 210, 302, 402 矽基材 12 上表面 14, 214 崔呂層 16, 226 晶核生長層 18, 218 第一超晶格 20, 22 氮化物半導體層 24, 224 中間層 26 第二超晶格 28 富鋁氮化物半導體層 30 富鎵氮化物半導體層 89765.doc -25 - 1249246 32, 232, 304, 404 34, 234 36 38 40, 140 42, 142 44, 144 46, 146 110 136 148 220 222 226 235 緩衝結構 操作結構 氮化物層 基材上表面 基材下表面 暫時載體 基底 暫時處理元件 矽生長基材 半完成氮化鎵裝置 封裝元件 A1N層
Al〇.3Ga〇.7N 層 多晶A1N晶核生成層 GaN層 237 Al〇.3Ga〇.7N 上層 300, 400 Schottky二極管 306, 406 高摻雜η型氮化物半導體層 308, 408 低摻雜η型氮化物半導體層 310, 410 Schottky接點層 312 金屬層 314 鈍化層 316, 416 歐姆金屬接點層 318, 418 金屬堆疊 412 金屬上堆疊 89765.doc -26-

Claims (1)

1249246
奪092134195號專利申請案 中文申請專利範圍替換本(94年7月） 拾、申請專利範圍·· 伴:Λ爾 ι 一種半導體結構，其包含： '; U)矽基材； · (b)直接覆於該基材之第—表面上之銘層； ⑷直接覆於該㉝層上之氮化物半導體多晶晶核生成 層； ⑷緩衝結構’包括—或多種覆於該晶核生成層上之寿 晶格，各該超晶格包括多種不同組成之主要含氮化物之 半導體；及 ⑷覆於該緩衝結構上之—或多種主要含氮化鎵之 體之操作結構。 ^ 2.㈣中請專利範圍第1項之結構，其中該緩衝結構包括第 超曰“⑬於第—超晶格上之主要含氮化物之半導體 中間層、及覆於中間層上之第二超晶格。 3· ΓΓ請專㈣圍第2項之結構，以各該第—與第二超 4 :本質上包括依照式从叫1·一之半導體，其中。糾。 (=巾請專利範圍第3項之結構，其中各該第—與第-二—超 曰曰L包括僅兩種具不同r值之半導體。 =申請專利範圍第4項之結構，其中包括於該第 格中之半導體與包括 6 Μ 、以弟一超晶格中之半導體相同。 .根據申清專利範圍第 覆於該晶核生成層上。 ^中以―超晶格直接 7.根據申請專利範圍第6項之 太 上包括氮化銘。 ”匕亥曰曰核生成層本質 1249246 8. 根據申請專利笳（fi篦τ + ^ m 員之、、、吉構，其中該缓衝結構包括直 接覆於該晶核生成層上之第一超晶格。 9 ·根據申請專利筋^ μ 月寸〜乾Ν弟ό項之結構，其中該晶核生成層本質 上包括氮化鋁。 之結構，其中該操作結構包括
1 〇·根據申請專利範圍第1項 ―氮：物半一體層；該結構進—步包含至少一層覆於該 第一氮化物半導體層上且與之形成Sch0ttky接點之第一 金屬層。 11· 根據申請專利範圍第1G項之結構，其中該第—氮化物半 導體層包括主要含氮化鎵之半導體。 12 ·根據申請專利範圍第1 〇項 導體層包括GaN。 13.根據申請專利範圍第1〇項 層覆於該矽基材之第二表 他金屬層。 之結構，其中該第一氮化物半 之結構’其進一步包含至少一 面上且與之形成歐姆接點之其 从根據申請專利範園第10項之結構，其中該操作結構包括 -置於4第氮化物半導體層與該緩衝結構間之其他氮 化物半導體層；該其他氮化物半導體層具有比該第—氮 化物半導體層高之摻雜濃度。 其中該其他氮化物半 〇 其中該其他氮化物半 15.根據申請專利範圍第14項之結構， V體層包括主要含氮化鎵之半導體 16·根據申請專利範圍第14項之結構， 導體層包括GaN。 17·根據申請專利範圍第 10項之結構，其中該第一氮化物半 89765-940704.doc 1249246 導體層覆於該緩衝結構之全部寬度上，及該第一金屬層 覆於該第一氮化物半導體層之全部寬度上。 1 =據中請專利範圍…項之結構，其中㈣—氮化物半 導體層覆於該緩衝結構之一部份上，及該第一金屬層覆 於該第一氮化物半導體層之全部寬度上。 19. 一種半導體結構，其包含： 〇)矽基材； ():於4基材上之氮化物半導體多晶晶核生成層； (c)緩衝結構，包括覆於該晶核生成層上之第一超晶 格，該第一超晶格包括多種不同組成之主要含氮化物之 半導體；及 ()设於忒緩衝結構上之一或多種主要含氮化鎵之半導 體之操作結構。 據:明專利範圍第19項之結構，纟中該晶核生成層本 、 括氮化鋁，及該第一超晶格本質上包括依照式 Α1Α~κγ)Ν之半導體，其中〇£rSl。 舜康申二專利範圍第丨9項之結構，其中該緩衝結構包括 ;〆第超晶格上之主要含氮化物之半導體中間層、 ;中間層上之包括多種主要含氮化物之半導體之第 二超晶袼。 22·根據申請專利範圍第。項之結構，其中各該第一與第二 3栳本貝上包括依照式AUGa^oN之半導體，其中 0分五1 〇 八 23·根據中請專利範圍第㈣之結構，其中各該第—與第二 89765-940704.doc 1249246 超晶格包括僅兩種具不同r值之半導體。 24 25. 26. 27. 28. 29. 30. 31. 32. .根據申請專利範圍第23項之結構，其中包括於該第一超 晶格中之半導體與包括於該第二超晶格中之半導體相 同。 根據申請專利範圍第19項之結構，其中該操作結構包括 第:氮化物半導體層；該結構進—步包含至少_層覆於 3亥第—氮化物半導體層上且與之形成Schottky接點之第 一金屬層。 之結構’其中該第一氮化物半 之半導體。 之結構’其中該第一氮化物半 根據申請專利範圍第2 5項 導體層包括主要含氮化鎵 根據申請專利範圍第25項 導體層包括GaN。 根據申請專利範圍第25項之結構，其進一步包含至少一 層復於，亥矽基材之第二表面上且與之形&歐姆接點之i 他金屬層。 ”八 根據申請專利範圍第25項之結構，其中該操作結構包括 配置於《第—氮化物半導體層與該緩衝結構間之其 化物半導體層；該其他氮化物半導體層具有比該第 化物半導體層高之摻雜濃度。 «中請專利範圍第29項之結構，其中該其他氮化物 導體層包括主要含氮化鎵之半導體。 祀據申μ專利圍第29項之結構，其中該其他氮化物. 導體層包括GaN。 25項之結構，其中該第 一氮化物半 根據申請專利範圍第 89765-940704.doc 1249246 導體層覆於該緩衝結構之全部寬度上，及該第一金屬層 覆於該第一氮化物半導體層之全部寬度上。 33. 根據申請專利範圍第25項之結構，其中該第一氮化物半 導體層覆於該緩衝結構之__部份上，及該第—金屬層覆 於忒第一氮化物半導體層之全部寬度上。 34. -種製造半導體結構之方法，其包含以下步驟： ⑷將銘直接&積於⑦基材表面上以提供受銘保護之基 材；然後 (b) 將氮化物半導體晶核生長層沈積於該受鋁保護之基 材上；然後 (c) 在该晶核生長層上磊晶生長緩衝結構，其包括一或 多種氮化物半導體超晶格；然後 (d) 在該緩衝結構上磊晶生長操作結構，其包括一或多 種主要含鼠化錄之半導體。 35·根據申請專利範圍第34項之方法，其中該沈積該氮化物 半導體之該晶核生長層之步驟包括使用NH3作為反應物 接觸受鋁保護之基材。 36·根據申請專利範圍第35項之方法，其中該沈積該晶核生 長層之步驟包括金屬有機化學蒸氣沈積。 37·根據申請專利範圍第34項之方法，其中該生長該緩衝結 籌之v驟包括直接在該晶核生長層上生長氮化物半導體 之第一超晶格。 38·根據申請專利範圍第34項之方法，其中該磊晶生長該操 作結構之步驟包括生長第一氮化物半導體層；該方法進 89765-940704.doc 1249246 :步包含在該第-氮化物半導體層上沈積至少一声第 金屬層而與之形成Sch〇ttky接點。積至/層第— 39.根據申請專利範圍第％ 導士 、之方法，其中該第一氮化物半 導體層包括主要含氮化鎵之半導體。 後根據申請專利範圍第38項 導體層包括GaN。 …第一鼠化物半 41·根據申請專利範圍第38項 苴& 力，云其進一步包含在該矽 土才之另—個表面上沈積至少—層其他金屬層而與 成歐姆接點。 42·=請Γ範圍第38項之方法，其中該蟲晶生長該操 、、。冓之步驟包括在生長該第一氮化物半導體層之前， 在該緩衝結構上方生長其他氮化物半導體層，使得該並 他亂化物半導體層具有比該第—氮化物半導體 雜濃度。 43.根據申請專利範圍第42項之方法，其中該其他氮化物半 導體層包括主要含氮化鎵之半導體。 44·根據申請專利範圍第42項之方法，其中該其他氣化物半 導體層包括GaN。 45.根據申請專利範圍第38項之方法，其進一步包含去除該 第-氮化物半導體層之—部份，使得該第—氮化物半導 體層形成台面結構。 46· -種製造半導體結構之方法，其包含以下步驟： (a) 將氮化物半導體晶核生長層沈積於矽基材上；然後 (b) 在該晶核生長層上，晶生長緩衝結構（包括一 1多 89765-940704.doc -6 _ 1249246 種氮化物半導體超晶格），該生長該緩衝結構之步驟包括 直接在該晶核生長層_L生長氮化物半導體 < 第一超晶 格；然後 ⑷在該緩衝結構上蟲晶生長操作結構（包括一或多種 主要含氮化鎵之半導體）。 47. 根據中請專利範圍第46項之方法，其中該生長該緩衝結 構之步驟包括在該第—超晶格上生長主要含氮化録之半 導體中間層’及在該中間層上生長氮化物半導體之第二 超晶格。 48. 根據申請專利範圍第46項之方法，其中該蟲晶生長該操 作結構之步驟包括生長第—氮化物半導體層；該方法進 一步包含在該第一氮化物半導體層上沈積至少一層第一 金屬層而與之形成Sch〇ttky接點。 49. 根據申請專利範圍第綱之方法，其中該第—氮化物半 導體層包括主要含氮化鎵之半導體。 5〇.根據申請專利範圍第48項之方法，其中該第-氮化物半 導體層包括GaN。 51.根據申請專利範圍第48項之方法，其進-步包含在該石夕 基材之另-個表面上沈積至少—層其他金屬層而盘之带 成歐姆接點。 、 y 2·根據申％專利範圍第48項之方法，其中該磊晶生長該操 作:“冓之步驟包括在生長該第一氮化物半導體層之前， 在:緩Κ構上方生長其他氮化物半導體層，使得該其 他氮化物半導體層具有比該第—氮化物半導體層高之換 89765-940704.doc 1249246 雜濃度。 其中該其他氮化物半 〇 其中該其他氮化物半 53·根據申請專利範圍第51項之方法， ‘體層包括主要含氮化錁之半導體 54·根據申請專利範圍第51項之方法， 導體層包括GaN。 Μ.根封請專利範圍第綱之方法，其進—步包 第一氮化物半導體層之-部份，使得該第一氮化物^ 體層形成台面結構。 56· -種製造半導體元件之方法，其包含以下步驟： ⑷在石夕基材上蟲晶生長氮化物半導體結構；然後 (b) 將載體結合至該氮化物半導體結構；然後 (c) 自該氮化物半導體結構去除該矽基材。 57.根據巾請專利範圍第％項之方法，其進_步包含在去除 該石夕基材後’將石夕以外之基底材料施加於該氮化物半導 體結構上之步驟。 58·根據申請專利範圍第57項之方法，其進-步包含在施加 該基底材料後去除該載體之步驟。 59.根據申請專利範圍第叫之方法，其進一步包含在該結 σ載體步驟之前處理氮化物半導體結構，而在該結構中 形成一或多種裝置之步驟。 6 0.根據申請專利蘇圖楚 丁月哥不」乾圍弟58項之方法，其進一步包含在該去 除載體步驟之後處理氮化物半導體結構，而在該結構中 形成一或多種裝置之步驟。 6L根據申請專利範圍第58項之方法，其中該施加基底材料 89765-940704.doc 1249246 之步驟包括將该基底材料沈積於兮翁 系鼠化物半導體結構 上’而在退離该載體之氮化物半導㈣处 巧千导體結構下表面上形成 該基底材料之膜。 62 63. 64. 65. 66. 67. 其中該沈積該基底材 石組成之群組之基底 根據申請專利範圍第61項之方法， 料之步驟包括沈積選自氮化銘與鑽 材料。 -種半導體元件’其包括具—或多層蟲晶生長層之氮化 物半導體結構及支料氮化物半導體結構之基底，該基 底為用於該氮化物半導體結構之蟲晶生長之基材以外之 結構’此元件不包括料錢化物半導體結構之蟲晶生 長之基材。 根據申請專利範圍第63項之半導體元件，其中該基底係 由選自氮化鋁與鑽石組成之群組之材料形成。 一種在矽基材上製造半導體結構之方法，其包含以下步 驟： (a) 將小於約1〇個原子單層厚之鋁層沈積在基材上表面 上，而形成受鋁保護之基材；然後 (b) 將至少一種氮化物半導體沈積於受鋁保護之基材 上。 ^據申請專利範圍第65項之方法，其中該沈積氮化物半 導體之步驟包括使受鋁保護之基材暴露於含一或多種有 機金屬化合物與氨之大氣。 一種半導體結構，其係藉申請專利範圍第65項之方法製 造0 89765-940704.doc 1249246 68· —種垂直電流傳導gch〇ttky二極管，其包含： 矽基材； 至少一氮化物半導體之多晶晶核生成層覆於該矽基材 之表面上； 至少一層第一金屬層覆於該氮化物半導體層上且與之 形成Schottky接點；及 至夕 層其他金屬層覆於該碎基材之另'一個表面上且 與之形成歐姆接點。 69.根據申睛專利範圍第μ項之二極管，其中該至少 一層氮化物半導體包括主要含氮化鎵之半導體。 70·根據申請專利範圍第68項之Schottky二極管，其中該至少 一層氮化物半導體包括GaN。 7 1 ·根據申晴專利範圍第68項之Schottky二極管，其進一步包 含配置於該矽基材與該氮化物半導體層間之緩衝結構。 72.根據申凊專利範圍第71項之Schottky二極管，其中該緩衝 結構包括至少一種配置於該矽基材與該氮化物半導體層 間之超晶格，其包括多種不同組成之氮化物半導體。 73 ·根據申晴專利範圍第71項之Schottky二極管，其中該緩衝 結構包括第一超晶格、覆於該第一超晶格上之氮化物半 導體中間層、及覆於該中間層上之第二超晶格。 74·根據申清專利範圍第68項之Schottky二極管，其進一步包 含一層直接覆於該石夕基材上之|呂。 75·根據申請專利範圍第74項之Sch〇ttky二極管，其中多晶晶 核生成層直接覆於該紹層上。 89765-940704.doc -10- 1249246 根據申明專利範圍第68項之sch〇ttky二極管，其進一牛勹 含配置於該矽基材與該第一氮化物半導體層間之其他氮 化物半導體層；該其他氮化物半導體層具有比該第一氮 化物半導體層高之摻雜濃度。 7人根據申請專利範圍第76項之Sch〇ttky二極管，其中該其他 氮化物半導體層包括主要含氮化鎵之半導體。 78·根據申請專利範圍第％項之Sch〇uky二極管，苴 氮化物半導體層包括GaN。 U 79·根據申請專利範圍第68項之Sch〇uky二極管，其中該氮化 物半導體層覆於該矽基材之全部寬度上，及該第一金屬 層覆於該第一氮化物半導體層之全部寬度上。 8〇·根據申請專利範圍第68項之Sch〇uky二極管，其中該氮化 物半導體層覆於該矽基材之一部份上，及該第一金屬層 覆於該第一氮化物半導體層之全部寬度上。 81 · —種製造垂直電流傳導Sch〇uky二極管之方法，其包含： 在矽基材表面上形成至少一氮化物半導體之多晶晶核 生成層； 將至少一層第一金屬層沈積於該氮化物半導體層上而 與之形成Schottky接點；及 將至少一層其他金屬層沈積於該矽基材之另一個表面 上而與之形成歐姆接點。 82.根據申請專利範圍第81項之方法，其中該氮化物半導體 層包括主要含氮化鎵之半導體。 83·根據申睛專利範圍第81項之方法，其中該氮化物半導體 89765-940704.doc -11 - 1249246 層包括GaN。 84.根據申請專利範圍第81項之方法，其進一步包含在形成 該氮化物半導體層之前，在該石夕基材之該表面上形成緩 衝結構。 其中該形成緩衝結構 其包括多種不同組合 其中該形成該緩衝結 85·根據申請專利範圍第項之方法 之步驟包括生長至少一種超晶格 物之氮化物半導體。 86·根據申請專利範圍第料項之方法 構之步驟包括生長第_超晶袼、生長覆於該第—超晶格 上之氮化物半導體中間層、及生長覆於該中間層上之第 一超晶格。 87. 根據中請專利範圍第81項之方法，其進_步包含將一層 鋁直接覆於該矽基材上。 曰 88. 根據申請專利範圍第87項之方法，其中多晶晶核生成層 直接在該鋁層上形成。 89·根據申請專利範圍第“項之方法，其進一步包含在形成 忒第一氮化物半導體層之前形成其他氮化物半導體層； 忒其他氮化物半導體層具有比該第一氮化物半導體層高 之摻雜濃度。 曰 9〇.=據申請專利範圍第89項之方法，其中該其他氮化物半 V體層包括主要含氮化鎵之半導體。 91.根據申請專利範圍第89項之方法，其中該其他氮化物半 導體層包括GaN。 92·根據申請專利範圍第81項之方法，其進一步包含去除該 89765-940704.d〇c -12- 1249246 氮化鎵層之一部份，使得該氮化鎵層形成台面結構。 89765-940704.doc -13 -
TW092134195A 2002-12-04 2003-12-04 Gallium nitride-based devices and manufacturing process TWI249246B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US43083702P 2002-12-04 2002-12-04

Publications (2)

Publication Number Publication Date
TW200428652A TW200428652A (en) 2004-12-16
TWI249246B true TWI249246B (en) 2006-02-11

Family

ID=32469541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092134195A TWI249246B (en) 2002-12-04 2003-12-04 Gallium nitride-based devices and manufacturing process

Country Status (9)

Country Link
US (2) US7115896B2 (zh)
EP (1) EP1568083A4 (zh)
JP (1) JP4095066B2 (zh)
KR (1) KR100773997B1 (zh)
CN (1) CN1692499A (zh)
AU (1) AU2003298891A1 (zh)
DE (1) DE10392313B4 (zh)
TW (1) TWI249246B (zh)
WO (1) WO2004051707A2 (zh)

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1034730C (zh) * 1992-09-29 1997-04-30 南京师范大学 盐藻的收集与β-胡萝卜素的提取方法
JPH07231959A (ja) * 1994-02-23 1995-09-05 Torai Toentei One Kk スタンド付きゴルフバッグ
US7601441B2 (en) 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
US6814801B2 (en) * 2002-06-24 2004-11-09 Cree, Inc. Method for producing semi-insulating resistivity in high purity silicon carbide crystals
US20070063185A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Semiconductor device including a front side strained superlattice layer and a back side stress layer
US20070063186A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Method for making a semiconductor device including a front side strained superlattice layer and a back side stress layer
TWI252599B (en) * 2004-04-27 2006-04-01 Showa Denko Kk N-type group III nitride semiconductor layered structure
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
EP1794813B1 (en) * 2004-08-26 2015-05-20 LG Innotek Co., Ltd. Nitride semiconductor light emitting device and fabrication method thereof
KR100670531B1 (ko) 2004-08-26 2007-01-16 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
FR2875338B1 (fr) * 2004-09-13 2007-01-05 Picogiga Internat Soc Par Acti Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul
FR2875337A1 (fr) * 2004-09-13 2006-03-17 Picogiga Internat Soc Par Acti Structures hemt piezoelectriques a desordre d'alliage nul
CN100356595C (zh) * 2004-09-27 2007-12-19 晶元光电股份有限公司 Ⅲ族氮化物半导体元件及其制造方法
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US20060175681A1 (en) * 2005-02-08 2006-08-10 Jing Li Method to grow III-nitride materials using no buffer layer
DE102005010821B4 (de) * 2005-03-07 2007-01-25 Technische Universität Berlin Verfahren zum Herstellen eines Bauelements
JP4563230B2 (ja) * 2005-03-28 2010-10-13 昭和電工株式会社 ＡｌＧａＮ基板の製造方法
US8674405B1 (en) * 2005-04-13 2014-03-18 Element Six Technologies Us Corporation Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
WO2006113539A2 (en) * 2005-04-13 2006-10-26 Group4 Labs, Llc Semiconductor devices having gallium nitride epilayers on diamond substrates
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
KR100661602B1 (ko) * 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR20070062686A (ko) * 2005-12-13 2007-06-18 엘지이노텍 주식회사 질화물 반도체 발광 소자 및 제조 방법
JP4897285B2 (ja) * 2005-12-14 2012-03-14 国立大学法人徳島大学 半導体装置用基材およびその製造方法
EP1842940A1 (en) * 2006-04-06 2007-10-10 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a group III nitride material on a silicon substrate
KR100691635B1 (ko) * 2006-06-13 2007-03-12 삼성전기주식회사 3족 질화물 반도체 성장용 기판 및 이를 이용한 수직구조ｌｅｄ 소자 및 3족 질화물 반도체 성장용 기판의 제조방법
US8513643B2 (en) 2006-09-06 2013-08-20 Palo Alto Research Center Incorporated Mixed alloy defect redirection region and devices including same
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
JP5309451B2 (ja) * 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
US20080314311A1 (en) * 2007-06-24 2008-12-25 Burrows Brian H Hvpe showerhead design
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
DE102008030584A1 (de) 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
US8044409B2 (en) 2008-08-11 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. III-nitride based semiconductor structure with multiple conductive tunneling layer
GB2467911B (en) * 2009-02-16 2013-06-05 Rfmd Uk Ltd A semiconductor structure and a method of manufacture thereof
JP5133927B2 (ja) * 2009-03-26 2013-01-30 コバレントマテリアル株式会社 化合物半導体基板
JP2010263189A (ja) * 2009-04-07 2010-11-18 Sharp Corp 窒化物半導体発光ダイオード
US8568529B2 (en) 2009-04-10 2013-10-29 Applied Materials, Inc. HVPE chamber hardware
US8183132B2 (en) * 2009-04-10 2012-05-22 Applied Materials, Inc. Methods for fabricating group III nitride structures with a cluster tool
WO2010124261A2 (en) * 2009-04-24 2010-10-28 Applied Materials, Inc. Substrate pretreatment for subsequent high temperature group iii depositions
US20100273291A1 (en) * 2009-04-28 2010-10-28 Applied Materials, Inc. Decontamination of mocvd chamber using nh3 purge after in-situ cleaning
TW201039381A (en) * 2009-04-29 2010-11-01 Applied Materials Inc Method of forming in-situ pre-GaN deposition layer in HVPE
US20110017972A1 (en) 2009-07-22 2011-01-27 Rfmd (Uk) Limited Light emitting structure with integral reverse voltage protection
CN102714162B (zh) * 2009-11-04 2015-04-29 同和电子科技有限公司 第iii族氮化物外延层压基板
KR101105918B1 (ko) * 2009-11-30 2012-01-17 주식회사 엘지실트론 질화물 반도체 소자의 제조방법
US8785305B2 (en) * 2009-12-11 2014-07-22 National Semiconductor Corporation Backside stress compensation for gallium nitride or other nitride-based semiconductor devices
EP2538435B1 (en) * 2010-02-16 2019-09-11 NGK Insulators, Ltd. Epitaxial substrate and method for producing same
CN102822397A (zh) * 2010-03-31 2012-12-12 日本碍子株式会社 外延基板以及外延基板的制造方法
JP5689245B2 (ja) 2010-04-08 2015-03-25 パナソニック株式会社 窒化物半導体素子
US20110256692A1 (en) 2010-04-14 2011-10-20 Applied Materials, Inc. Multiple precursor concentric delivery showerhead
JP5596783B2 (ja) * 2010-04-28 2014-09-24 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
CN102870195A (zh) * 2010-04-28 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法
CN102870196A (zh) * 2010-06-08 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法
JP5614130B2 (ja) * 2010-06-30 2014-10-29 住友電気工業株式会社 半導体装置の製造方法
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
JP5660373B2 (ja) * 2010-10-29 2015-01-28 サンケン電気株式会社 半導体ウエーハ及び半導体素子
JP5707903B2 (ja) * 2010-12-02 2015-04-30 富士通株式会社 化合物半導体装置及びその製造方法
US20120149176A1 (en) * 2010-12-10 2012-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming a iii-v family layer
TWI534291B (zh) 2011-03-18 2016-05-21 應用材料股份有限公司 噴淋頭組件
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
JP5911727B2 (ja) * 2011-05-16 2016-04-27 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
KR101855063B1 (ko) * 2011-06-24 2018-05-04 엘지이노텍 주식회사 발광 소자
US8952395B2 (en) 2011-07-26 2015-02-10 Micron Technology, Inc. Wafer-level solid state transducer packaging transducers including separators and associated systems and methods
KR20130014861A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
KR101853640B1 (ko) * 2011-08-24 2018-06-20 엘지이노텍 주식회사 반도체 소자
US8497146B2 (en) 2011-08-25 2013-07-30 Micron Technology, Inc. Vertical solid-state transducers having backside terminals and associated systems and methods
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
CN105633234A (zh) * 2012-03-15 2016-06-01 安徽三安光电有限公司 氮化镓基半导体生长衬底及其制作方法
JP6100047B2 (ja) * 2012-03-26 2017-03-22 株式会社アルバック 窒化ガリウム膜の形成方法、及び、窒化ガリウム膜の形成装置
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
CN102664188B (zh) * 2012-05-10 2014-07-23 电子科技大学 一种具有复合缓冲层的氮化镓基高电子迁移率晶体管
KR20130137773A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 반도체 소자
KR20130139707A (ko) * 2012-06-13 2013-12-23 삼성전자주식회사 반도체 소자 및 이에 사용되는 초격자층
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US8946773B2 (en) 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
WO2014035794A1 (en) 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
KR102002898B1 (ko) * 2012-09-04 2019-07-23 삼성전자 주식회사 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
JP6090899B2 (ja) * 2012-09-06 2017-03-08 パナソニック株式会社 エピタキシャルウェハの製造方法
JP6120204B2 (ja) * 2012-09-06 2017-04-26 パナソニック株式会社 エピタキシャルウェハ及びその製造方法、紫外発光デバイス
US9583574B2 (en) * 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US8981382B2 (en) * 2013-03-06 2015-03-17 Iqe Rf, Llc Semiconductor structure including buffer with strain compensation layers
KR20140133085A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자 및 그의 제조 방법
AT521082A3 (de) * 2013-07-30 2020-01-15 Sumitomo Chemical Co Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
US9847448B2 (en) * 2013-09-27 2017-12-19 Intel Corporation Forming LED structures on silicon fins
KR102137743B1 (ko) * 2013-10-07 2020-07-24 엘지이노텍 주식회사 반도체 소자
KR102098250B1 (ko) 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
KR102182016B1 (ko) * 2013-12-02 2020-11-23 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
CN104393130B (zh) * 2014-12-15 2017-04-12 聚灿光电科技股份有限公司 一种GaN基LED外延结构及其制备方法
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10109736B2 (en) * 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
TWI566430B (zh) 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
KR102355604B1 (ko) * 2015-07-03 2022-01-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 라이트 유닛
US11289593B2 (en) * 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
FR3041470B1 (fr) * 2015-09-17 2017-11-17 Commissariat Energie Atomique Structure semi-conductrice a tenue en tension amelioree
US9806183B2 (en) * 2015-11-30 2017-10-31 Veeco Instruments, Inc. Stress control on thin silicon substrates
EP3444841B1 (en) * 2016-04-15 2020-04-08 LG Innotek Co., Ltd. Light-emitting device
JP7059257B2 (ja) * 2016-08-23 2022-04-25 クロミス，インコーポレイテッド 加工基板と統合された電子パワーデバイス
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
US10720520B2 (en) * 2017-06-21 2020-07-21 Infineon Technologies Austria Ag Method of controlling wafer bow in a type III-V semiconductor device
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
JP6512669B2 (ja) * 2017-10-19 2019-05-15 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
EP3503163A1 (en) 2017-12-21 2019-06-26 EpiGan NV A method for forming a silicon carbide film onto a silicon substrate
US10516076B2 (en) * 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
KR20210045835A (ko) 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
CN112750904B (zh) 2019-10-30 2024-01-02 联华电子股份有限公司 具有应力松弛层的半导体元件
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
CN113658853B (zh) * 2021-08-16 2024-07-02 上海新微半导体有限公司 基于Al离子注入的GaN异质外延缓冲层的制作方法
CN114883405A (zh) * 2022-05-30 2022-08-09 湖南三安半导体有限责任公司 半导体外延结构、半导体器件及其制备方法
CN117293174A (zh) * 2022-06-16 2023-12-26 华为技术有限公司 射频半导体器件、电子设备及射频半导体器件的制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51126761A (en) * 1975-04-25 1976-11-05 Sony Corp Schottky barrier type semi-conductor unit
US5027166A (en) 1987-12-04 1991-06-25 Sanken Electric Co., Ltd. High voltage, high speed Schottky semiconductor device and method of fabrication
CA2008176A1 (en) 1989-01-25 1990-07-25 John W. Palmour Silicon carbide schottky diode and method of making same
JP2837700B2 (ja) * 1989-08-23 1998-12-16 ティーディーケイ株式会社 ダイヤモンド様薄膜を形成する方法
JPH04302172A (ja) 1991-03-29 1992-10-26 Kobe Steel Ltd ダイヤモンドショットキーダイオード
CA2120610C (en) 1992-08-07 1999-03-02 Hideaki Imai Nitride based semiconductor device and manufacture thereof
US5622877A (en) 1993-03-02 1997-04-22 Ramot University Authority For Applied Research & Industrial Development Ltd. Method for making high-voltage high-speed gallium arsenide power Schottky diode
EP0952617B1 (en) 1993-04-28 2004-07-28 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
DE19715572A1 (de) * 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
US5956578A (en) 1997-04-23 1999-09-21 Motorola, Inc. Method of fabricating vertical FET with Schottky diode
TW420835B (en) 1997-06-16 2001-02-01 Matsushita Electric Ind Co Ltd Semiconductor manufacture method and manufacturing device therefor
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
TW449937B (en) * 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
JP4412827B2 (ja) 1999-08-20 2010-02-10 シャープ株式会社 窒化物半導体厚膜基板
FR2803103B1 (fr) 1999-12-24 2003-08-29 St Microelectronics Sa Diode schottky sur substrat de carbure de silicium
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
TW488088B (en) * 2001-01-19 2002-05-21 South Epitaxy Corp Light emitting diode structure
US6437374B1 (en) 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
JP2002335009A (ja) * 2001-05-08 2002-11-22 Stanley Electric Co Ltd 半導体装置の製造方法
US20030015708A1 (en) 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
JP4064085B2 (ja) 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
JP2004014716A (ja) * 2002-06-05 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
US7825006B2 (en) * 2004-05-06 2010-11-02 Cree, Inc. Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method
US7332365B2 (en) * 2004-05-18 2008-02-19 Cree, Inc. Method for fabricating group-III nitride devices and devices fabricated using method
US20070045638A1 (en) * 2005-08-24 2007-03-01 Lumileds Lighting U.S., Llc III-nitride light emitting device with double heterostructure light emitting region

Also Published As

Publication number Publication date
AU2003298891A8 (en) 2004-06-23
EP1568083A2 (en) 2005-08-31
JP4095066B2 (ja) 2008-06-04
TW200428652A (en) 2004-12-16
AU2003298891A1 (en) 2004-06-23
US20040119063A1 (en) 2004-06-24
US7115896B2 (en) 2006-10-03
US20060154455A1 (en) 2006-07-13
EP1568083A4 (en) 2010-07-14
JP2005527988A (ja) 2005-09-15
DE10392313T5 (de) 2005-10-06
WO2004051707A2 (en) 2004-06-17
KR100773997B1 (ko) 2007-11-08
KR20050084774A (ko) 2005-08-29
CN1692499A (zh) 2005-11-02
DE10392313B4 (de) 2014-07-10
WO2004051707A3 (en) 2005-02-17

Similar Documents

Publication Publication Date Title
TWI249246B (en) Gallium nitride-based devices and manufacturing process
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US8790999B2 (en) Method for manufacturing nitride semiconductor crystal layer
US20160042946A1 (en) Buffer layer structures suited for iii-nitride devices with foreign substrates
US6773946B2 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
US8519414B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
JP2004524250A (ja) 窒化ガリウム材料および方法
US20140252366A1 (en) Semiconductor Structure Including Buffer With Strain Compensation Layers
JP2010521065A (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
KR20160070743A (ko) n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스
US8884268B2 (en) Diffusion barrier layer for group III nitride on silicon substrate
US20150349064A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
KR101274211B1 (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
WO1999059195A1 (en) Crystal growth method for group-iii nitride and related compound semiconductors
US7508010B2 (en) Boron phoshide-based compound semiconductor device, production method thereof and light-emitting diode
JP3895266B2 (ja) リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
CN101026203A (zh) 半导体纳米结构及其制作方法
TW511143B (en) Method for forming GaN/AlN superlattice structure
JP2004153168A (ja) ｐ形リン化硼素半導体層の製造方法、化合物半導体素子及び発光ダイオード
TW201324842A (zh) 於鑽石基板上形成磊晶層結構及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees