CN102870195A - 外延基板以及外延基板的制造方法 - Google Patents

外延基板以及外延基板的制造方法 Download PDF

Info

Publication number
CN102870195A
CN102870195A CN2011800208019A CN201180020801A CN102870195A CN 102870195 A CN102870195 A CN 102870195A CN 2011800208019 A CN2011800208019 A CN 2011800208019A CN 201180020801 A CN201180020801 A CN 201180020801A CN 102870195 A CN102870195 A CN 102870195A
Authority
CN
China
Prior art keywords
layer
basalis
component
substrate
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800208019A
Other languages
English (en)
Inventor
三好实人
角谷茂名
市村干也
前原宗太
田中光浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN102870195A publication Critical patent/CN102870195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种将硅基板作为基底基板，无裂纹且耐电压性优良的外延基板。该外延基板，在作为（111）取向的单晶硅基板上，以使（0001）结晶面与基底基板的基板面大致平行的方式形成III族氮化物层组，其中所述外延基板包括：缓冲层，具有交替层叠由AlN构成的第一组分层和由AlxGa1-xN（0≦x＜1）构成的第二组分层而成的组分调制层，结晶层，形成在缓冲层上；将第一组分层和第二组分层的层叠数分别设为n（n为2以上的自然数），并将从基底基板侧的第i个第二组分层的x的值设为x（i）时，使其x（1）≧x（2）≧···≧x（n-1）≧x（n），并且x（1）＞x（n）的方式形成，从而具有越远离基底基板越变大压缩应变。

Description

外延基板以及外延基板的制造方法
本发明涉及一种半导体元件用外延基板，尤其涉及一种使用III族氮化物而构成的外延基板。
背景技术
氮化物半导体由于具有直接迁移型的宽带隙（band gap）、高绝缘击穿电场和高饱和电子速度，因此作为LED或LD等发光器件，或HEMT（High Electron Mobility Transistor）等高频率/大功率的电子器件用半导体材料而受到关注。例如，将由AlGaN构成的阻挡层和由GaN构成的沟道层层叠而成的HEMT（高电子迁移率晶体管）元件是利用以下特征的元件：根据氮化物材料特有的强极化效应（自发极化效应和压电极化效应）在层叠界面（异质界面）生成高浓度二维电子气（2DEG）（例如，参照非专利文献1）。
作为在HEMT元件用外延基板中采用的基底基板，有时使用如SiC这样的组分与III族氮化物不同的单晶（异种单晶）。此时，通常应变超晶格层或低温生长缓冲层等缓冲层作为初始生长层在基底基板上形成。由此，在基底基板上外延形成阻挡层、沟道层、以及缓冲层，成为使用了由异种单晶构成的基底基板的HEMT元件用基板的最基本的构成方式。除此之外，为了促进对二维电子气的空间上的封闭性，有时还在阻挡层和沟道层之间设置厚度为1nm左右的隔离层。隔离层由例如AlN等构成。进而，为了控制HEMT元件用基板的最表面的能级和改善与电极的接触特性，有时还在阻挡层之上形成例如由n型GaN层或超晶格层构成的保护层。
对HEMT元件和HEMT元件用基板而言，存在功率密度增大、高效率化等与性能提高相关的课题、常闭动作化等与功能性增强相关的课题、高可靠性和低成本化这些基本课题等各种课题，并针对每个课题做了不懈的努力。
另一方面，为了实现外延基板的低成本化，进而实现硅系电路器件之间的集成化等，进行了如下研究和开发，即，在制作如上述这样的氮化物器件时将单晶硅用作基底基板（例如，参照专利文献1至专利文献3，以及非专利文献2）。在作为HEMT元件用外延基板的基底基板选择了如硅这样的导电型的材料的情形下，从基底基板的背面赋予场板（field plate）效果，因此可设计能够实现高耐电压和高速开关的HEMT元件。
另外，为了将HEMT元件用外延基板做成高耐电压结构，已经公知增加沟道层和阻挡层的总膜厚或提高两层的绝缘击穿强度是有效的（例如，参照非专利文献2）。
另外，还公知有如下的半导体器件的制造方法：在Si基底基板上形成由AlN构成的夹层，接着，以交替但整体产生凸弯曲的方式形成由GaN构成的第一半导体层和由AlN构成的第二半导体层，并在之后降温时使这些层收缩，其结果，消除基板整体的弯曲（例如，参照专利文献4）。
然而，与使用蓝宝石基板或SiC基板的情形相比较，已知由于如下原因在硅基板上形成优质的氮化物膜是非常困难的。
首先，在硅和氮化物材料中，在晶格常数的值上存在很大差异。这成为在硅基板和生长膜的界面上发生失配位错（misfit dislocation），或在从核形成到生长的时机中促进三维生长模式的主要原因。换言之，成为阻碍形成位错密度小且表面平坦的良好的氮化物外延膜的主要原因。
另外，与硅相比，氮化物材料的热膨胀系数的值大，因此在硅基板上以高温使氮化物膜外延生长后，在使温度降低至室温附近的过程中，在氮化物膜内拉伸应力起作用。其结果，在膜表面上容易产生裂纹，并且基板容易产生较大弯曲。
除此之外，还已知在气相生长中的作为氮化物材料的原料气体的三甲基镓（TMG：Trimethyl gallium）容易形成硅和液相化合物，而成为妨碍外延生长的主要原因。
在使用专利文献1至专利文献3以及非专利文献1中所公开的现有技术的情形下，能够使GaN膜在硅基板上外延生长。然而，所得到的GaN膜的结晶质量决不比将SiC或蓝宝石用作基底基板的情形好。因此，在使用现有技术来制作例如HEMT这样的电子器件的情形下，存在电子迁移率低、断开时产生漏电流或耐压降低这样的问题。
另外，在专利文献4中所公开的方法中，由于特意在器件制作的途中产生较大的凸弯曲，所以因层形成条件的不同，有可能会在器件制作途中产生裂纹。
现有技术文献
专利文献
专利文献1:特开平10-163528号公报
专利文献2:特开2004-349387号公报
专利文献3:特开2005-350321号公报
专利文献4:特开2009-289956号公报
非专利文献
非专利文献1:"Highly Reliable 250W GaN High ElectronMobility Transistor Power Amplifier"Toshihide Kikkawa,Jpn.J.Appl.Phys.44,(2005),4896.
非专利文献2:"High power AlGaN/GaN HFET with a highbreakdown voltage of over 1.8kV on 4 inch Si substrates and thesuppression of current collapse",Nariaki Ikeda,Syuusuke Kaya,Jiang Li,Yoshihiro Sato,Sadahiro Kato,Seikoh Yoshida,Proceedings of the 20thInternational Symposium on Power Semiconductor Devices&IC's May18-22,2008Orlando,FL",pp.287-290
发明内容
本发明是鉴于上述问题而提出的，其目的在于，提供一种将硅基板作为基底基板，无裂纹且耐电压性优良的外延基板。
为解决上述问题，本发明的第一方案的外延基板，在作为（111）取向的单晶硅的基底基板之上，以使（0001）结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，其特征在于，所述外延基板包括：缓冲层，其具有交替层叠由AlN构成的第一组分层和由组分为AlxGa1-xN（0≦x＜1）的III族氮化物构成的第二组分层而形成的组分调制层，结晶层，其形成在所述缓冲层上；所述组分调制层以如下方式形成：将所述第一组分层和所述第二组分层的层叠数分别设为n（n为2以上的自然数），并将从所述基底基板侧开始的第i个所述第二组分层的x的值设为x（i）时，通过以x（1）≧x（2）≧···≧x（n-1）≧x（n），并且x（1）＞x（n）的方式形成，从而所述组分调制层中越远离所述基底基板的所述第一组分层和所述第二组分层具有越大的压缩应变。
在本发明的第二方案中，第一方案所述的外延基板的基础上，其各所述第二组分层相对于所述第一组分层形成共格状态。
在本发明的第三方案中，在第一方案或第二方案所述的外延基板的基础上，所述外延基板还包括：第一基底层，其在所述基底基板上形成且由AlN构成，第二基底层，其在所述第一基底层上形成且由AlpGa1-pN（0≦p＜1）构成；所述第一基底层是柱状或者粒状的结晶或畴中的至少一种构成的多结晶含有缺陷层；所述第一基底层和所述第二基底层的界面为三维凹凸面；在所述第二基底层的正上方形成有所述缓冲层。
在本发明的第四方案是，是半导体元件用外延基板的制造方法，所述半导体元件用外延基板是通过在作为（111）取向的单晶硅的基底基板上，形成使（0001）结晶面与所述基底基板的基板面大致平行的III族氮化物层组来构成，其中，所述外延基板的制造方法包括：形成缓冲层的缓冲层形成工序，结晶层形成工序，在所述缓冲层的上方形成由III族氮化物构成的结晶层；所述缓冲层形成工序包括组分调制层形成工序，其通过交替层叠由AlN构成的第一组分层和由组分为AlxGa1-xN（0≦x＜1）的III族氮化物构成的第二组分层而形成的组分调制层，在所述组分调制层形成工序中，将所述第一组分层和所述第二组分层的层叠数分别设为n（n为2以上的自然数），并将从所述基底基板侧开始第i个第二组分层的x的值设为x（i）时，以使x（1）≧x（2）≧···≧x（n-1）≧x（n），并且x（1）＞x（n），并且，以各所述第二组分层相对于所述第一组分层形成共格状态的方式，形成所述组分调制层。
在本发明的第五方案中，在所述第四方案的外延基板的制造方法的基础上，所述外延基板的制造方法包括：第一基底层形成工序，在所述基底基板上形成由AlN构成的第一基底层，第二基底层形成工序，在所述第一基底层上形成由AlpGa1-pN（0≦p＜1）构成的第二基底层；在所述第一基底层形成工序中，将所述第一基底层形成为多结晶含有缺陷层，该多结晶含有缺陷层由柱状或者粒状的结晶或畴体中的至少一种构成，并且表面为三维凹凸面；所述第一基底层和所述第二基底层的界面是三维凹凸面；在所述第二基底层的正上方形成所述缓冲层。
根据本发明的第一至第五方案，由于缓冲层中存在压缩应变，因此因硅和III族氮化物之间的热膨胀系数差产生的拉伸应力通过该压缩应变抵消。由此，即使在将硅基板用作基底基板的情形下，也能够得到无裂纹、弯曲小且结晶质量优良，且耐电压性优良的外延基板。
尤其是，根据第三方案和第五方案，由于在低位错并且表面平坦性优良的基底层上设置缓冲层，所以缓冲层和结晶层等具有良好的结晶质量。另一方面，由于抑制了在第二基底层中的应变能量的积累，因此由在缓冲层含有的压缩应变而产生的拉伸应力的抵消效果不会因在基底层积累应变能量而受到阻碍。
附图说明
图1是示意性地表示本发明实施方式的外延基板10的结构的示意剖视图。
图2是表示在组分调制层3中在第一组分层31上形成第二组分层32时的结晶晶格情况的模型图。
图3是例示实施例的主要试料的Al摩尔分数的变化情况的图。
具体实施方式
＜外延基板的概略结构＞
图1是示意性地表示本发明实施方式的外延基板10的结构示意剖视图。外延基板10主要具备：基底基板1、基底层2、具有组分调制层3和末端层4的缓冲层5、以及功能层6。此外，以下将在基底基板1之上形成的各层总称为外延膜。另外，为了便于说明，有时也将III族元素中的Al的存在比率称为Al摩尔分数。
基底基板1是具有p型导电型的（111）面的单晶硅晶片。对基底基板1的厚度没有特别的限制，但为了便于处理，最好使用具有数百μm到数mm的厚度的基底基板1。
基底层2、组分调制层3、末端层4、功能层6分别是通过外延生长方法以（0001）结晶面与基底基板1的基板面大致平行的方式形成有纤锌矿型的III族氮化物的层。通过有机金属化学气相生长法（MOCVD法：metal-organic chemical vapor deposition）来形成这些层是优选的一个例子。
基底层2是为了在其上能够以良好的结晶质量形成上述各层而设置的层。具体地说，基底层2被设置为，至少在其表面附近（在与组分调制层3之间的界面附近），适当降低位错密度并具有良好的结晶质量。由此，在组分调制层3乃至在其之上形成的各层，也得到良好的结晶质量。
在本实施方式中，为了达到所述目的，如下所示，基底层2包括第一基底层2a和第二基底层2b。
第一基底层2a是由AlN构成的层。第一基底层2a是由与基底基板1的基板面大致垂直的方向（成膜方向）上生长的多个微细柱状结晶等（柱状结晶，粒状结晶，柱状畴（domain）或粒状畴中的至少一种）构成的层。换句话说，第一基底层2a是结晶性差的含有多缺陷层，在外延基板10的层叠方向上呈单轴取向，但含有沿层叠方向的多个晶界或位错。此外，在本实施方式中，为了便于说明，有时也包括畴晶界或位错在内统称为晶界。第一基底层2a中的晶界的间隔最大也就数十nm左右。
具有所述结构的第一基底层2a以如下方式形成：（0002）面的X射线摇摆曲线半辐值在0.5度以上且1.1度以下，（10-10）面的X射线摇摆曲线半辐值在0.8度以上且1.1度以下，其中，该（0002）面的X射线摇摆曲线半辐值成为关于c轴倾斜成分的镶嵌性（mosaicity）的大小或螺旋位错的多少的指标，并且，该（10-10）面的X射线摇摆曲线半辐值成为关于将c轴作为旋转轴的结晶的旋转成分的镶嵌性的大小或刃型位错的多少的指标。
另一方面，第二基底层2b是在第一基底层2a上形成且由AlpGa1-pN（0≦p＜1）组分的III族氮化物构成的层。
另外，第一基底层2a和第二基底层2b的界面I1（第一基底层2a的表面）为反映了构成第一基底层2a的柱状结晶等外形形状的三维凹凸面。例如，在外延基板10的HAADF（高角散射电子）像中能明确确定界面I1具有这种形状。此外，HAADF像是通过扫描透射电子显微镜（STEM：scanning transmission electron microscopy）得到的被高角度非弹性散射的电子的累积强度的映射像。在HAADF像中，观察到像强度与原子序数的平方成比例，越是存在原子序数大的原子的部分就越明亮（白），因此观察到含有Ga的第二基底层2b相对较明亮，不含Ga的第一基底层2a相对较暗。由此，容易识别出两者的界面I1呈三维凹凸面。
此外，在图1的示意剖面中，示出第一基底层2a的凸部2c为大致呈等间隔，但这只不过是为了便于图示，在实际上凸部2c未必呈等间隔。优选为第一基底层2a形成为，凸部2c的密度在5×109/cm2以上且5×1010/cm2以下，凸部2c的平均间隔在45nm以上且140nm以下。在满足这些范围的情况下，可以形成结晶质量特别优良的功能层6。此外，在本实施方式中，第一基底层2a的凸部2c是指在表面（界面I1）中向上凸的部分的大致顶点位置。此外，通过本发明发明者的实验以及观察的结果，确认形成凸部2c的侧壁的是AlN的（10-11）面或（10-12）面。
要在第一基底层2a的表面形成满足上述密度平均平间隔的凸部2c，优选以平均膜厚在40nm以上且200nm以下的方式形成第一基底层2a。在平均膜厚小于40nm的情况下，难以形成如上所述那样的凸部2c并难以实现AlN完全覆盖基板表面的状态。另一方面，若使平均膜厚大于200nm，则由于开始进行AlN表面的平坦化，导致难以形成如上所述那样的凸部2c。
此外，虽然第一基底层2a的形成能在规定的外延生长条件下实现，但由AlN形成第一基底层2a在如下两点是优选的，第一点是不含有形成硅和液相化合物的Ga，第二点是由于横向生长比较难以进行，所以界面I1容易形成为三维凹凸面。
在外延基板10中，以上述方式在基底基板1和第二基底层2b之间设置作为内在晶界的含有多缺陷层的第一基底层2a，由此缓和了基底基板1和第二基底层2b之间的晶格失配，并抑制由所述晶格失配引起的应变能量的积累。关于上述的第一基底层2a的（0002）面和（10-10）面的X射线摇摆曲线半辐值范围，确定为适当抑制由该晶界引起的应变能量的积累的范围。
但是，由于所述第一基底层2a的存在，以第一基底层2a的柱状结晶等的晶界为起点的非常多的位错向第二基底层2b传播。在本实施方式中，通过将第一基底层2a和第二基底层2b之间的界面I1如上所述那样形成为三维凹凸面，从而能够有效降低所述位错。
通过将第一基底层2a和第二基底层2b的界面I1形成为三维凹凸面，从而在第一基底层2a上发生的大部分位错在从第一基底层2a向第二基底层2b传播（贯通）时，在界面I1弯曲，并在第二基底层2b内部合体消失。其结果，在以第一基底层2a为起点的位错中的贯通第二基底层2b的位错为极少一部分。
另外，第二基底层2b最好以如下方式形成：在其生长初期沿着第一基底层2a的表面形状（界面I1的形状）形成，但随着生长的进行，其表面逐渐被平坦化，最终具有10nm以下的表面粗糙度。此外，在本实施方式中，表面粗糙度用通过AFM（原子力显微镜）测得的针对5μm×5μm区域的平均粗糙度ra来表示。顺便说一下，在使第二基底层2b的表面平坦性良好方面，用横向生长比较容易进行且至少含有Ga组分的III族氮化物来形成第二基底层2b是优选的。
另外，第二基底层2b的平均厚度优选在40nm以上。这是因为，在第二基底层2b的平均厚度形成为小于40nm的情形下，产生如下等问题：由第一基底层2a引起的凹凸不能完全被平坦化，或无法使由传播至第二基底层2b的位错的相互合体引起的消失充分发生。此外，以平均厚度在40nm以上的方式形成时，由于能有效降低位错密度并使表面平坦化，因此对第二基底层2b厚度的上限在技术上没有特殊限制，但从生产性的观点考虑，优选以数μm以下左右的厚度形成。
如上所述，第二基底层2b的表面呈低位错且具有优良的平坦性，所以在其上形成的各层具有良好的结晶质量。
组分调制层3是通过交替层叠由AlN构成的第一组分层31和由AlxGa1-xN（0≦x＜1）组分的III族氮化物构成的第二组分层32而形成的部位。此外，在本实施方式中，将从基底基板1侧开始第i个第一组分层31标记为“31＜i＞”，将从基底基板1侧开始的第i个第二组分层32标记为“32＜i＞”。
但是，第二组分层32以如下方式形成：，第一组分层31和第二组分层32的层数分别为n（n为2以上的自然数），将与从基底基板1侧开始的第i层的第二组分层32＜i＞相应的第二组分层32的Al摩尔分率x作设为x（i）时，
x（1）≧x（2）≧···≧x（n-1）≧x（n）··（式1）
并且，
x（1）＞x（n）··（式2）。
即，组分调制层3以如下方式构成：第二组分层32＜n＞的Al摩尔分数小于第二组分层32＜1＞的Al摩尔分数，且在至少一部分中第二组分层32的Al摩尔分数x随着远离基底基板1而阶梯性地减小。更优选为，x（1）≧0.8且x（n）≦0.2。
典型地，越是从基底基板1远离的第二组分层32具有更小的Al摩尔分率的方式（即，Ga里奇张量的方式）形成组分调制层3，由此满足式1和式2。因此，在本实施方式中，以下包括存在具有相同Al摩尔分数x的第二组分层32＜i-1＞和第二组分层32＜i＞的情形在内，看作以越是远离基底基板1的第二组分层32，其Al摩尔分数越小的方式形成。另外，这种第二组分层32的形成方式也可称为对第二组分层32赋予组分梯度。
此外，第一组分层31由AlN组分的III族氮化物构成且第二组分层32由AlxGa1-xN组分的III族氮化物构成，由此使第一组分层31和第二组分层32满足如下关系：与构成前者的III族氮化物（AlN）相比，构成后者的III族氮化物AlxGa1-xN在无应变状态（块状态）下的面内晶格常数（晶格长度）更大。
此外，在组分调制层3中，第二组分层32相对于第一组分层31形成共格状态（coherent state）。
各第一组分层31优选以3nm-20nm左右的厚度形成。典型的是5nm-10nm。另一方面，第二组分层32优选以10nm-25nm左右的厚度形成。典型的是15nm-35nm。另外，n的值是40-100左右。
末端层4是以与组分调制层3的第一组分层31相同的组分和厚度形成的层。即，也可以说末端层4实质上是组分调制层3的一部分（第n＋1层的第一组分层31＜n＋1＞）。在下面只要没有特别声明，便认为组分调制层3包括末端层4。因此，也可以说，在将由AlN构成的层（第一组分层31和末端层4）作为第一层叠单位，将第二组分层32作为第二层叠单位的情形下，缓冲层5具有如下结构：在使最下部和最上部由第一层叠单位构成的情况下，重复交替层叠第一层叠单位和第二层叠单位。
功能层6是在缓冲层5上形成且由III族氮化物形成的至少一个的层，并且是在通过在外延基板10上进一步形成规定的半导体层和电极等来构成半导体元件的情形下，发现规定的功能的层。所以，功能层6由具有与该功能相应的组分以及厚度的一个或多个层形成。在图1中，例示了功能层6由一个层构成的情形，但是功能层6的结构不限于此。
例如，若将由高电阻的GaN构成的数μm厚的沟道层与由AlGaN或InAlN等构成的数十nm厚的阻挡层层叠作为功能层6，则得到HEMT元件用的外延基板10。即，通过在阻挡层之上形成省略图示的栅极电极、源极电极以及漏极电极，得到HEMT元件。要形成这些电极，可应用光刻法工艺等公知的技术。另外，在所述情形下，也可以在沟道层和阻挡层之间设置由AlN构成的1nm左右的厚度的隔离层。
或者，形成一个III族氮化物层（例如GaN层），并在其上形成省略图示的阳极和阴极，来作为功能层6，从而实现同心圆型肖特基势垒二极管。要形成这些电极，也可应用光刻法工艺等公知的技术。
＜外延基板的制造方法＞
接着，以使用MOCVD法的情形为例，对制造外延基板10的方法进行概述。
首先，作为基底基板1准备（111）面的单晶硅晶片，并通过稀氢氟酸清洗来除去自然氧化膜，之后，实施SPM(Sulfuric-peroxide mix：硫酸双氧水）清洗，在晶片表面上形成厚度为数左右的氧化膜。将基底基板放置在MOCVD装置的反应器内。
然后，在规定的加热条件和气体环境下形成各层。首先，由AlN构成的第一基底层2a能够以如下方式形成：在将基板温度保持在800℃以上、1200℃以下的规定的初始层形成温度，并使反应器内压力处于0.1kPa-30kPa左右的状态下，将作为铝原料的TMA（trimethylaluminum：三甲基铝）鼓泡气体和NH3气体以适当的摩尔流量比导入反应器内，并且使成膜速度在20nm/min以上，目标膜厚在200nm以下。
第二基底层2b的形成以如下方式实现：在形成第一基底层2a后，在将基板温度保持在800℃以上、1200℃以下的规定的第二基底层形成温度，并使反应器内压力处于0.1kPa-100kPa的状态下，将作为镓原料的TMG（trimethylgallium：三甲基镓）鼓泡气体、TMA鼓泡气体以及NH3气体以与要制作的第二基底层2b的组分相应的规定的流量比导入反应器内，使NH3、TMA以及TMG发生反应。
构成缓冲层4的各层，即，构成组分调制层3的第一组分层31以及第二组分层32、末端层4的形成以如下方式实现：紧接着第二基底层2b的形成，在将基板温度保持在800℃以上、1200℃以下的与各层相应的规定的形成温度，并使反应器内压力保持在0.1kPa-100kPa的与各层相应的规定的值的状态下，将NH3气体和III族氮化物原料气体（TMA、TMG的鼓泡气体）以与在各层要实现的组分相应的流量比导入反应器内。此时，通过在与设定膜厚相应的时机切换流量比，使各层连续且形成为所希望的膜厚。
功能层6的形成以如下方式实现：在形成缓冲层5后，在将基板温度保持在800℃以上、1200℃以下的规定的功能层形成温度，并使反应器内压力处于0.1kPa-100kPa的状态下，将TMI鼓泡气体、TMA鼓泡气体和TMG鼓泡气体中的至少一个和NH3气体以与要制作的功能层6的组分相应的流量比导入反应器内，使NH3与TMI、TMA以及TMG中的至少一个发生反应。
在形成功能层6后，使外延基板10在反应器内降温至常温。之后，将从反应器中取出的外延基板10适当用于后级的处理（电极层的图案成形等）。
＜缓冲层的作用效果＞
本实施方式也同样，一般地，在要使由III族氮化物构成的结晶层以规定的形成温度在单晶硅晶片之上外延生长来得到外延基板的情形下，III族氮化物与硅相比热膨胀系数更大（例如，硅：3.4×10-6/K、GaN：5.5×10-6/K），因此在结晶生长后，在降温至常温的过程中，在结晶层中在面内方向上产生拉伸应力。该拉伸应力成为在外延基板中产生裂纹和弯曲的主要原因。在本实施方式中，为了降低所述拉伸应力来抑制产生裂纹和弯曲，在外延基板10上设置有缓冲层5。更具体地说，通过构成缓冲层5的组分调制层3所发挥的作用效果，抑制在外延基板10中产生裂纹和弯曲。下面，进行详细说明。
图2是表示在组分调制层3中在第一组分层31上形成第二组分层32时的结晶晶格情况的模型图。现在，将构成第二组分层32的AlxGa1-xN的在无应变状态下的面内方向的晶格长度设为a0、实际的晶格长度设为a。在本实施方式中，如图2的（a）、（b）所示，第二单位层32一边相对于第一单位层31的结晶晶格保持匹配一边进行结晶生长。这意味着在结晶生长时，在第二组分层32的面内方向上产生s=a0-a的压缩应变。即，第二组分层32的结晶生长在保持应变能量的状态下进行。
但是，由于随着生长的进行，能量的不稳定性增加，因此为了释放应变能量，而在第二组分层32中逐渐导入失配位错。不久，若达到某临界状态，则在第二组分层32中所保持的应变能量被全部释放。此时，如图2的（c）所示变为a=a0。
但是，若在达到如图2（c）所示的状态之前的、如图2（b）所示状态的a0＞a的状态下完成第二组分层32的形成，则第二组分层32会处于保持应变能量（含有压缩应变）的状态。在本实施方式中，将这种含有应变能量的结晶生长称为在共格状态下的结晶生长。换句话说，只要第二组分层32以比完全释放应变能量的临界膜厚更小的厚度形成，就可以说第二组分层32在第一组分层31处于共格状态。或者，就第二组分层32最上面（正上方的与第一组分层31相接触的面）的晶格长a而言，只要a0＞a成立，第二组分层32相对于第一组分层31就处于共格状态。此外，只要第二组分层32以上述方式含有应变能量，则即使在第二组分层32中局部成为a0=a，也可以说第二组分层32相对于第一组分层31处于共格状态。
由于构成第一组分层31的AlN的面内晶格常数比构成第二组分层32的AlxGa1-xN的面内晶格常数更小，所以即使在保持着该应变能量的第二组分层32上形成第一组分层31，共格状态也被保持，在正下方的第一组分层31中所保持的应变能量不会被释放。而且，若在该第一组分层31上又使第二组分层32生长为共格状态，则在所述第二组分层32中也产生与上述相同的压缩应变。
之后，相同地，若在维持共格状态下的生长的状态下交替进行第一组分层31和第二组分层32的形成，则在各第二组分层32中保持应变能量。而且，在本实施方式中，以满足（式1）和（式2）的方式，即，越是远离基底基板1的第二组分层32＜i＞，其Al摩尔分数x（i）就越小，以这种方式形成组分调制层3。因此，越远离基底基板1，构成第二组分层32的AlxGa1-xN的面内晶格常数和构成夹着该第二组分层32的第一组分层31的AlN的面内晶格常数的差越大，因此越是在上方形成的第二组分层32，其具有更大的压缩应变。因此，可以说组分调制层3是，越是从基底基板1远离而具有越大的压缩应变的方式构成的应变导入层。
该压缩应变向作用于与因热膨胀系数差而产生的拉伸应力正相反的方向，因此具有在降温时抵消该拉伸应力的作用。概略地讲，用与n个第二组分层32的压缩应变大小总和成比例的力来抵消拉伸应力。
此外，虽然第一组分层31介于两个第二组分层32之间，但在其厚度过小的情形下，在第二组分层32中产生的压缩应变变小，反而容易使第一组分层31自身中存在拉伸应力，因此不优选。另一方面，在厚度过大的情形下，第二组分层32自身容易受到拉伸方向的力，因此仍然不优选。上述的3nm-20nm左右的厚度这样的必要条件从不产生缺陷这一点考虑是优选的。
在具备根据如上所述的方式构成的缓冲层5的外延基板10中，设在缓冲层5的组分调制层3具有大的压缩应变，由此实现了拉伸应力适当抵消的状态，该拉伸应力由于硅和III族氮化物之间的热膨胀系数差而产生的。由此，在外延基板10中实现了无裂纹，而且能够将弯曲量抑制在100μm以下。
此外，在使组分调制层3得到充分的压缩应变，从而抵消由热膨胀系数差产生的拉伸应力这一方面上来说，上述第一组分层31和第二组分层32的层叠数的n的值在40-100左右，并且x（1）≧0.8且x（n）≦0.2这一条件是优选的。
即，在本实施方式所述的外延基板10中，设置具有作为应变导入层的组分调制层3的缓冲层5，使缓冲层5具有大的压缩应变，并适当降低由硅和III族氮化物之间的热膨胀系数差在外延基板10产生的拉伸应力。由此，在外延基板10中实现无裂纹且减小了弯曲程度。
此外，缓冲层5形成在第二基底层2b上，该第二基底层2b如上所述那样处于应变能量的积累被抑制的状态，因此拉伸应力的抵消效果不会因累积在第二基底层2b的应变能量而受到阻碍。
另外，重复层叠第一组分层31和第二组分层32能够使外延膜自身的总膜厚增大。一般当使用外延基板10而制作HEMT元件时，其总膜厚越大则该HEMT元件的绝缘击穿电压就越大，因此本实施方式的外延基板10的结构也有助于增大所述绝缘击穿电压。
＜外延基板的高耐电压化＞
本实施方式所述的外延基板10的特征在于，另外，通过包含上述方式的缓冲层5（更具体而言，是组分调制层3）而具有高耐电压性。
在以x（1）≧0.8且x（n）≦0.2的方式形成组分调制层3，并且除了基底基板1的外延膜整体的总膜厚在4.0μm以下的外延基板10中，能实现600V以上的高耐电压。在所述外延基板10中，实现了无裂纹，并且弯曲量被降低至60μm-70μm左右。此外，在本实施方式中，所谓的耐电压是指，在对于外延基板10从0V开始增大电压值的同时施加电压时产生1mA/cm2的漏电流的电压值。
通过适当设定组分调制层3的重复层叠数、外延膜整体的总膜厚以及第二组分层32的总膜厚，也可以得到具有更高耐电压的外延基板10。例如，也可以实现外延膜整体的总膜厚为5μm且耐电压在1000V以上的外延基板，或外延膜整体的总膜厚为7μm且耐电压在1400V以上的外延基板等。
如上所述，根据本实施方式，在基底基板和功能层之间设置包含组分调制层的缓冲层，其中该组分调制层以如下方式形成：交替层叠第一组分层和第二组分层，且使越在上方的第二组分层的Al摩尔分数越小。由此，将容易实现廉价且大口径的硅基板作为基底基板，并且能得到无裂纹且结晶质量优良，并且耐电压性优良的外延基板。另外，所述外延基板为弯曲量被抑制在100μm以下的基板。
＜变形例＞
外延基板10也可以采用在基底基板1和第一基底层2a之间具有未图示的界面层这样的方式。界面层具有数nm左右的厚度，由无定形的SiAluOvNw构成是优选的一个例子。
当基底基板1和第一基底层2a之间具有界面层时，更有效地缓和了基底基板1和第二基底层2b等之间的晶格失配，且进一步提高了在其上形成的各层的结晶质量。即，当具有界面层时，第一基底层2a即AlN层形成为，具有与不具有界面层的情形相同的凹凸形状，且与不具有界面层的情形相比存在的结晶晶界变少。尤其得到改善了在（0002）面的X射线摇摆曲线半辐值的第一基底层2a。这是因为，与直接在基底基板1上形成第一基底层2a的情形相比，在界面层上形成第一基底层2a的情况下，第一基底层2a的AlN的核形成难以进行，结果，与不具有界面层的情形相比，促进了横向生长。此外，界面层的膜厚以不超过5nm的程度形成。当具有这种界面层时，能够将第一基底层2a形成为（0002）面的X射线摇摆曲线半辐值在0.5度以上且0.8度以下的范围内。此时，能形成（0002）面的X射线摇摆曲线半辐值在800sec以下，螺旋位错密度在1×109/cm2以下这样的结晶质量更加优良的功能层6。
此外，界面层的形成以如下方式实现：在硅晶片到达第一基底层形成温度后，并在形成第一基底层2a之前，仅将TMA鼓泡气体导入反应器内，并将晶片置于TMA鼓泡气体环境中。
另外，在形成第一基底层2a时，也可以采用使Si原子和O原子中的至少一种扩散固溶在第一基底层2a中的方式，或使N原子和O原子中的至少一种扩散固溶在基底基板1中的方式。
实施例
作为实施例，制作了缓冲层5的层结构不同的多种外延基板10。实施例的外延基板10的基本结构，具体地说，各层的形成材料以及膜厚在表1中示出。
[表1]
Figure BDA00002304832700151
如表1所示，在本实施例中，就全部延基板10而言，基底基板1、基底层2（第一基底层2a和第二基底层2b）、功能层6都是以相同材料和膜厚形成。此外，功能层6为沟道层和阻挡层的2层结构。
另一方面，第一组分层31和末端层4都由AlN形成，但是膜厚根据试料的不同而不同。在表1中将第一组分层31和末端层4的膜厚用变量A（nm）来表示。相同地，将第二组分层32的膜厚用变量B（nm）来表示。另外，n是第一组分层31和第二组分层32的层数。
在本实施例中，通过使A、B、以及n的值，和组分梯度各不相同，制作了共14种外延基板10（试料No.1-No.14）。
另外，作为比较例制作了8种外延基板10（试料No.15-No.22），其由于使n个第二组分层32的Al摩尔分数全都相同，因此第二组分层32不具有组分梯度。此外，在比较例中，除第二组分层32以外的制作条件均与实施例相同。
将试料的A、B、n的值、从基底基板1侧开始的第i个第二组分层32的Al摩尔分数x（i）的值、组分调制层3的总厚度，以及外延膜的总厚度表示在表2。
[表2]
Figure BDA00002304832700171
各外延基板10的具体制作过程如下。
首先，到形成第二基底层2b为止，对于任一试料都以相同步骤进行。第一步，作为基底基板1准备基板厚度为525μm的具有p型的导电型的4英寸的（111）面单晶硅晶片（以下称为硅晶片）。对所准备的硅晶片利用氢氟酸/纯水=1/10（体积比）组分的稀氢氟酸实施稀氢氟酸清洗和利用硫酸/双氧水=1/1（体积比）组分的清洗液实施SPM清洗，以在晶片表面上形成厚度为数
Figure BDA00002304832700181
的氧化膜，然后将硅晶片放置在MOCVD装置的反应器内。接着，使反应器内处于氢和氮混合环境，使反应器内压力为15kPa，将基板温度加热到第一基底层形成温度即1100℃为止。
若基板温度达到1100℃，则向反应器内导入NH3气体，将基板表面在NH3气体环境中暴露一分钟。
之后，将TMA鼓泡气体以规定的流量比导入反应器内，通过使NH3和TMA反应来形成表面具有三维的凹凸形状的第一基底层2a。此时，第一基底层2a的生长速度（成膜速度）为20nm/min，第一基底层2a的目标平均膜厚为100nm。
若形成第一基底层2a，则继续使基板温度为1100℃，使反应器内压力为15kPa，再将TMG鼓泡气体导入反应器内，通过NH3、TMA以及TMG之间的反应，作为第一基底层2b的Al0.1Ga0.9N层形成为平均膜厚在40nm左右。
紧接着第二基底层2b的形成，按照表2所示的A、B、n、以及x（i）的值，形成缓冲层5即组分调制层3和末端层4。
若对实施例和比较例的A、B、以及n的具体设定值进行总结，便如下所示。
A：实施例（5nm、7.5nm、10nm），比较例（5nm）；
B：实施例（15nm、20nm、25nm、35nm），比较例（15nm、20nm、25nm、35nm）；
n：实施例（45、50、60、70、80、90、100），比较例（50、70、80、100）。
此外，在缓冲层5的形成中，基板温度为1100℃，反应器内压力为15kPa。使用的原料气体与在形成基底层2时所使用的原料气体相同。
另外，在实施例中的试料中的赋予第二组分层32的组分梯度的方法，即，赋予从第二组分层32＜1＞至第二组分层32＜n＞的各第二组分层32＜i＞的Al摩尔分数的方法，其大以区分为如下3种。另外，图3是例示在实施例中所述的主要试料的Al摩尔分数的变化情况的图。但是，任一试料都是以x（1）≧0.8且x（n）≦0.2的方式形成。
No.1-8：使Al摩尔分数x（i）以一定比例单纯递减；
No.9-12：单纯递减的同时，在中间使Al摩尔分数x（i）变化的比例不同；
No.13-14：使Al摩尔分数x（i）以阶梯状变化。
另一方面，比较例的试料中，将第二组分层32的Al摩尔分数x的值为0、0.1、0.2、0.3、0.4中的其中任意值。
在实施例、比较例的任一试料中，在缓冲层5的形成之后，以700nm的厚度形成作为功能层6的由GaN构成的沟道层，且25nm的厚度形成由Al0.2Ga0.8N构成的阻挡层。在功能层6的形成中，基板温度为1100℃，反应器内压力为15kPa。在任一试料中使用的原料气体与在形成基底层2时所使用的原料气体相同。
通过以上方式，得到了共22种外延基板10。
对于得到的外延基板10，用肉眼确认有无产生裂纹。另外，通过激光位移计来测定弯曲量。进而，测定耐电压。此外，关于产生裂纹的外延基板10的耐电压的测定在未产生裂纹的区域中进行。表3表示各测定结果。
[表3]
Figure BDA00002304832700201
如表3所示，在比较例的所有试料中，在外周20mm处产生了裂纹。另一方面，确认到，在实施例的试料中与对第二组分层32的组分梯度的赋予方法无关地均无发现裂纹。
另外，在产生裂纹的比较例的试料中，弯曲量最低的也就达到135μm和100μm，与此相比，没有产生裂纹的实施例的试料中，弯曲量被抑制在60μm-70μm左右。
以上结果表示，根据像实施例那样对第二组分层32赋予组分梯度的方式交替层叠第一组分层31和第二组分层32而形成组分调制层3，对外延基板10的无裂纹化和弯曲的抑制都很有效。
此外，比较例的试料中，第二组分层的厚度较薄，因此可以推测第二组分层自身生长为共格状态。尽管如此，通过在比较例中产生裂纹，由此能推测到，在像比较例那样没有对第二组分层赋予组分梯度，而是仅仅交替层叠第一组分层和第二组分层的情形下，虽然向每个第二组分层32导入压缩应变，但其总和无法足够抵消拉伸应力。
另外，就耐电压而言，在比较例的试料中，最大也不超过600V，与此相比，实施例所述的试料的耐电压全都在600V以上。其结果表示，通过以x（1）≧0.8且x（n）≦0.2的方式形成组分调制层3，能得到耐电压高的外延基板10。

Claims (5)

1.一种外延基板，在作为（111）取向的单晶硅的基底基板上，以使（0001）结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，其特征在于，
所述外延基板包括：
缓冲层，其具有交替层叠由AlN构成的第一组分层和由组分为AlxGa1-xN的III族氮化物构成的第二组分层而形成的组分调制层，其中x满足0≦x＜1，
结晶层，其形成在所述缓冲层上；
所述组分调制层以如下方式形成：将所述第一组分层和所述第二组分层的层叠数分别设为n，并将从所述基底基板侧开始第i个所述第二组分层的x的值设为x（i）时，
x（1）≧x（2）≧···≧x（n-1）≧x（n），
并且
x（1）＞x（n）
从而所述组分调制层中越远离所述基底基板的所述第一组分层和所述第二组分层具有越大的压缩应变；
其中所述n为2以上的自然数。
2.如权利要求1所述的外延基板，其特征在于，其各所述第二组分层相对于所述第一组分层形成共格状态。
3.如权利要求1或2所述的外延基板，其特征在于，
所述外延基板还包括：
第一基底层，其在所述基底基板上形成且由AlN构成;
第二基底层，其在所述第一基底层上形成且由AlpGa1-pN构成，其中p满足0≦p＜1；
所述第一基底层是柱状或者粒状的结晶或畴中的至少一种构成的多结晶含有缺陷层；
所述第一基底层和所述第二基底层的界面为三维凹凸面；
在所述第二基底层的正上方形成有所述缓冲层。
4.一种外延基板的制造方法，是半导体元件用外延基板的制造方法，所述半导体元件用外延基板是通过在作为（111）取向的单晶硅的基底基板上，形成使（0001）结晶面与所述基底基板的基板面大致平行的III族氮化物层组来构成，其特征在于，
所述外延基板的制造方法包括：
形成缓冲层的缓冲层形成工序，
结晶层形成工序，在所述缓冲层的上方形成由III族氮化物构成的结晶层；
所述缓冲层形成工序包括组分调制层形成工序，其通过交替层叠由AlN构成的第一组分层和由组分为AlxGa1-xN的III族氮化物构成的第二组分层而形成的组分调制层，其中x满足0≦x＜1，
所述组分调制层形成工序中，将所述第一组分层和所述第二组分层的层叠数分别设为n，并将从所述基底基板侧开始第i个所述第二组分层的x的值设为x（i）时，以使
x（1）≧x（2）≧···≥x（n-1）≧x（n），
并且
x（1）＞x（n），
并且，以各所述第二组分层相对于所述第一组分层形成共格状态的方式，形成所述组分调制层，
其中所述n为2以上的自然数。
5.如权利要求4所述的外延基板的制造方法，其特征在于，
所述外延基板的制造方法还包括：
第一基底层形成工序，在所述基底基板上形成由AlN构成的第一基底层，
第二基底层形成工序，在所述第一基底层上形成由AlpGa1-pN构成的第二基底层，其中p满足0≦p＜1；
在所述第一基底层形成工序中，将所述第一基底层形成为多结晶含有缺陷层，该多结晶含有缺陷层由柱状或者粒状的结晶或畴体中的至少一种构成，并且表面为三维凹凸面；
在所述组分调制层形成工序中，在所述第二基底层的正上方形成所述缓冲层。
CN2011800208019A 2010-04-28 2011-03-29 外延基板以及外延基板的制造方法 Pending CN102870195A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010103213 2010-04-28
JP2010-103213 2010-04-28
PCT/JP2011/057826 WO2011135963A1 (ja) 2010-04-28 2011-03-29 エピタキシャル基板およびエピタキシャル基板の製造方法

Publications (1)

Publication Number Publication Date
CN102870195A true CN102870195A (zh) 2013-01-09

Family

ID=44861282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800208019A Pending CN102870195A (zh) 2010-04-28 2011-03-29 外延基板以及外延基板的制造方法

Country Status (5)

Country Link
US (1) US20130026486A1 (zh)
EP (1) EP2565906A4 (zh)
JP (1) JPWO2011135963A1 (zh)
CN (1) CN102870195A (zh)
WO (1) WO2011135963A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799583A (zh) * 2013-02-15 2018-03-13 阿聚尔斯佩西太阳能有限责任公司 在异质基底上的第III 族氮化物缓冲层结构的p 型掺杂

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5596783B2 (ja) * 2010-04-28 2014-09-24 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
WO2011155496A1 (ja) * 2010-06-08 2011-12-15 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2013125126A1 (ja) 2012-02-23 2013-08-29 日本碍子株式会社 半導体素子および半導体素子の製造方法
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
KR101972045B1 (ko) * 2012-06-08 2019-04-24 엘지이노텍 주식회사 헤테로 구조 반도체 소자
JP5362085B1 (ja) 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP5421442B1 (ja) 2012-09-26 2014-02-19 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
CN105900241B (zh) * 2013-11-22 2020-07-24 阿托梅拉公司 包括超晶格耗尽层堆叠的半导体装置和相关方法
WO2015191561A1 (en) 2014-06-09 2015-12-17 Mears Technologies, Inc. Semiconductor devices with enhanced deterministic doping and related methods
JP5833202B2 (ja) * 2014-08-26 2015-12-16 株式会社東芝 窒化物半導体素子及びウェーハ
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
WO2016187038A1 (en) 2015-05-15 2016-11-24 Atomera Incorporated Semiconductor devices with superlattice and punch-through stop (pts) layers at different depths and related methods
US9553181B2 (en) * 2015-06-01 2017-01-24 Toshiba Corporation Crystalline-amorphous transition material for semiconductor devices and method for formation
US9721790B2 (en) 2015-06-02 2017-08-01 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
US10720520B2 (en) 2017-06-21 2020-07-21 Infineon Technologies Austria Ag Method of controlling wafer bow in a type III-V semiconductor device
DE102018132263A1 (de) * 2018-12-14 2020-06-18 Aixtron Se Verfahren zum Abscheiden einer Heterostruktur und nach dem Verfahren abgeschiedene Heterostruktur
NO20230297A1 (en) * 2022-03-22 2023-09-25 Integrated Solar As A method of manufacturing group III-V based semiconductor materials comprising strain relaxed buffers providing possibility for lattice constant adjustment when growing on (111)Si substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250721A (ja) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ構造
US20080242060A1 (en) * 2007-03-29 2008-10-02 Ngk Insulators, Ltd. METHOD FOR FORMING AlGaN CRYSTAL LAYER
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895410B2 (ja) 1996-11-27 2007-03-22 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
US7687888B2 (en) * 2000-08-04 2010-03-30 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
JP3760997B2 (ja) 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
JP4276135B2 (ja) 2004-06-14 2009-06-10 日本電信電話株式会社 窒化物半導体成長用基板
SG124417A1 (en) * 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
JP4482490B2 (ja) * 2005-06-13 2010-06-16 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体基板の製造方法
JP4913375B2 (ja) * 2005-08-08 2012-04-11 昭和電工株式会社 半導体素子の製造方法
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
US20080296625A1 (en) * 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
JP5117283B2 (ja) 2008-05-29 2013-01-16 古河電気工業株式会社 半導体電子デバイス
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
KR101358633B1 (ko) * 2009-11-04 2014-02-04 도와 일렉트로닉스 가부시키가이샤 Ⅲ족 질화물 에피택셜 적층 기판
JP5689245B2 (ja) * 2010-04-08 2015-03-25 パナソニック株式会社 窒化物半導体素子
JP5596783B2 (ja) * 2010-04-28 2014-09-24 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
EP2565928A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
JP2007250721A (ja) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ構造
US20080242060A1 (en) * 2007-03-29 2008-10-02 Ngk Insulators, Ltd. METHOD FOR FORMING AlGaN CRYSTAL LAYER
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799583A (zh) * 2013-02-15 2018-03-13 阿聚尔斯佩西太阳能有限责任公司 在异质基底上的第III 族氮化物缓冲层结构的p 型掺杂
CN107799583B (zh) * 2013-02-15 2023-04-07 阿聚尔斯佩西太阳能有限责任公司 在异质基底上的第III族氮化物缓冲层结构的p型掺杂

Also Published As

Publication number Publication date
US20130026486A1 (en) 2013-01-31
EP2565906A4 (en) 2013-12-04
EP2565906A1 (en) 2013-03-06
WO2011135963A1 (ja) 2011-11-03
JPWO2011135963A1 (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
CN102870195A (zh) 外延基板以及外延基板的制造方法
CN102859695A (zh) 外延基板以及外延基板的制造方法
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
CN102484049B (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
CN102511075B (zh) 外延基板以及外延基板的制造方法
JP5671127B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
CN102859653A (zh) 外延基板以及外延基板的制造方法
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
CN102822397A (zh) 外延基板以及外延基板的制造方法
JP2012191202A (ja) 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
EP2615629A1 (en) Epitaxial substrate for semiconductor element, method for producing epitaxial substrate for semiconductor element, and semiconductor element
JP2011071266A (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130109