TWI566430B - 氮化物半導體結構 - Google Patents

氮化物半導體結構 Download PDF

Info

Publication number
TWI566430B
TWI566430B TW104114432A TW104114432A TWI566430B TW I566430 B TWI566430 B TW I566430B TW 104114432 A TW104114432 A TW 104114432A TW 104114432 A TW104114432 A TW 104114432A TW I566430 B TWI566430 B TW I566430B
Authority
TW
Taiwan
Prior art keywords
layer
gan
thickness
layers
nitride semiconductor
Prior art date
Application number
TW104114432A
Other languages
English (en)
Other versions
TW201640699A (zh
Inventor
胡智威
戴進吉
宣融
Original Assignee
嘉晶電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 嘉晶電子股份有限公司 filed Critical 嘉晶電子股份有限公司
Priority to TW104114432A priority Critical patent/TWI566430B/zh
Priority to CN201510309192.9A priority patent/CN106206891B/zh
Priority to US15/147,916 priority patent/US9691940B2/en
Publication of TW201640699A publication Critical patent/TW201640699A/zh
Application granted granted Critical
Publication of TWI566430B publication Critical patent/TWI566430B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

氮化物半導體結構
本發明是有關於一種半導體結構，且特別是有關於一種氮化物半導體結構。
近年來，氮化物發光二極體已廣泛地應用於各領域。在氮化物半導體結構中，由於矽基板具備高導熱以及低成本等優點，因此，以矽基板為基礎的大尺寸的氮化物半導體已成為氮化物發光二極體中的重要元件。
然而，以氮化鎵(GaN)半導體層為例，氮化鎵半導體層與矽基板之間的晶格差異為17%，且兩者之間的熱膨脹係數差異為54%。上述差異除了在冷卻期間會因熱應力過大而造成薄膜破裂外，也會使氮化鎵半導體層在磊晶過程中產生內應力，進而造成薄膜龜裂並形成缺陷。因此，如何解決氮化物半導體層與矽基板之間晶格與熱膨脹係數不匹配的問題，以減少晶片的破裂、避免缺陷的產生，便成為當前亟待解決的課題。
本發明提供一種氮化物半導體結構，改善氮化鎵與矽之間晶格與熱膨脹係數不匹配的問題，以減少晶片的破裂，並避免缺陷的產生。
本發明提出一種氮化物半導體結構，其包括基板、被覆層、成核層、過渡層以及複合緩衝結構。被覆層位於基板上。成核層位於基板與被覆層之間。過渡層位於成核層與被覆層之間，其中過渡層為AlxGaN層。複合緩衝結構位於過渡層與被覆層之間。複合緩衝結構包括第一複合緩衝層，其中第一複合緩衝層包括相互交疊的多個第一AlyGaN層以及多個第一GaN層，且x等於y。
在本發明的一實施例中，上述的成核層的厚度介於50奈米至3000奈米之間。
在本發明的一實施例中，上述的成核層包括氮化鋁層。
在本發明的一實施例中，上述的成核層包括碳化矽層。
在本發明的一實施例中，上述的各個第一AlyGaN層的厚度彼此相同，各個第一GaN層的厚度彼此相同，且這些第一AlyGaN層的層數等於這些第一GaN層的層數。
在本發明的一實施例中，上述的複合緩衝結構還包括第二複合緩衝層，位於第一複合緩衝層與過渡層之間。第二複合緩衝層包括相互交疊的多個第二AlyGaN層以及多個第二GaN層。
在本發明的一實施例中，上述的各個第二AlyGaN層的厚 度彼此相同，各個第二GaN層的厚度彼此相同。這些第二AlyGaN層的層數等於這些第二GaN層的層數。
在本發明的一實施例中，上述的第一AlyGaN層的厚度為a1，第一GaN層的厚度為b1，第二AlyGaN層的厚度為a2，且第二GaN層的厚度為b2，其中a1、b1、a2以及b2滿足下列關係式：a1/(a1+b1)<a2/(a2+b2)。
在本發明的一實施例中，0<x<0.5。
在本發明的一實施例中，上述的氮化物半導體結構更包括頂GaN層，位於第一複合緩衝層與被覆層之間。頂GaN層的厚度大於各個第一GaN層的厚度
在本發明的一實施例中，上述的頂GaN層的厚度介於10奈米至2500奈米之間。
在本發明的一實施例中，上述的氮化物半導體結構更包括阻障層，位於頂GaN層與被覆層之間。
在本發明的一實施例中，上述的阻障層的厚度介於5奈米至40奈米之間。
在本發明的一實施例中，上述的被覆層的厚度介於1奈米至5奈米之間。
在本發明的一實施例中，上述的基板的材料包括矽、氧化鋁或玻璃。
在本發明的一實施例中，上述的基板為圖案化基板。
在本發明的一實施例中，上述的過渡層的厚度介於50奈 米至2000奈米之間。
基於上述，在本發明的氮化物半導體結構中，其係將成核層、過渡層以及複合緩衝結構依序堆疊於基板上，其中過渡層為AlxGaN層，複合緩衝結構的複合緩衝層可包括相互交疊的多個AlyGaN層以及多個GaN層，且x等於y。因此，本發明的氮化物半導體結構可透過上述AlxGaN層的厚度與AlyGaN層的厚度之間的差異，使相對靠近成核層的過渡層的平均鋁含量大於相對遠離成核層的複合緩衝層的平均鋁含量，藉以有效地減緩頂GaN層(即氮化物半導體層)與基板之間因晶格與熱膨脹係數不匹配所產生的應力，從而克服前述兩者之間缺陷過多的缺點。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、100A~100B‧‧‧氮化物半導體結構
110‧‧‧基板
120‧‧‧被覆層
130‧‧‧成核層
140‧‧‧過渡層
150、150a、150b‧‧‧複合緩衝結構
151‧‧‧第一複合緩衝層
151a‧‧‧第一AlyGaN層
151b‧‧‧第一GaN層
152‧‧‧第二複合緩衝層
152a‧‧‧第二AlyGaN層
152b‧‧‧第二GaN層
153‧‧‧第三複合緩衝層
153a‧‧‧第三AlyGaN層
153b‧‧‧第三GaN層
154‧‧‧頂GaN層
155‧‧‧阻障層
圖1是依照本發明的一實施例所繪示的氮化物半導體結構的剖面示意圖。
圖2是依照本發明的另一實施例所繪示的氮化物半導體結構的剖面示意圖。
圖3是依照本發明的又一實施例所繪示的氮化物半導體結構的剖面示意圖。
圖1是依照本發明的一實施例所繪示的氮化物半導體結構的剖面示意圖，其中第一複合緩衝層示意地繪示出相互交疊的數層第一AlyGaN層與數層第一GaN層，並非代表其實際的層數。 請參考圖1，在本實施例中，氮化物半導體結構100包括基板110、被覆層120、成核層130、過渡層140以及複合緩衝結構150，其中基板110的材料可包括矽、氧化鋁(Al2O3)或玻璃。以矽基板為例，基板110可為圖案化的矽基板，其圖案可為規則或不規則的微米圖案或奈米圖案。舉例來說，基板110經圖案化後可形成有多個凹陷(未繪示)，以使後續形成於基板110上的磊晶層(亦即，成核層130)能夠側向成長，進而減少差排(dislocation)的產生。
被覆層120位於基板110上，且成核層130位於基板110與被覆層120之間。成核層130例如是透過有機化學氣相沉積法(MOCVD)或物理氣相沉積(PVD)等方式而形成於基板110上的氮化鋁(AlN)層。在其他實施例中，成核層130也可以是透過化學氣相沈積法(chemical vapor deposition，CVD)而形成於基板110上的碳化矽(SiC)層。換句話說，本發明的成核層130可以是氮化鋁層或碳化矽層，其中氮化鋁層與碳化矽層可分別透過上述相應的形成方式，以成長於平坦的矽基板或者圖案化的矽基板上。此處，成核層130的厚度例如是介於50奈米至3000奈米之間。
過渡層140位於成核層130與被覆層120之間，其中過渡層140例如是透過有機化學氣相沉積法而形成於成核層130上的AlxGaN層，且0<x<0.5。此處，過渡層140的厚度例如是介於50奈米至2000奈米之間。本實施例的氮化物半導體結構100可藉由上述過渡層140的參數設計，有效地減緩被覆層120與基板110之間因晶格與熱膨脹係數不匹配所產生的應力。另一方面，複合緩衝結構150位於過渡層140與被覆層120之間，其可包括第一複合緩衝層151。此處，第一複合緩衝層151可包括相互交疊的多個第一AlyGaN層151a以及多個第一GaN層151b，其中0<y<0.5，且x等於y。
在本實施例中，第一複合緩衝層151可先透過有機化學氣相沉積法以於過渡層140上形成一層第一AlyGaN層151a，再於此第一AlyGaN層151a上透過有機化學氣相沉積法形成一層第一GaN層151b，如此反覆為之，以形成相互交疊的多個第一AlyGaN層151a以及多個第一GaN層151b。在其他實施例中，第一複合緩衝層151亦可先透過有機化學氣相沉積法以於過渡層140上形成一層第一GaN層151b，再於此第一GaN層151b上透過有機化學氣相沉積法形成一層第一AlyGaN層151a，如此反覆為之，以形成相互交疊的多個第一AlyGaN層151a以及多個第一GaN層151b。也就是說，本發明對於第一AlyGaN層151a與第一GaN層151b之間的交疊順序並不加以限制。此處，各個第一AlyGaN層151a的厚度彼此相等，各個第一GaN層151b的厚度彼 此相等，第一AlyGaN層151a的層數等於第一GaN層151b的層數，其中第一AlyGaN層151a的厚度例如是介於1奈米至30奈米之間，且第一GaN層151b的厚度例如是介於1奈米至30奈米之間。此外，在本實施例中，各個第一AlyGaN層151a的厚度與各個第一GaN層151b的厚度相同，但本發明並不限於此。
另一方面，氮化物半導體結構100更包括頂GaN層154，其例如是透過有機化學氣相沉積法而形成於第一複合緩衝層151上，且厚度介於10奈米至2500奈米之間。氮化物半導體結構100更包括阻障層155，其例如是透過有機化學氣相沉積法而形成於頂GaN層154上的AlGaN層，且厚度介於5奈米至40奈米之間。換言之，本實施例是在形成被覆層120於複合緩衝結構150之前，先於複合緩衝結構150上形成頂GaN層154，接著於頂GaN層154上形成阻障層155，最後使被覆層120形成於阻障層155上。其中，頂GaN層154的設置可有助於提升磊晶的品質。
由於本實施例的第一複合緩衝層151是由多個第一AlyGaN層151a以及多個第一GaN層151b交疊而成的超晶格結構，其中相對靠近成核層130的第一AlyGaN層151a的鋁含量與相對遠離成核層130的第一AlyGaN層151a的鋁含量彼此相等，並利用第一GaN層151b取代習知的氮化鋁層，因此可避免由於氮化鋁的長時間磊晶而造成產能降低的問題，並減緩頂GaN層154與基板110之間因晶格與熱膨脹係數不匹配所產生的應力。另一方面，成核層130亦可用以減緩頂GaN層154與基板110之間因 晶格與熱膨脹係數不匹配所產生的應力。
詳細而言，被覆層120位於複合緩衝結構150上，且連接阻障層155。換言之，阻障層155例如是位於被覆層120與頂GaN層154之間，其中被覆層120的材料可包括氮化鎵(GaN)，且形成被覆層120的方法可包括有機金屬化學氣相沈積法。此處，被覆層120的厚度例如是介於1奈米至5奈米之間。
在本實施例中，過渡層140例如是Al0.25GaN層，其厚度例如是800奈米。又，各個第一AlyGaN層151a亦例如是Al0.25GaN層，其中各個第一AlyGaN層151a的厚度與各個第一GaN層151b的厚度皆例如是4奈米，且第一AlyGaN層151a的層數與第一GaN層151b的層數皆例如是90層。也就是說，這些第一AlyGaN層151a的總厚度為360奈米，因此相對靠近成核層130的過渡層140的平均鋁含量會大於相對遠離成核層130的第一複合緩衝層151的平均鋁含量，藉以減緩頂GaN層154與基板110之間因熱膨脹係數的差異所產生的應力。另一方面，由於阻障層155的厚度例如是25奈米，因此相對靠近成核層130的第一複合緩衝層151的平均鋁含量會大於相對遠離成核層130的阻障層155的平均鋁含量，藉以減緩頂GaN層154與基板110之間因晶格與熱膨脹係數不匹配所產生的應力。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內 容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是依照本發明的另一實施例所繪示的氮化物半導體結構的剖面示意圖，其中第一複合緩衝層示意地繪示出數層第一AlyGaN層與數層第一GaN層，且第二複合緩衝層示意地繪示出數層第二AlyGaN層與數層第二GaN層，並非代表其實際的層數。值得注意的是，圖2的氮化物半導體結構100A與圖1的氮化物半導體結構100的主要差異處在於：複合緩衝結構的組成不同。請參考圖2，在本實施例中，複合緩衝結構150a還包括第二複合緩衝層152，位於第一複合緩衝層151與過渡層140之間，其中第二複合緩衝層152可包括相互交疊的多個第二AlyGaN層152a以及多個第二GaN層152b，各個第二AlyGaN層152a的厚度彼此相同，且各個第二GaN層152b的厚度彼此相同。另一方面，各個第二AlyGaN層152a的厚度大於各個第一AlyGaN層151a的厚度，且各個第二AlyGaN層152a的厚度與對應的第二GaN層152b的厚度的總和等於各個第一AlyGaN層151a的厚度與對應的第一GaN層151b的厚度的總和。亦即，一層第一AlyGaN層151a與一層第一GaN層151b的總厚度等於一層第二AlyGaN層152a與一層第一GaN層151b的總厚度。
此處，第一AlyGaN層151a的層數、第二AlyGaN層152a的層數、第一GaN層151b的層數以及第二GaN層152b的層數彼此相等，因此第二複合緩衝層152的厚度會與第一複合緩衝層151 的厚度相同。第一AlyGaN層151a與第二AlyGaN層152a皆例如是Al0.25GaN層，其中各個第二AlyGaN層152a的厚度例如是6奈米，各個第二GaN層152b的厚度例如是2奈米，且第一AlyGaN層151a的層數、第二AlyGaN層152a的層數、第一GaN層151b的層數以及第二GaN層152b的層數皆例如是60層。也就是說，這些第一AlyGaN層151a的總厚度與這些第二AlyGaN層152a的總厚度的總和為600奈米。由於過渡層140例如是Al0.25GaN層，且厚度例如是800奈米，因此相對靠近成核層130的過渡層140的平均鋁含量會大於相對遠離成核層130的第一複合緩衝層151與第二複合緩衝層152的平均鋁含量，且相對靠近成核層130的第二複合緩衝層152的平均鋁含量會大於相對遠離成核層130的第一複合緩衝層151的平均鋁含量，藉以減緩頂GaN層154與基板110之間因熱膨脹係數的差異所產生的應力。
換個角度來說，在本實施例中，相對遠離成核層130的第一AlyGaN層151a的厚度為a1，相對遠離成核層130的第一GaN層151b的厚度為b1，相對靠近成核層130的第二AlyGaN層152a的厚度為a2，且相對靠近成核層130的第二GaN層152b的厚度為b2，前述a1、b1、a2以及b2可滿足下列關係式(1)：a1/(a1+b1)<a2/(a2+b2) (1)
圖3是依照本發明的又一實施例所繪示的氮化物半導體結構的剖面示意圖，其中第一緩衝層示意地繪示出數層第一AlyGaN層與數層第一GaN層，第二複合緩衝層示意地繪示出數層 第二AlyGaN層與數層第二GaN層，且第三複合緩衝層示意地繪示出數層第三AlyGaN層與數層第三GaN層，並非代表其實際的層數。值得注意的是，圖3的氮化物半導體結構100B與圖2的氮化物半導體結構100A的主要差異處在於：複合緩衝結構的組成不同。請參考圖3，在本實施例中，複合緩衝結構150b還包括第三複合緩衝層153，位於第一複合緩衝層151與頂GaN層154之間，其中第三複合緩衝層153可包括相互交疊的多個第三AlyGaN層153a以及多個第三GaN層153a，各個第三AlyGaN層153a的厚度小於各個第一AlyGaN層151a的厚度，且各個第三AlyGaN層153a的厚度與對應的第三GaN層153b的厚度的總和、各個第二AlyGaN層152a的厚度與對應的第二GaN層152b的厚度的總和以及各個第一AlyGaN層151a的厚度與對應的第一GaN層151b的厚度的總和彼此相等。
此處，第一AlyGaN層151a的層數、第二AlyGaN層152a的層數、第三AlyGaN層153a的層數、第一GaN層151b的層數、第二GaN層152b的層數以及第三GaN層153b的層數彼此相等，因此第一複合緩衝層151的厚度、第二複合緩衝層152的厚度以及第三複合緩衝層153會彼此相等。第一AlyGaN層151a、第二AlyGaN層152a以及第三AlyGaN層153a皆例如是Al0.25GaN層，各個第三AlyGaN層153a的厚度例如是2奈米，各個第三GaN層153b的厚度例如是6奈米，且第一AlyGaN層151a的層數、第二AlyGaN層152a的層數、第三AlyGaN層153a的層數、第一GaN 層151b的層數、第二GaN層152b的層數以及第三GaN層153b的層數皆例如是60層。也就是說，這些第一AlyGaN層151a的總厚度、這些第二AlyGaN層152a的總厚度以及這些第三AlyGaN層153a的總厚度的總和為720奈米。由於過渡層140例如是Al0.25GaN層，且厚度例如是1000奈米，因此相對靠近成核層130的過渡層140的平均鋁含量會大於相對遠離成核層130的第一複合緩衝層151、第二複合緩衝層152以及第三複合緩衝層153的平均鋁含量，相對靠近成核層130的第二複合緩衝層152的平均鋁含量會大於相對遠離成核層130的第一複合緩衝層151的平均鋁含量，且相對靠近成核層130的第一複合緩衝層151的平均鋁含量會大於相對遠離成核層130的第三複合緩衝層153的平均鋁含量，藉以減緩頂GaN層154與基板110之間因熱膨脹係數的差異所產生的應力。
換個角度來說，在本實施例中，第一AlyGaN層151a的厚度為a1，第一GaN層151b的厚度為b1，相對靠近成核層130的第二AlyGaN層152a的厚度為a2，相對靠近成核層130的第二GaN層152b的厚度為b2，相對遠離成核層130的第三AlyGaN層153a的厚度為a3，相對遠離成核層130的第三GaN層153b的厚度為b3，前述a1、b1、a2、b2、a3以及b2可滿足以下關係式(2)：a3/(a3+b3)<a1/(a1+b1)<a2/(a2+b2) (2)
需說明的是，雖然本實施例是以複合緩衝結構包含三層複合緩衝層作說明，但本發明不限於此，基於上述的各層複合緩 衝層的AlyGaN層是以越靠近成核層者厚度越厚的設計原則，亦可令複合緩衝結構包含有四層、五層或更多層複合緩衝層。
以下列舉幾個實驗結果來驗證上述實施例的效果。實驗例1係對應於氮化物半導體結構100的製作，亦即在基板110上依序形成厚度為270奈米的成核層130(AlN層)、厚度為800奈米的過渡層140(Al0.25GaN層)、複合緩衝結構150以及厚度為3奈米的被覆層120，其中複合緩衝結構150包括厚度為720奈米的第一複合緩衝層151、厚度為2200奈米的頂GaN層154以及厚度為25奈米的阻障層155。實驗例2係對應於氮化物半導體結構100A的製作，亦即在基板110上依序形成厚度為270奈米的成核層130(AlN層)、厚度為800奈米的過渡層140(Al0.25GaN層)、複合緩衝結構150a以及厚度為3奈米的被覆層120，其中複合緩衝結構150a包括總厚度為960奈米的第一複合緩衝層151、第二複合緩衝層152、厚度為1900奈米的頂GaN層154以及厚度為25奈米的阻障層155。實驗例3係對應於氮化物半導體結構100B的製作，亦即在基板110上依序形成厚度為270奈米的成核層130(AlN層)、厚度為1000奈米的過渡層140(Al0.25GaN層)、複合緩衝結構150b以及厚度為3奈米的被覆層120，其中複合緩衝結構150b包括厚度為1440奈米的第一複合緩衝層151、第二複合緩衝層152、第三複合緩衝層153、厚度為1900奈米的頂GaN層154以及厚度為25奈米的阻障層155。
實驗例1~3的主要差異處是在於：複合緩衝結構的組成， 其中第一複合緩衝層151、第二複合緩衝層152、第三複合緩衝層153的組成、各個分層的厚度以及相對配置關係可參照上述實施例的說明，於此便不再贅述。對實驗例1~3的氮化物半導體結構100、100A~100B從溫度1050℃冷卻到室溫(約25℃)進行試驗，結果顯示於下表一。
由表一可知，實驗例1~3的氮化物半導體結構100、100A~100B的從溫度1050℃冷卻到室溫(約25℃)後，頂GaN層154(即氮化物半導體層)與基板110之間熱膨脹係數及晶格的差異所產生的應力而造成的結構破裂(crack)、彎曲(bow)以及翹曲(warp)等情形皆可得到改善。
綜上所述，在本發明的氮化物半導體結構中，其係將成核層、過渡層以及複合緩衝結構依序堆疊於基板上，其中過渡層為AlxGaN層，複合緩衝結構的複合緩衝層可包括相互交疊的多個AlyGaN層以及多個GaN層，且x等於y。由於複合緩衝層是由多個AlyGaN層以及多個GaN層交疊而成的超晶格結構，並利用GaN層取代習知的氮化鋁層，因此可避免由於氮化鋁的長時間磊晶而造成產能降低的問題，並減緩頂GaN層(即氮化物半導體層)與 基板之間因晶格與熱膨脹係數不匹配所產生的應力，從而克服前述兩者之間缺陷過多的缺點。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧氮化物半導體結構
110‧‧‧基板
120‧‧‧被覆層
130‧‧‧成核層
140‧‧‧過渡層
150‧‧‧複合緩衝結構
151‧‧‧第一複合緩衝層
151a‧‧‧第一AlyGaN層
151b‧‧‧第一GaN層
154‧‧‧頂GaN層
155‧‧‧阻障層

Claims (17)

  1. 一種氮化物半導體結構，包括：一基板；一被覆層，位於該基板上；一成核層，位於該基板與該被覆層之間；一過渡層，位於該成核層與該被覆層之間，其中該過渡層為一AlxGaN層；以及一複合緩衝結構，位於該過渡層與該被覆層之間，該複合緩衝結構包括一第一複合緩衝層，其中該第一複合緩衝層包括相互交疊的多個第一AlyGaN層以及多個第一GaN層，且x等於y，其中該過渡層的平均鋁含量大於該複合緩衝結構的平均鋁含量。
  2. 如申請專利範圍第1項所述的氮化物半導體結構，其中該成核層的厚度介於50奈米至3000奈米之間。
  3. 如申請專利範圍第1項所述的氮化物半導體結構，其中該成核層包括一氮化鋁層。
  4. 如申請專利範圍第1項所述的氮化物半導體結構，其中該成核層包括一碳化矽層。
  5. 如申請專利範圍第1項所述的氮化物半導體結構，其中各該第一AlyGaN層的厚度彼此相同，各該第一GaN層的厚度彼此相同，且該些第一AlyGaN層的層數等於該些第一GaN層的層數。
  6. 如申請專利範圍第1項所述的氮化物半導體結構，其中該 複合緩衝結構還包括一第二複合緩衝層，位於該第一複合緩衝層與該過渡層之間，該第二複合緩衝層包括相互交疊的多個第二AlyGaN層以及多個第二GaN層。
  7. 如申請專利範圍第6項所述的氮化物半導體結構，其中各該第二AlyGaN層的厚度彼此相同，各該第二GaN層的厚度彼此相同，該些第二AlyGaN層的層數等於該些第二GaN層的層數。
  8. 如申請專利範圍第6項所述的氮化物半導體結構，其中該第一AlyGaN層的厚度為a1，該第一GaN層的厚度為b1，該第二AlyGaN層的厚度為a2，且該第二GaN層的厚度為b2，其中a1、b1、a2以及b2滿足下列關係式：a1/(a1+b1)<a2/(a2+b2)。
  9. 如申請專利範圍第1項所述的氮化物半導體結構，其中0<x<0.5。
  10. 如申請專利範圍第1項所述的氮化物半導體結構，更包括：一頂GaN層，位於該第一複合緩衝層與該被覆層之間，該頂GaN層的厚度大於各該第一GaN層的厚度。
  11. 如申請專利範圍第10項所述的氮化物半導體結構，其中該頂GaN層的厚度介於10奈米至2500奈米之間。
  12. 如申請專利範圍第10項所述的氮化物半導體結構，更包括：一阻障層，位於該頂GaN層與該被覆層之間。
  13. 如申請專利範圍第12項所述的氮化物半導體結構，其中該阻障層的厚度介於5奈米至40奈米之間。
  14. 如申請專利範圍第1項所述的氮化物半導體結構，其中該被覆層的厚度介於1奈米至5奈米之間。
  15. 如申請專利範圍第1項所述的氮化物半導體結構，其中該基板的材料包括矽、氧化鋁或玻璃。
  16. 如申請專利範圍第1項所述的氮化物半導體結構，其中該基板為圖案化基板。
  17. 如申請專利範圍第1項所述的氮化物半導體結構，其中該過渡層的厚度介於50奈米至2000奈米之間。
TW104114432A 2015-05-06 2015-05-06 氮化物半導體結構 TWI566430B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104114432A TWI566430B (zh) 2015-05-06 2015-05-06 氮化物半導體結構
CN201510309192.9A CN106206891B (zh) 2015-05-06 2015-06-08 氮化物半导体结构
US15/147,916 US9691940B2 (en) 2015-05-06 2016-05-06 Nitride semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104114432A TWI566430B (zh) 2015-05-06 2015-05-06 氮化物半導體結構

Publications (2)

Publication Number Publication Date
TW201640699A TW201640699A (zh) 2016-11-16
TWI566430B true TWI566430B (zh) 2017-01-11

Family

ID=57222815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114432A TWI566430B (zh) 2015-05-06 2015-05-06 氮化物半導體結構

Country Status (3)

Country Link
US (1) US9691940B2 (zh)
CN (1) CN106206891B (zh)
TW (1) TWI566430B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806192B2 (en) * 2015-06-24 2017-10-31 Qorvo Us, Inc. Suppression of back-gate transistors in RF CMOS switches built on an SOI substrate
CN109671819B (zh) * 2018-11-30 2020-05-19 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN116454118A (zh) * 2022-04-21 2023-07-18 南京百识电子科技有限公司 氮化物半导体外延结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051804A1 (en) * 2003-09-05 2005-03-10 The Furukawa Electric Co., Ltd. Nitride-based compound semiconductor electron device
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
US20120223328A1 (en) * 2009-11-04 2012-09-06 Dowa Electronics Materials Co., Ltd. Group iii nitride epitaxial laminate substrate
US20120261716A1 (en) * 2011-04-15 2012-10-18 Sanken Electric Co., Ltd. Semiconductor device
WO2013047361A1 (ja) * 2011-09-26 2013-04-04 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
TW201318202A (zh) * 2011-07-11 2013-05-01 Dowa Electronics Materials Co Ｉｉｉ族氮化物磊晶基板及其製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5831277A (en) * 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
JP3642157B2 (ja) * 1997-05-26 2005-04-27 ソニー株式会社 ｐ型ＩＩＩ族ナイトライド化合物半導体、発光ダイオードおよび半導体レーザ
US20020158253A1 (en) * 2000-02-21 2002-10-31 Tetsuji Moku Light-emitting semiconductor device and method of fabrication
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP4749584B2 (ja) 2001-03-30 2011-08-17 株式会社豊田中央研究所 半導体基板の製造方法
WO2003085790A1 (fr) * 2002-04-04 2003-10-16 Sharp Kabushiki Kaisha Dispositif laser a semi-conducteur
US7115896B2 (en) 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
JP4913375B2 (ja) * 2005-08-08 2012-04-11 昭和電工株式会社 半導体素子の製造方法
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP4592742B2 (ja) 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
US8837545B2 (en) * 2009-04-13 2014-09-16 Soraa Laser Diode, Inc. Optical device structure using GaN substrates and growth structures for laser applications
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
US20120326209A1 (en) * 2010-03-01 2012-12-27 Dowa Electronics Materials Co., Ltd. Semiconductor device and method of producing the same
US8957454B2 (en) * 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
US9691855B2 (en) 2012-02-17 2017-06-27 Epistar Corporation Method of growing a high quality III-V compound layer on a silicon substrate
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
US20050051804A1 (en) * 2003-09-05 2005-03-10 The Furukawa Electric Co., Ltd. Nitride-based compound semiconductor electron device
US20120223328A1 (en) * 2009-11-04 2012-09-06 Dowa Electronics Materials Co., Ltd. Group iii nitride epitaxial laminate substrate
US20120261716A1 (en) * 2011-04-15 2012-10-18 Sanken Electric Co., Ltd. Semiconductor device
TW201318202A (zh) * 2011-07-11 2013-05-01 Dowa Electronics Materials Co Ｉｉｉ族氮化物磊晶基板及其製造方法
WO2013047361A1 (ja) * 2011-09-26 2013-04-04 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法

Also Published As

Publication number Publication date
TW201640699A (zh) 2016-11-16
CN106206891B (zh) 2018-06-15
US20160329462A1 (en) 2016-11-10
CN106206891A (zh) 2016-12-07
US9691940B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
TWI565094B (zh) 氮化物半導體結構
JP5900910B2 (ja) 半導体装置およびその製造方法
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
TW201605077A (zh) 氮化物半導體結構
JP2007067077A (ja) 窒化物半導体素子およびその製造方法
TWI566430B (zh) 氮化物半導體結構
CN105355739A (zh) 图形化衬底、制备方法及发光二极管
JP2009099932A (ja) 半導体基板上において３族窒化物半導体層を形成する方法
JP2011187654A (ja) Ｉｉｉ族窒化物半導体からなるｈｅｍｔ、およびその製造方法
KR101672213B1 (ko) 반도체장치의 제조방법
WO2016165558A1 (zh) 一种氮化物发光二极管结构及其制备方法
JP2016512485A (ja) 希土類酸化物／シリコン基板上で成長した、ａｉｎ中間層を含むｉｉｉ−ｎ材料
JP5179635B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
CN106206258A (zh) 在硅衬底上形成GaN层的方法以及GaN衬底
JP6126906B2 (ja) 窒化物半導体エピタキシャルウェハ
TW201906018A (zh) 半導體元件及其形成方法
JP4907476B2 (ja) 窒化物半導体単結晶
JP6226627B2 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
CN106684139B (zh) 基于Si衬底的GaN外延结构及其制备方法
TW201438270A (zh) 降低氮化鎵之缺陷密度的成長方法
CN107039237A (zh) 外延用基材的制造方法
JP6108609B2 (ja) 窒化物半導体基板
CN114823853B (zh) 氮化物半导体外延结构
TWI579395B (zh) Gas growth method