KR102137743B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102137743B1
KR102137743B1 KR1020130119387A KR20130119387A KR102137743B1 KR 102137743 B1 KR102137743 B1 KR 102137743B1 KR 1020130119387 A KR1020130119387 A KR 1020130119387A KR 20130119387 A KR20130119387 A KR 20130119387A KR 102137743 B1 KR102137743 B1 KR 102137743B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
superlattice
semiconductor layer
nitride semiconductor
Prior art date
Application number
KR1020130119387A
Other languages
English (en)
Other versions
KR20150040629A (ko
Inventor
임정순
오현지
조현민
최원희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130119387A priority Critical patent/KR102137743B1/ko
Publication of KR20150040629A publication Critical patent/KR20150040629A/ko
Application granted granted Critical
Publication of KR102137743B1 publication Critical patent/KR102137743B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

실시 예의 반도체 소자는 기판과, 기판 위에 배치된 질화물 반도체층 및 질화물 반도체층 위에 배치된 소자부를 포함하고, 질화물 반도체층은 기판 위에 배치되며, AlXGa1 -XN(0≤X<0.3)/AlYGa1 -YN(0.8<Y≤1) 초격자층 페어가 적어도 한 번 중첩된 구조를 갖는 제1 초격자층부와, 제1 초격차층부 위에 배치되며 GaN 또는 AlGaN을 포함하는 적어도 하나의 삽입층 및 삽입층 위에 배치되며, AlIGa1 -IN(0.8<I≤1)/AlJGa1 -JN(0≤J<0.3) 초격자층 페어가 적어도 한 번 중첩된 구조를 갖는 제2 초격자층부를 포함한다.

Description

반도체 소자{Semiconductor device}
실시 예는 반도체 소자에 관한 것이다.
질화 갈륨(GaN) 같은 Ⅲ-Ⅴ족 화합물 반도체는 넓고 조정이 용이한 밴드갭 에너지를 가지는 등 많은 장점으로 인해 광 전자 공학 분야(optoelectronics) 등에 널리 사용된다.
또한, GaN은 넓은 에너지 밴드갭(bandgap) 특성을 가지므로, 우수한 순방향 특성, 높은 항복전압(break down voltage), 낮은 진성캐리어 밀도 등 전력용 스위치 같은 전력 반도체 소자 분야에도 적합한 특성을 갖는다. 전력 반도체 소자로서, 쇼트키 장벽 다이오드(Schottky barrier diode), 금속 반도체 전계 효과 트랜지스터(metal semiconductor field effect transistor), 고전자 이동도 트랜지스터(HEMT:High Electron Mobility Transistor) 등이 있다.
전술한 광 전자 공학 분야 또는 전력 반도체 소자에 이용되는 반도체 소자는 제조시에 볼록하거나 오목하게 휘어지는 현상이 발생하는 문제점이 있다. 예를 들어, 전력 반도체 소자에서 기판(미도시) 위에 버퍼층(미도시), 언도프된 GaN층(미도시) 및 AlGaN층(미도시)이 순차적으로 배치된다. 이때, 버퍼층의 두께가 작으면 전력 반도체 소자는 볼록하게 휘어지고, 언도프된 GaN층의 두께가 증가할수록 전력 반도체 소자는 오목하게 휘어지는 문제점이 있다.
실시 예는 휨 현상이 감소된 반도체 소자를 제공한다.
실시 예의 반도체 소자는, 기판; 상기 기판 위에 배치된 질화물 반도체층; 및 상기 질화물 반도체층 위에 배치된 소자부를 포함하고, 상기 질화물 반도체층은 상기 기판 위에 배치되며, AlXGa1 -XN(0≤X<0.3)/AlYGa1 -YN(0.8<Y≤1) 초격자층 페어가 적어도 한 번 중첩된 구조를 갖는 제1 초격자층부; 상기 제1 초격차층부 위에 배치되며, GaN 또는 AlGaN을 포함하는 적어도 하나의 삽입층; 및 상기 삽입층 위에 배치되며, AlIGa1 -IN(0.8<I≤1)/AlJGa1 -JN(0≤J<0.3) 초격자층 페어가 적어도 한 번 중첩된 구조를 갖는 제2 초격자층부를 포함한다.
상기 삽입층은 불순물에 의해 도핑될 수 있다. 상기 불순물은 철(Fe), 탄소(carbon) 또는 아연(Zn) 중 적어도 하나를 포함할 수 있다.
상기 삽입층의 두께는 100 ㎚ 내지 300 ㎚일 수 있다.
상기 삽입층은 상기 질화물 반도체층의 전체 길이(L)에서 0.2L 내지 0.8L 사이의 위치에 배치될 수 있다.
상기 삽입층에 포함된 AlGaN의 알루미늄(Al) 함량비는 0.1 이하일 수 있다.
상기 I와 X는 서로 다르거나 동일할 수 있다.
상기 소자부는 상기 질화물 반도체층 위에 배치된 채널층; 상기 채널층 위에 배치된 전자 공급층; 상기 전자 공급층 위에 배치된 전극부를 포함하고, 상기 전극부는 게이트 전극; 상기 게이트 전극의 일측으로부터 이격되어 배치된 소스 콘택; 및 상기 게이트 전극의 타측으로부터 이격되어 배치된 드레인 콘택을 포함할 수 있다.
또는, 상기 소자부는 상기 질화물 반도체층 위에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 위에 배치된 활성층; 및 상기 활성층 위에 배치된 제2 도전형 반도체층을 포함할 수 있다.
실시 예에 따른 반도체 소자는 제1 초격자층부와 제2 초격자층부 사이에 삽입층을 배치함으로써 웨이퍼의 휨 정도를 개선함으로써, 소자부가 두껍게 형성되기 때문에, 높은 항복 전압을 가질 수 있어 우수한 소자 특성을 갖는다.
도 1은 실시 예에 의한 반도체 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 반도체 소자를 이용한 전력 반도체 소자의 단면도를 나타낸다.
도 3은 실시 예에 따른 발광 소자용 반도체 소자의 단면도를 나타낸다.
도 4a 내지 도 4c는 반도체 소자의 실시 예에 의한 제조 방법을 설명하기 위한 공정 단면도이다.
도 5a 및 도 5b는 실시 예에 의한 반도체 소자의 휨 현상을 설명하기 위한 그래프이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 실시 예에 의한 반도체 소자(100)의 단면도를 나타낸다.
도 1을 참조하면 반도체 소자(100)는 기판(110), 버퍼층(112), 질화물 반도체층(120) 및 소자부(130)를 포함한다.
기판(110) 위에 버퍼층(112)이 배치된다. 기판(110)은 실리콘 기판, 실리콘 카바이드 기판, GaN 기판 또는 사파이어 기판일 수 있으나, 실시 예는 기판(110)의 종류에 국한되지 않는다. 예를 들어, 기판(110)은 (111) 결정면을 주면으로서 갖는 실리콘 기판일 수 있으며, 실리콘 기판(110)의 두께는 100 ㎚ 내지 200 ㎚일 수 있다.
버퍼층(112)은 기판(110) 위에 배치되는 소자부(130)와 기판(110) 사이의 격자 정수 차에 따라 발생하는 변형을 완화시키고 기판(110)에 포함된 불순물의 영향을 방지하는 역할을 한다. 이를 위해, 버퍼층(112)은 AlN, AlAs, SiC 또는 AlGaN 중 적어도 하나를 포함할 수 있다.
버퍼층(112)이 임계 두께 이상을 가질 경우, 실리콘 기판(110)으로부터 실리콘 원자의 확산이 방지되어 멜트 백(melt-back)이 방지될 수 있다. 이를 위해, 버퍼층(112)은 수십 또는 수백 나노 미터의 두께를 가질 수 있으며, 예를 들어 100 ㎚ 이상이고 300 ㎚ 보다 작은 두께를 가질 수 있다. 경우에 따라 버퍼층(112)은 생략될 수도 있다.
질화물 반도체층(120)은 버퍼층(120)과 소자부(130) 사이에 배치되어 압축 응력을 소자부(130)에 부여할 수 있다. 질화물 반도체층(120)을 통해 소자부(130)에 부여되는 압축 응력이 커지면, 비교적 큰 두께를 갖는 소자부(130)를 형성할 수 있다.
도 1에 도시된 반도체 소자가 전력 반도체 소자일 경우, 소자부(130)의 두께가 증가하면 전력 반도체 소자의 항복 전압(BV:Breakdown Voltage)이 증가하는 등 소자 특성이 양호해질 수 있다.
실시 예에 의하면, 질화물 반도체층(120)은 제1 초격자(SL:Super Lattice)층부(122), 적어도 하나의 삽입층(124) 및 제2 초격자층부(126)를 포함한다. 여기서, 초격자층이란, 인접하는 초격자층과 파동 함수(wave function)가 오버랩(overlap)되며, 인접하는 초격자층과의 간격이 3 ㎚ 내지 4 ㎚인 층이 될 수도 있지만, 실시 예는 이에 국한되지 않는다.
제1 초격자층부(122)는 버퍼층(112)과 삽입층(124) 사이에 배치되며, AlXGa1-XN/AlYGa1-YN 초격자층 페어(pair)(122-1, ..., 122-N)가 적어도 한 번 중첩된 구조를 가질 수 있다. 여기서, 0 ≤ X < 0.3 이고, 0.8 < Y ≤ 1 이고, N은 1 이상의 양의 정수이다. AlXGa1 - XN/AlYGa1 - YN 초격자층 페어(122-1, ..., 122-N) 각각에서, AlXGa1 - XN 초격자층(122-1A, ...122-NA) 및 AlYGa1 - YN 초격자층(122-1B, ..., 122-NB)의 상대적인 위치는 제한이 없다. 예를 들면, 도 1에 예시된 바와 같이 AlXGa1 - XN 초격자층(122-1A, ...122-NA)은 탑층(top layer)이고 AlYGa1 - YN 초격자층(122-1B, ...122-NB)은 버텀층(bottom layer)일 수 있다. 또는, 도 1에 예시된 바와 달리 AlXGa1-XN 초격자층(122-1A, ...122-NA)은 버텀층이고 AlYGa1 - YN 초격자층(122-1B, ...122-NB)은 탑층일 수 있다.
또한, 제2 초격자층부(126)은 삽입층(124)과 소자부(130) 사이에 배치되며, AlIGa1-IN/AlJGa1-JN 초격자층 페어(126-1, ...126-M)가 적어도 한 번 중첩된 구조를 가질 수 있다. 여기서, 0.8 < I ≤ 1 이고, 0 ≤ J < 0.3 이고, M은 1 이상의 양의 정수이다. AlIGa1 - IN/AlJGa1 - JN 초격자층 페어(126-1, ..., 126-M) 각각에서, AlIGa1-IN 초격자층(126-1A, ...126-MA) 및 AlJGa1 - JN 초격자층(126-1B, ..., 126-MB)의 상대적인 위치는 제한이 없다. 예를 들면, 도 1에 예시된 바와 같이 AlIGa1 - IN 초격자층(126-1A, ...126-MA)은 버텀층이고 AlJGa1 - JN 초격자층(126-1B, ...126-MB)은 탑층일 수 있다. 또는, 도 1에 예시된 바와 달리 AlIGa1 - IN 초격자층(126-1A, ...126-MA)은 탑층이고 AlJGa1 - JN 초격자층(126-1B, ...126-MB)은 버텀층일 수 있다.
예를 들어, 제1 초격자층부(122)는 Al0 .25Ga0 .75N/AlN 페어가 적어도 한 번 중첩된 구조를 가질 수 있고, 제2 초격자층부(126)는 AlN/GaN 초격자층 페어가 적어도 한 번 중첩된 구조를 가질 수 있다.
제2 초격자층부(126)에서 알루미늄의 함량비(I)와 제1 초격자층부(122)에서 알루미늄의 함량비(X)는 서로 다를 수도 있고 서로 동일할 수도 있다. 또한, 제1 초격자층부(122)와 제2 초격자층부(126)의 구성 물질은 서로 다르거나 동일할 수 있다.
전술한 제1 초격자층부(122)는 알루미늄이 풍부한 고저항층이고, 제2 초격자층부(126)는 알루미늄이 풍부하지 않아 GaN에 가까울 수 있다.
한편, 삽입층(124)은 제1 초격차층부(122)와 제2 초격자층부(126) 사이에 배치되며, GaN 또는 AlGaN 중 적어도 하나를 포함할 수 있다.
또한, 삽입층(124)은 언도프된 층일 수도 있고, 불순물 예를 들어, 철(Fe), 탄소(carbon) 또는 아연(Zn) 중 적어도 하나에 의해 도핑될 수도 있다.
또한, 삽입층(124)의 두께(t)가 100 ㎚보다 작거나 300 ㎚보다 클 경우, 웨이퍼의 휨 정도를 50 ㎛보다 작게 제어하기 어려울 수도 있다. 따라서, 삽입층(124)의 두께(t)는 100 ㎚ 내지 300 ㎚일 수 있다. 삽입층(124)의 두께(t)는 제2 초격자층부(126)에 포함된 각 초격자층의 두께에 따라 결정될 수도 있다.
또한, 삽입층(124)이 질화물 반도체층(120)의 전체 길이(L)에서 0.2L보다 작거나 0.8L보다 큰 위치에 배치될 경우, 웨이퍼의 휨 정도를 50 ㎛보다 작게 제어하기 어려울 수도 있다. 따라서, 삽입층(124)은 질화물 반도체층(120)의 전체 길이(L)에서 0.2L 내지 0.8L 예를 들어, 0.3L 내지 0.7L의 위치에 배치될 수도 있다.
또한, 삽입층(124)이 AlGaN으로 구현될 경우, AlGaN에 포함된 알루미늄(Al)의 함량비는 0.1 이하일 수 있다.
삽입층(124)이 질화물 반도체층(120)의 전체 길이(L) 중 어느 지점에 배치되는가 또는 삽입층(124)의 두께(t) 중 적어도 하나에 의해 웨이퍼의 휨 정도가 제어될 수 있다.
한편, 소자부(130)는 질화물 반도체층(120) 위에 배치된다. 소자부(130)는 도 1에 도시된 반도체 소자(100)의 응용 례에 따라 다양한 모습을 가질 수 있다.
이하, 전력 반도체 소자에 응용된 반도체 소자(100A)의 구성 및 동작을 도 2를 참조하여 다음과 같이 설명한다.
도 2는 도 1에 도시된 반도체 소자(100)를 이용한 전력 반도체 소자(100A)의 단면도를 나타낸다.
도 2를 참조하면, 전력 반도체 소자(100A)는 기판(110), 버퍼층(112), 질화물 반도체층(120) 및 소자부(130A)를 포함한다. 도 2에 도시된 기판(110), 버퍼층(112) 및 질화물 반도체층(120)은 도 1에 도시된 바와 동일하므로 동일한 참조부호를 사용하였으며 이에 대한 중복되는 설명을 생략한다.
소자부(130A)는 채널층(132), 전자 공급층(134), 코팅층(136) 및 전극부(138)를 포함한다.
채널층(132)은 질화물 반도체층(120)과 전자 공급층(134) 사이에 배치된다. 채널층(132)은 전자의 이동도를 향상시키기 위해 언도프된(undoped) 층일 수 있으며, 적어도 하나의 GaN 층을 포함할 수 있다.
전자 공급층(134)은 채널층(132)과 코팅층(136) 사이에 배치된다. 전자 공급층(134)은 채널(132A)의 형성에 도움을 주는 층으로서 밴드 갭 에너지를 휘게 하는 역할을 한다. 전자 공급층(134)은 채널(132A)보다 밴드 폭이 큰 층으로서, 층 전체에서 균일한 분극 밀도를 가질 수 있다. 전자 공급층(134)은 채널층(132)보다 작은 격자 정수를 갖는다. 따라서, 전자 공급층(134)과 채널층(132)은 이종 접합(heterojunction) 계면(132B)을 형성한다. 이와 같이, 격자 정수 차를 갖는 채널층(132)과 전자 공급층(1334)이 이종 접합 계면(132B)을 형성할 경우, 격자 정수 차에 의해 자발 분극(spontaneous polarization)과 피에조 분극(piezoelectric polarization)이 야기되어, 이종 접합 계면(132B)에서 채널층(132) 측에 채널인 2차원 전자 가스(2-DEG:2-Dimensional Electron Gas)층(132A)이 발생될 수 있다. 즉, 게이트 전극(138G)에 게이트 바이어스를 인가할 때, 이종 접합 계면(132B)에서 채널층(132) 측에 채널(132A)이 형성된다. 이와 같이, 전자 공급층(134)은 전자에 대해 배리어의 역할을 하므로, 이종 접합 계면(132B)에서 채널층(132)에 2-DEG층(132A)이 형성될 수 있다.
전자 공급층(134)은 은 3족-5족 또는 2족-6족 등의 화합물 반도체로 구현될 수 있다. 예를 들어, AlaInbGa(1-a-b)N (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 전자 공급층(134)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN과 같은 질화물 반도체층 또는 AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP 또는 InP 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 전자 공급층(134)은 AlxGaN 또는 AlxInGaN을 포함할 수 있다. 또한, 전자 공급층(134)은 전자의 이동도를 향상시키기 위해, 언도프된 층일 수 있다.
코팅층(136)은 전자 공급층(134) 위에 배치된다. 코팅층(136)은 전자 공급층(134)을 보호하는 역할을 한다. 코팅층(136)은 GaN 또는 SiNy 중 적어도 하나를 포함할 수 있으며, 2 ㎚의 두께를 가질 수 있다. 여기서, y는 양의 자연수이다. 경우에 따라, 코팅층(136)은 생략될 수도 있다.
전극부(138)는 코팅층(136) 위에 배치된다. 전극부(138)는 게이트 전극(138G), 소스 콘택(138S) 및 드레인 콘택(138D)를 포함한다.
게이트 전극(138G)은 금속 물질을 포함할 수 있다. 예를 들어, 게이트 전극(138G)은 내화 금속(refractory metal) 또는 이러한 내화 금속의 혼합물일 수 있다. 또는, 게이트 전극(138G)은 Ni(Nickel), Au(Aurum), Pt(Platinum), Ta(Tantalum), TaN(Tantalum Nitride), TiN(Titanium Nitride), Pd(Palladium), W(tungsten) 또는 WSi2(Tungstem silicide) 중 적어도 하나의 물질을 포함하여 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 게이트 전극(138G)은 Ni/Au의 다층 구조 또는 Pt의 단층 구조를 가질 수 있다.
소스 콘택(138S)은 게이트 전극(138G)의 일측으로부터 이격되어 전자 공급층(136) 위에 배치된다. 드레인 콘택(138D)은 게이트 전극(138G)의 타측으로부터 이격되어 전자 공급층(136) 위에 배치된다.
소스 및 드레인 콘택(138S, 138D) 각각은 금속으로 형성될 수 있다. 또한, 소스 및 드레인 콘택(138S, 138D) 각각은 게이트 전극(138G)의 물질과 동일한 물질을 포함할 수 있다. 또한, 소스 및 드레인 콘택(138S, 138D) 각각은 오믹 특성을 갖는 반사 전극 재료로 형성될 수 있다. 예를 들어, 소스 및 드레인 콘택(138S, 138D) 각각은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au), 또는 몰리브덴(Mo) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 소스 및 드레인 콘택(138S, 138D) 각각은 Ti/Al 또는 Ti/Mo의 다층 구조를 가질 수 있다.
실시 예는 도 2에 예시된 게이트 전극(138G), 소스 및 드레인 콘택(138S, 138D)의 형상과 구조에 의해 국한되지 않는다. 즉, 다른 실시 예에 의하면, 게이트 전극(138G)과 코팅층(136) 사이에 게이트 절연층(미도시)이 더 배치될 수도 있다.
이하, 도 1에 예시된 반도체 소자(100)를 이용하여 발광 소자를 구현한 실시 예에 따른 반도체 소자(100B)의 구성 및 동작을 도 3을 참조하여 다음과 같이 설명한다.
도 3은 실시 예에 따른 발광 소자용 반도체 소자(100B)의 단면도를 나타낸다.
도 3을 참조하면, 발광 소자용 반도체 소자(100B)는 기판(110), 버퍼층(112), 질화물 반도체층(120) 및 소자부(130B)를 포함한다. 도 3에 도시된 기판(110), 버퍼층(112) 및 질화물 반도체층(120)은 도 1에 도시된 바와 동일하므로 동일한 참조부호를 사용하였으며 이에 대한 중복되는 설명을 생략한다.
도 1에 도시된 소자부(130)는 발광 구조물(130B)을 포함할 수 있다. 발광 구조물(130B)은 제1 도전형 반도체층(133), 활성층(135) 및 제2 도전형 반도체층(137)을 포함한다.
제1 도전형 반도체층(133)은 질화물 반도체층(120)과 활성층(135) 사이에 배치되며, 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ족 화합물 반도체를 포함할 수 있으며, AlcIndGa(1-c-d)N (0 ≤ c ≤ 1, 0 ≤ d ≤ 1, 0 ≤ c+d ≤ 1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제1 도전형 반도체층(133)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP 및 InP 중에서 선택되는 적어도 하나로 형성될 수 있다. 또한, 제1 도전형 반도체층(133)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다.
활성층(135)은 제1 도전형 반도체층(133)을 통해 주입되는 전자(또는, 정공)와, 제2 도전형 반도체층(137)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(135)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
활성층(135)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(135)은 트리메틸 갈륨(TMG:Trimethyl Gallium) 가스, 암모니아(NH3) 가스, 질소 가스(N2) 및 트리메틸 인듐(TMIn:Trimethyl Indium) 가스가 주입되어 다중 양자우물구조가 형성될 수 있으나, 이에 한정되는 것은 아니다.
활성층(135)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs 및 GaP(InGaP)/AlGaP 중 어느 하나, 또는 그 이상의 페어 구조로 형성될 수 있으나, 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(137)은 제2 도전형 도펀트가 도핑된 Ⅲ-Ⅴ족 화합물 반도체를 포함할 수 있으며, IneAlfGa1 -e- fN (0 ≤ e ≤ 1, 0 ≤ f ≤ 1, 0 ≤ e+f ≤ 1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제2 도전형 반도체층(137)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있으나 이에 한정되지 않는다.
전술한 발광 구조물에서, 제1 도전형 반도체층(133)은 n형 반도체층으로 이루어지고, 제2 도전형 반도체층(137)은 p형 반도체층으로 이루어지는 경우를 예시하였다. 그러나, 제1 도전형 반도체층(133)은 p형 반도체층으로 이루어지고, 제2 도전형 반도체층(137)은 n형 반도체층으로 이루어질 수도 있다. 즉, 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, 및 p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도시하지는 않았으나, 제1 및 제2 도전형 반도체층(133, 137)에 각각 전기적으로 연결되는 제1 및 제2 전극(미도시)이 배치될 수도 있다. 즉, 도 3에 예시된 반도체 소자(100B)는 수평형 본딩 구조를 갖는 발광 소자일 수 있다. 이 경우, 제1 도전형 반도체층(133), 활성층(135) 및 제2 도전형 반도체층(137)이 메사 식각(MESA etching)되어 노출된 제1 도전형 반도체층(133)의 위에 제1 전극이 배치되고, 제2 도전형 반도체층(137) 위에 제2 전극이 배치된다.
이하, 도 1에 도시된 반도체 소자(100)의 실시 예에 의한 제조 방법을 다음과 같이 첨부된 도 4a 내지 도 4c를 참조하여 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 도 1에 도시된 반도체 소자(100)는 도 4a 내지 도 4c에 예시된 방법 이외의 다른 방법으로도 제조될 수 있다
도 4a 내지 도 4c는 반도체 소자(100)의 실시 예에 의한 제조 방법을 설명하기 위한 공정 단면도이다.
도 4a를 참조하면, 기판(110)을 준비한다. 기판(110)은 실리콘 기판, 실리콘 카바이드 기판, GaN 기판 또는 사파이어 기판일 수 있으나, 실시 예는 기판(110)의 종류에 국한되지 않는다. 예를 들어, 기판(110)은 (111) 결정면을 주면으로서 갖는 실리콘 기판일 수 있으며, 실리콘 기판(110)의 두께는 100 ㎚ 내지 200 ㎚일 수 있다.
만일, 기판(110)이 실리콘 기판인 경우 암모니아(NH3) 가스가 없는 상태에서 트리메틸 알루미늄(TMA:Trimethyl Aluminum) 가스에 15 초 동안 노출시켜 초(ultra) 알루미늄막을 증착시킴으로써, 실리콘 질화물이 실리콘 기판(110)의 표면상에 형성되는 것을 방지한다. 경우에 따라서는 실리콘 기판(110)을 예를 들면 약 900 ℃의 온도까지 급속 어닐링(rapid annealing)하여 실리콘 기판(110)상의 자연 산화막을 제거하는 공정이 부가적으로 더 수행될 수도 있다. 그러나, 이에 국한되지 않고 다양한 형태로 실리콘 기판(110)을 준비할 수 있다.
이후, 기판(110) 위에 버퍼층(112)을 형성한다. 버퍼층(112)은 AlN, AlAs, SiC 또는 AlGaN 중 적어도 하나를 포함할 수 있다. 버퍼층(112)이 임계 두께 이상을 가질 경우, 실리콘 기판(110)으로부터 실리콘 원자의 확산이 방지되어 멜트 백(melt-back)이 방지될 수 있다. 이를 위해, 버퍼층(112)은 수십 또는 수백 나노 미터의 두께를 가질 수 있으며, 예를 들어 100 ㎚ 이상이고 300 ㎚ 보다 작은 두께를 가질 수 있다. 경우에 따라 버퍼층(112)은 생략될 수도 있다.
만일, 기판(110)이 실리콘 기판인 경우 암모니아를 사용하면서 약 900 ℃의 온도에서 실리콘 기판(110) 상에 소정의 두께를 가지는 AlN 버퍼층(112)을 형성할 수 있다. 이때, AlN 버퍼층(112)의 두께가 결정 두께 이상으로 증가할 때, AlN 섬(island)의 융합에 의해 3차원 성장 모드로부터 2차원 성장 모드로 변한다. 이와 같이 융합된 AlN 섬은 실리콘 기판(110)을 완전히 덮을 수 있기 때문에, 실리콘 원자의 확산이 방지될 수 있다. 또는, 전술한 방법 이외의 다른 다양한 방법에 의해 AlN 버퍼층(112)이 실리콘 기판(110) 상에 형성될 수 있다.
이후 계속해서 도 4a를 참조하면, 버퍼층(112) 위에 제1 초격자층부(122)를 형성한다. 제1 초격자층부(122)는 AlXGa1 - XN/AlYGa1 - YN 초격자층 페어(pair)(122-1, ..., 122-N)가 적어도 한 번 중첩된 구조를 가질 수 있다. AlXGa1 - XN/AlYGa1 - YN 초격자층 페어(122-1, ..., 122-N) 각각에서, AlXGa1 - XN 초격자층(122-1A, ...122-NA) 및 AlYGa1 - YN 초격자층(122-1B, ..., 122-NB)의 상대적인 위치는 제한이 없다. 예를 들면, 도 4a에 예시된 바와 같이 AlYGa1 - YN 초격자층(122-1B, ...122-NB)을 먼저 형성한 후 AlYGa1 - YN 초격자층(122-1B, ...122-NB) 위에 AlXGa1 - XN 초격자층(122-1A, ...122-NA)을 형성할 수도 있다. 또는, 도 4a에 예시된 바와 달리 AlXGa1 - XN 초격자층(122-1A, ...122-NA)을 형성한 후, AlXGa1 - XN 초격자층(122-1A, ...122-NA)위에 AlYGa1-YN 초격자층(122-1B, ...122-NB)을 형성할 수도 있다.
이후, 도 4b를 참조하면, 제1 초격자층부(122) 위에 삽입층(124)을 형성한다.
삽입층(124)은 GaN 또는 AlGaN 중 적어도 하나를 이용하여 형성될 수 있다.
또한, 삽입층(124)은 언도프된 층일 수도 있고, 불순물 예를 들어, 철(Fe), 탄소(carbon) 또는 아연(Zn) 중 적어도 하나를 도핑하여 형성될 수도 있다.
또한, 삽입층(124)을 100 ㎚ 내지 300 ㎚의 두께(t)로 형성할 수 있다.
또한, 삽입층(124)을 질화물 반도체층(120)의 전체 길이(L)에서 0.2L 내지 0.8L 사이 예를 들어, 0.3L 내지 0.7L의 위치에 형성할 수도 있다.
또한, 알루미늄(Al)의 함량비를 0.1 이하로 갖는 AlGaN에 의해 삽입층(124)을 형성할 수도 있다.
이후, 도 4c를 참조하면, 삽입층(124) 위에 제2 초격자층부(126)를 형성한다.
제2 초격자층부(126)는 AlIGa1 - IN/AlJGa1 - JN 초격자층 페어(126-1, ...126-M)가 적어도 한 번 중첩된 구조를 가질 수 있다. AlIGa1 - IN/AlJGa1 - JN 초격자층 페어(126-1, ..., 126-M) 각각에서, AlIGa1 - IN 초격자층(126-1A, ...126-MA) 및 AlJGa1 - JN 초격자층(126-1B, ..., 126-MB)의 상대적인 위치는 제한이 없다. 예를 들면, 도 4c에 예시된 바와 같이 AlIGa1 - IN 초격자층(126-1A, ...126-MA)을 형성한 이후, AlIGa1 - IN 초격자층(126-1A, ...126-MA) 위에 AlJGa1 - JN 초격자층(126-1B, ...126-MB)을 형성할 수 있다. 또는, 도 4c에 예시된 바와 달리 AlJGa1 - JN 초격자층(126-1B, ...126-MB)을 형성한 이후, AlJGa1 - JN 초격자층(126-1B, ...126-MB) 위에 AlIGa1 - IN 초격자층(126-1A, ...126-MA)을 형성할 수도 있다.
또한, 알루미늄의 함량비(X)는 서로 다르게 하거나 서로 동일하게 하여, 제1 및 제2 초격자층부(122, 126)를 형성할 수 있다.
이후, 도 1을 참조하면, 제2 초격자층부(126) 위에 소자부(130)를 형성한다.
소자부(130)는 도 1에 도시된 반도체 소자(100)가 전력 반도체 소자(100A)에 응용될 경우, 도 2에 예시된 바와 같다.
이 경우, 제2 초격자층부(126) 위에 채널층(132)을 형성한다. 채널층(132)은 전자의 이동도를 향상시키기 위해 언도프된 층일 수 있다. 채널층(132)은 적어도 하나의 GaN 층에 의해 형성될 수 있다.
이후, 채널층(132) 위에 전자 공급층(134)을 형성한다. 전자 공급층(134)은 3족-5족 또는 2족-6족 등의 화합물 반도체을 이용하여 형성될 수 있다. 예를 들어, AlaInbGa(1-a-b)N (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 반도체 물질에 의해 형성될 수 있다. 전자 공급층(134)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN과 같은 질화물 반도체층 또는 AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP 또는 InP 중 적어도 어느 하나를 이용하여 형성될 수 있다. 예를 들어, 전자 공급층(134)은 AlxGaN 또는 AlxInGaN에 의해 형성될 수 있다. 또한, 전자 공급층(134)은 전자의 이동도를 향상시키기 위해, 언도프된 층일 수 있다.
이후, 전자 공급층(134) 위에 코팅층(136)을 형성한다. 코팅층(136)은 GaN 또는 SiNy 중 적어도 하나를 이용하여 2 ㎚의 두께로 형성될 수 있다. 여기서, y는 양의 자연수이다. 경우에 따라, 코팅층(136)은 생략될 수도 있다.
이후, 코팅층(136) 위에 전극부(138)를 형성한다. 즉, 코팅층(136) 위에 서로 이격되어 배치되도록 게이트 전극(138G), 소스 콘택(138S) 및 드레인 콘택(138D)을 형성할 수 있다. 예를 들어, 게이트 전극(138G)은 내화 금속 또는 이러한 내화 금속의 혼합물을 이용하거나, Ni(Nickel), Au(Aurum), Pt(Platinum), Ta(Tantalum), TaN(Tantalum Nitride), TiN(Titanium Nitride), Pd(Palladium), W(tungsten) 또는 WSi2(Tungstem silicide) 중 적어도 하나의 물질을 이용하여 단층 또는 다층 구조로 형성될 수 있다.
소스 및 드레인 콘택(138S, 138D) 각각은 금속으로 형성될 수 있다. 또한, 소스 및 드레인 콘택(138S, 138D) 각각은 게이트 전극(138G)의 물질과 동일한 물질에 의해 형성될 수 있다. 또한, 소스 및 드레인 콘택(138S, 138D) 각각은 오믹 특성을 갖는 반사 전극 재료로 형성될 수 있다. 예를 들어, 소스 및 드레인 콘택(138S, 138D) 각각은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au), 또는 몰리브덴(Mo) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
또는, 소자부(130)는 도 1에 도시된 반도체 소자(100)가 발광 소자에 응용될 경우, 도 3에 예시된 바와 같다.
이 경우, 제2 초격자층부(126) 위에 발광 구조물(130B)을 형성한다. 즉, 제2 초격자층부(126) 위에 제1 도전형 반도체층(133)을 형성한다.
제1 도전형 반도체층(133)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ족 화합물 반도체를 포함할 수 있으며, AlcIndGa(1-c-d)N (0 ≤ c ≤ 1, 0 ≤ d ≤ 1, 0 ≤ c+d ≤ 1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제1 도전형 반도체층(133)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP 및 InP 중에서 선택되는 적어도 하나로 형성될 수 있다. 또한, 제1 도전형 반도체층(133)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다.
이후, 제1 도전형 반도체층(133) 위에 활성층(135)을 형성한다. 활성층(135)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(135)은 트리메틸 갈륨(TMG:Trimethyl Gallium) 가스, 암모니아(NH3) 가스, 질소 가스(N2) 및 트리메틸 인듐(TMIn:Trimethyl Indium) 가스가 주입되어 다중 양자우물구조가 형성될 수 있으나, 이에 한정되는 것은 아니다.
활성층(135)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs 및 GaP(InGaP)/AlGaP 중 어느 하나, 또는 그 이상의 페어 구조로 형성될 수 있으나, 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
이후, 활성층(135) 위에 제2 도전형 반도체층(137)을 형성한다. 제2 도전형 반도체층(137)은 제2 도전형 도펀트가 도핑된 Ⅲ-Ⅴ족 화합물 반도체를 포함할 수 있으며, IneAlfGa1 -e- fN (0 ≤ e ≤ 1, 0 ≤ f ≤ 1, 0 ≤ e+f ≤ 1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제2 도전형 반도체층(137)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있으나 이에 한정되지 않는다.
전술한 버퍼층(112), 질화물 반도체층(120) 및 소자부(130) 각각은 예를 들어 Ga, Al 및 N을 금속유기화학기상증착(MOCVD:Metal Organic Chemical Vapor Deposition)법, 유기금속기상성장(MOVPE:Metal Organic Vapor Phase Epitaxy)법, 분자선에피택시(MBE:Molecular Beam Epitaxy)법 또는 수소화기상증착에피택시(HVPE:Hydride Vapor Phase Epitaxy)법 등에 의해 성장시킬 수 있다. 예를 들어, 트리메틸 갈륨(TMG:Trimethyl Gallium), TMA 및 NH3를 포함하는 전구체 물질을 이용하여, MOCVD법으로 Ga, Al 및 N을 포함하는 제1 내지 제3 반도체층(140, 160C, 190)이 형성될 수 있다.
이하, 실시 예에 의한 반도체 소자(100, 100A, 100B)의 휨 현상을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 5a 및 도 5b는 실시 예에 의한 반도체 소자(100, 100A, 100B)의 휨 현상을 설명하기 위한 그래프이다. 여기서, 횡축은 반도체 소자(100, 100A, 100B)를 성장하는 두께(T)를 나타내고, 종축은 웨이퍼 휨(bowing 또는 warping)을 나타낸다. 두께(T)가 0인 지점은 도 1, 도 2 및 도 3에 예시된 질화물 반도체층(120)과 소자부(130) 간의 경계면에 해당하고, 두께(T)가 '0'인 지점을 기준으로 왼쪽 (-) 부분은 질화물 반도체층(120)에 해당하고, 오른쪽 (+) 부분은 소자부(130)에 해당한다. 또한, 웨이퍼가 볼록하게 휠 경우 종축의 웨이퍼의 휨 정도는 0보다 작고, 웨이퍼가 오목하게 휠 경우 종축의 웨이퍼의 휨 정도는 0보다 크게 된다.
도 5a는 질화물 반도체층(120)이 제1 및 제2 초격자층부(122, 126)만을 포함하고, 삽입층(124)을 포함하지 않을 경우에 웨이퍼의 휨 정도를 나타낸다. 도 5a를 참조하면, 질화물 반도체층(120)의 두께가 1.7 ㎛일 때(▲)보다 2.0 ㎛ 일 때(●) 웨이퍼의 휨 정도가 더 크고, 두께가 2.0 ㎛ 일때(●)보다 2.3 ㎛일 때(■) 웨이퍼의 휨 정도가 더 큼을 알 수 있다. 이와 같이, 질화물 반도체층(120)의 두께가 커질수록 웨이퍼는 더 많이 오목하게 휘어진다. 또한, 소자부(130)를 성장시키는 초기에 웨이퍼의 휨 정도가 감소하지만 소자부(130)를 1 ㎛ 이상으로 두껍게 성장시킬수록 웨이퍼의 휨 정도가 증가함을 알 수 있다.
도 5b는 질화물 반도체층(120)이 제1 및 제2 초격자층부(122, 126)뿐만 아니라 삽입층(124)을 포함하는 경우(●)의 웨이퍼 휨 정도와 삽입층(124)을 포함하지 않는 경우(■)의 웨이퍼의 휨 정도를 대비하여 나타낸다. 도 5b를 참조하면, 소자부(130)의 두께(T)를 2 ㎛ 이상으로 성장시킬 때, 실시 예에 의한 반도체 소자(100, 100A, 100B)는 삽입층(124)을 포함하기(●) 때문에, 삽입층(124)을 포함하지 않을 때(■)보다 웨이퍼의 휨 정도가 감소함을 알 수 있다.
전술한 바와 같이, 질화물 반도체층(120)에 삽입층(124)을 마련하지 않을 경우 소자부(130)의 두께가 2 ㎛ 이상으로 두껍게 성장하면 웨이퍼의 휨이 50 ㎛를 넘는 반면, 실시 예에 의하면 삽입층(124)을 마련함으로써 소자부(130)의 두께가 2 ㎛ 이상으로 두껍게 성장하는 경우에도 웨이퍼의 휨이 50 ㎛를 넘지 않을 수 있다.
실시 예에 의한 반도체 소자는 삽입층(124)을 배치하여 웨이퍼의 휨 정도를 개선함으로써 두껍게 성장된 소자층(130)을 포함할 수 있다. 그러므로, 실시 예의 반도체 소자(100, 100B)는 소자부(130)의 두께가 증가하여 전력 반도체 소자의 항복 전압(BV)이 증가하므로 양호한 소자 특성을 가질 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 100A, 100B: 반도체 소자 110: 버퍼층
120: 질화물 반도체층 122: 제1 초격자층부
124: 삽입층 126: 제2 초격자층부
130: 130A, 130B: 소자부 132: 채널층
133: 제1 도전형 반도체층 134: 전자 공급부
135: 활성층 136: 코팅부
137: 제2 도전형 반도체층 138: 전극부
138G: 게이트 전극 138S: 소스 콘택
138D: 드레인 콘택

Claims (10)

  1. 기판;
    상기 기판 위에 배치된 질화물 반도체층; 및
    상기 질화물 반도체층 위에 배치된 소자부를 포함하고,
    상기 질화물 반도체층은
    상기 기판 위에 배치되며, AlXGa1-XN(0≤X<0.3)/AlYGa1-YN(0.8<Y≤1) 초격자층 페어가 적어도 한 번 중첩된 구조를 가지고 Al의 함량이 많은 고저항 성분의 제1 초격자층부;
    상기 제1 초격자층부 위에 배치되며, GaN 또는 AlGaN을 포함하여 100nm 내지 300 nm의 두께를 갖는 하나의 삽입층; 및
    상기 삽입층 위에 배치되며, AlIGa1-IN(0.8<I≤1)/AlJGa1-JN(0≤J<0.3) 초격자층 페어가 적어도 한 번 중첩된 구조를 가지고 상기 제1 초격자층부보다 상대적으로 Al의 함량이 낮은 제2 초격자층부를 포함하고,
    상기 삽입층은 상기 질화물 반도체층의 전체 길이(L)에서 0.4L 내지 0.7L 사이의 위치에 배치되고,
    상기 삽입층에 포함된 AlGaN의 알루미늄(Al) 함량비는 0.1 이하인 반도체 소자.
  2. 제1 항에 있어서, 상기 삽입층은 불순물에 의해 도핑되고,
    상기 불순물은 철(Fe), 탄소(carbon) 또는 아연(Zn) 중 적어도 하나를 포함된 반도체 소자.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1 항에 있어서, 상기 소자부는
    상기 질화물 반도체층 위에 배치된 채널층;
    상기 채널층 위에 배치된 전자 공급층;
    상기 전자 공급층 위에 배치된 전극부를 포함하고,
    상기 전극부는
    게이트 전극;
    상기 게이트 전극의 일측으로부터 이격되어 배치된 소스 콘택; 및
    상기 게이트 전극의 타측으로부터 이격되어 배치된 드레인 콘택을 포함하는 반도체 소자.
  10. 제1 항에 있어서, 상기 소자부는
    상기 질화물 반도체층 위에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 위에 배치된 활성층; 및
    상기 활성층 위에 배치된 제2 도전형 반도체층을 포함하는 반도체 소자.
KR1020130119387A 2013-10-07 2013-10-07 반도체 소자 KR102137743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130119387A KR102137743B1 (ko) 2013-10-07 2013-10-07 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130119387A KR102137743B1 (ko) 2013-10-07 2013-10-07 반도체 소자

Publications (2)

Publication Number Publication Date
KR20150040629A KR20150040629A (ko) 2015-04-15
KR102137743B1 true KR102137743B1 (ko) 2020-07-24

Family

ID=53031923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130119387A KR102137743B1 (ko) 2013-10-07 2013-10-07 반도체 소자

Country Status (1)

Country Link
KR (1) KR102137743B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608142B1 (ko) * 2016-12-26 2023-11-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 구비한 광원 모듈
TWI762467B (zh) * 2017-02-22 2022-05-01 晶元光電股份有限公司 氮化物半導體磊晶疊層結構及其功率元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527988A (ja) * 2002-12-04 2005-09-15 エムコア・コーポレイション 窒化ガリウムベース素子及び製造方法
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5987288B2 (ja) * 2011-09-28 2016-09-07 富士通株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527988A (ja) * 2002-12-04 2005-09-15 エムコア・コーポレイション 窒化ガリウムベース素子及び製造方法
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法

Also Published As

Publication number Publication date
KR20150040629A (ko) 2015-04-15

Similar Documents

Publication Publication Date Title
US9899493B2 (en) High electron mobility transistor and method of forming the same
US9548376B2 (en) Method of manufacturing a semiconductor device including a barrier structure
US8772831B2 (en) III-nitride growth method on silicon substrate
US20130140525A1 (en) Gallium nitride growth method on silicon substrate
KR102011761B1 (ko) 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드
US9793367B2 (en) Ohmic contact to semiconductor
US20100038674A1 (en) Light-Emitting Diode With Current-Spreading Region
JP4474292B2 (ja) 半導体装置
US11929429B2 (en) Nitride-based semiconductor device and method for manufacturing the same
US11387356B2 (en) Semiconductor structure and high-electron mobility transistor device having the same
EP2565930B1 (en) III-nitride semiconductor device
KR102137743B1 (ko) 반도체 소자
US10714607B1 (en) High electron mobility transistor
JP4446869B2 (ja) へテロ接合型のiii−v族化合物半導体装置とその製造方法
TWI740457B (zh) 半導體結構以及半導體裝置
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
KR101935928B1 (ko) 게이트 누설 전류가 감소된 고 전자 이동도 트랜지스터
US20230369480A1 (en) Electronic device employing two-dimensional electron gas with reduced leakage current
KR102087945B1 (ko) 전력 반도체 소자
KR102113253B1 (ko) 질화물계 반도체 소자
WO2024011609A1 (en) Semiconductor device and method for manufacturing thereof
US20220005939A1 (en) Semiconductor device and fabrication method thereof
WO2023184199A1 (en) Nitride-based semiconductor device and method for manufacturing the same
KR20160024439A (ko) 발광소자 및 조명시스템
CN113594242A (zh) 半导体结构以及半导体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant