TW201310188A - 電壓調節器 - Google Patents

電壓調節器 Download PDF

Info

Publication number
TW201310188A
TW201310188A TW101109495A TW101109495A TW201310188A TW 201310188 A TW201310188 A TW 201310188A TW 101109495 A TW101109495 A TW 101109495A TW 101109495 A TW101109495 A TW 101109495A TW 201310188 A TW201310188 A TW 201310188A
Authority
TW
Taiwan
Prior art keywords
circuit
voltage
transistor
output
gate
Prior art date
Application number
TW101109495A
Other languages
English (en)
Other versions
TWI540405B (zh
Inventor
Socheat Heng
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201310188A publication Critical patent/TW201310188A/zh
Application granted granted Critical
Publication of TWI540405B publication Critical patent/TWI540405B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

[課題]提供與基準電壓電路之啟動特性無關係，可以連續並且順利地防止衝擊電流的電壓調節器。[解決手段]具備有衝擊電流防止電路，該衝擊電流防止電路具備：定電流電路；源極被連接於定電流電路，閘極藉由輸出電壓檢測電路而被控制之第一電晶體；被連接於第一電晶體和輸出電晶體之閘極之間的電容；閘極被連接於第一電晶體之源極，源極被連接於電源端子的第二電晶體；被連接於第二電晶體和輸出電晶體之間，閘極藉由輸出電壓檢測電路而被控制之第三電晶體。

Description

電壓調節器
本發明係關於具備有衝擊電流防止電路的電壓調節器，更詳細而言，關於為了抑制於啟動時產生流入至輸出電容的衝擊電流，限制輸出驅動器之閘極之變動量，並控制衝擊電流的衝擊電流防止電路。
針對以往之衝擊電流防止電路予以說明。第3圖為以往之定電壓電路之電路圖。定電壓電路係由定電壓源401和衝擊電流防止電路之軟啟動電路所構成。軟啟動電路具備比較器404和延遲電路412和定電流源407和電容408和電阻403和開關402、410、411。
定電流源407和電容408之接點係連接於定電壓電路之輸出端子101。比較器404係輸出端子101連接於非反轉輸入端子，定電壓源401之輸出端子經偏置電壓405而連接於反轉輸入端子。比較器404之輸出端子係連接於開關402和定電流源407和延遲電路412。延遲電路412之輸出端子係連接於開關411。
電容408係從定電流源407接受定電流Ic之電流而被充電。比較器404係比較從定電壓源401之輸出電壓減去特定之偏置電壓405之電壓，和定電流源407和電容408之接點之電壓，輸出因應其比較結果之輸出電壓。比較器404之輸出電壓係經開關402、定電流源407、延遲 電路412而控制開關411。當開關402導通時，從定電壓源401經電阻403依照RC之時間定數對電容408充電。延遲電路412接受比較器404之Hi之輸出電壓而經過特定之時間後使開關411導通。當開關411導通時，定電壓源401之輸出電壓直接被輸出至輸出端子101。
針對以往之定電壓電路之動作予以說明。在開關410導通之狀態下，定電壓電路停止動作，而輸出端子101之輸出電壓成為0V。當開關410斷開時，定電壓電路開始動作。從定電流源407接受定電流Ic之電流，使電容408開始充電定電流。此時，輸出端子101之輸出電壓係因應定電流Ic和電容408而直線性上升。被充電至電容408之電壓，當超過從定電壓源401之電壓減去偏置電壓405之電壓時，比較器404之輸出訊號則反轉。因此，開關402導通，定電流源407停止，延遲電路412開始動作。藉由定電流源407停止，從定電壓源401之輸出電壓經電阻403而對電容408進行充電。
延遲電路412開始動作而經過特定時間之後，藉由開關411導通，定電壓源401之輸出電壓直接成為輸出端子101之輸出電壓。如上述說明般，藉由定電壓電路之輸出端子101之輸出電壓漸漸上升，可以防止定電壓電路之輸出端子101之衝擊電流(例如，參照專利文獻1之第2圖)。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2000-56843號公報
但是，在以往之技術中，因以開關切換軟啟動期間和定電壓輸出期間，故有直線性上升之輸出電壓不連續之課題。並且，因需要比較器或延遲電路，故有電路規模變大之課題。
本發明係鑒於上述課題，提供具備有電路規模小，可以連續並且流暢地使輸出電壓升起之衝擊電流防止電路的電壓調節器。
具備有本發明之增壓電路的電壓調節器，具備：基準電壓電路，其係用以輸出基準電壓；輸出電晶體；第一差動放大電路，其係用以放大上述基準電壓和將上述輸出電晶體輸出之電壓予以分壓之分壓電壓之差而予以輸出，並控制上述輸出電晶體之閘極；衝擊電流防止電路，其係用以控制上述輸出電晶體之閘極電壓，而防止衝擊電流；及輸出電壓檢測電路，其係用以控制上述衝擊電流防止電路，該電壓調節器之特徵為：上述衝擊電流防止電路具備：定電流電路，其係一端被連接於電源端子；第一電晶體，其係源極被連接於上述定電流電路之另一端，閘極藉由上述輸出電壓檢測電路被控制；電容，其係一端被連接於上 述第一電晶體之汲極，另一端被連接於上述輸出電晶體之閘極；第二電晶體，其係閘極被連接於上述第一電晶體之源極，源極被連接於電源端子；及第三電晶體，其係汲極被連接於上述輸出電晶體之閘極，源極被連接於上述第二電晶體之汲極，閘極藉由上述輸出電壓檢測電路而被控制。
本發明之具備有衝擊電流防止電路的電壓調節器因不使用開關，故可以連續性抑制衝擊電流。然後，自己不消耗掉消耗電流，可以縮小電路規模。
針對用以實施本發明之形態，參照圖面予以說明。
[實施例1]
第1圖為第一實施形態之電壓調節器之電路圖。第一實施形態之電壓調整器係由基準電壓電路101、差動放大電路102、PMOS電晶體104、電阻105、106、衝擊電流防止電路103、輸出電壓檢測電路110、電源端子150、接地端子100、輸出端子180所構成。衝擊電流防止電路103係由輸入端子210、輸出端子211、PMOS電晶體203、204、205、定電流電路202和電容206所構成。
差動放大電路102係反轉輸入端子被連接於基準電壓 電路101，非反轉輸入端子被連接於電阻105和106之連接點，輸出端子被連接於PMOS電晶體104之閘極及衝擊電流防止電路103之輸出端子211。基準電壓電路101之另一方被連接於接地端子100。PMOS電晶體104係源極被連接於電源端子150，汲極被連接於輸出端子180及電阻105之另一方。電阻106之另一方被連接於接地端子100。PMOS電晶體204係閘極被連接於衝擊電流防止電路103之輸入端子210及PMOS電晶體205之閘極，源極被連接於定電流電路202及PMOS電晶體203之閘極，汲極被連接於電容206。定電流電路202之另一方被連接於電源端子150。PMOS電晶體205係源極被連接於PMOS電晶體203之汲極，汲極被連接於電容206之另一方及衝擊電流防止電路103之輸出端子211。PMOS電晶體203之源極被連接於電源端子150。輸入端子210被連接於輸出電壓檢測電路110。
針對本實施形態之電壓調節器之動作予以說明。
電阻105和106係分壓輸出端子180之電壓的輸出電壓Vout，並輸出分壓電壓Vfb。差動放大電路102係比較基準電壓電路101之輸出電壓Vref和分壓電壓Vfb，以輸出電壓Vout成為一定之方式控制PMOS電晶體104之閘極電壓。當輸出電壓Vout比目標值高時，分壓電壓Vfb則高於基準電壓Vref，差動放大電路102之輸出訊號(PMOS電晶體104之閘極電壓)變高。然後，PMOS電晶體104呈斷開(OFF)，輸出電壓Vout變低。如此一來，控制 成輸出電壓Vout成為一定。當輸出電壓Vout低於目標值時，進行相反之動作而輸出電壓Vout變高。如此一來，控制成輸出電壓Vout成為一定。
接著，針對本實施形態之電壓調整器之電源電壓啟動時之動作予以說明。
差動放大電路102檢測輸出電壓Vout低，並控制閘極電壓使PMOS電晶體104呈接通(ON)。輸出電壓檢測電路110對衝擊電流防止電路103之端子210輸出Lo之信號。衝擊電流防止電路103係PMOS電晶體204和205呈接通(ON)。當PMOS電晶體204接通(ON)時，因PMOS電晶體203之閘極電壓成為Lo，故PMOS電晶體203接通(ON)。因PMOS電晶體203和PMOS電晶體205接通(ON)，故控制閘極電壓使PMOS電晶體104呈斷開(OFF)。在此，PMOS電晶體203和PMOS電晶體205流動之電流，被設計成小於差動放大電路102之輸出段之電晶體流動的電流。因此，PMOS電晶體203和PMOS電晶體205動作成防止差動放大電路102過度接通PMOS電晶體104。如此一來，衝擊電流防止電路103抑制輸出端子180之衝擊電流。
電源電壓啟動時，因藉由安定化電容或負荷電流之條件，PMOS電晶體104之閘極之過渡性之變動量也變化，故該變動量越大PMOS電晶體203之閘極電壓對電源電壓之變動量變大，使PMOS電晶體104之閘極返回至電源電壓之動作也變強。相反的，若變動量變小，PMOS電晶體 203之閘極電壓對電源電壓之變動量則變小，也幾乎無對PMOS電晶體104之閘極的動作。如此一來，可以因應安定化電容或負荷電流而將衝擊電流抑制成最小，一面進行高速啟動。
輸出電壓啟動後，從輸出電壓檢測電路110輸出Hi之訊號。因輸入端子210之電壓成為Hi，PMOS電晶體204、205被斷開(OFF)，衝擊電流防止電路103停止動作。如此一來，於通常動作時，可以防止錯誤動作，並進行低消耗電力化。
藉由上述，第一實施形態之電壓調節器能構防止電源起動時之衝擊電流，實現高速啟動。
[實施例2]
第2圖為第二實施形態之電壓調節器之電路圖。與第1圖不同的是將定電流電路202變更成電阻301之點。即使如此之構成，亦可以與第一實施形態之電壓調節器相同地動作。
100‧‧‧接地端子
150‧‧‧電源電壓端子
180‧‧‧輸出電壓端子
101‧‧‧基準電壓電路
102、404‧‧‧差動放大電路
103‧‧‧衝擊電流防止電路
202‧‧‧定電流電路
401‧‧‧定電壓源
407‧‧‧定電流源
412‧‧‧延遲電路
第1圖為表示第一實施形態之電壓調節器的電路圖。
第2圖為表示第二實施形態之電壓調節器的電路圖。
第3圖為表示以往之電壓調節器的電路圖。
100‧‧‧接地端子
101‧‧‧基準電壓電路
102‧‧‧差動放大電路
103‧‧‧衝擊電流防止電路
104‧‧‧PMOS電晶體
105、106‧‧‧電阻
110‧‧‧輸出電壓檢檢測電路
150‧‧‧電源端子
180‧‧‧輸出端子
202‧‧‧定電流電路
203‧‧‧PMOS電晶體
204‧‧‧PMOS電晶體
205‧‧‧PMOS電晶體
206‧‧‧電容
210‧‧‧輸入端子
211‧‧‧輸出端子

Claims (2)

  1. 一種電壓調節器，具備：基準電壓電路，其係用以輸出基準電壓；輸出電晶體；第一差動放大電路，其係用以放大上述基準電壓和將上述輸出電晶體輸出之電壓予以分壓之分壓電壓之差而予以輸出，並控制上述輸出電晶體之閘極；衝擊電流防止電路，其係用以控制上述輸出電晶體之閘極電壓，而防止衝擊電流；及輸出電壓檢測電路，其係用以控制上述衝擊電流防止電路，該電壓調節器之特徵為：上述衝擊電流防止電路具備：定電流電路，其係一端被連接於電源端子；第一電晶體，其係源極被連接於上述定電流電路之另一端，閘極藉由上述輸出電壓檢測電路被控制；電容，其係一端被連接於上述第一電晶體之汲極，另一端被連接於上述輸出電晶體之閘極；第二電晶體，其係閘極被連接於上述第一電晶體之源極，源極被連接於電源端子；及第三電晶體，其係汲極被連接於上述輸出電晶體之閘極，源極被連接於上述第二電晶體之汲極，閘極藉由上述輸出電壓檢測電路而被控制。
  2. 如申請專利範圍第一項所記載之電壓調節器，其中 上述定電流電路係由電阻所構成。
TW101109495A 2011-03-30 2012-03-20 Voltage regulator TWI540405B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011075590A JP5676340B2 (ja) 2011-03-30 2011-03-30 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
TW201310188A true TW201310188A (zh) 2013-03-01
TWI540405B TWI540405B (zh) 2016-07-01

Family

ID=46926353

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109495A TWI540405B (zh) 2011-03-30 2012-03-20 Voltage regulator

Country Status (5)

Country Link
US (1) US8593120B2 (zh)
JP (1) JP5676340B2 (zh)
KR (1) KR101869565B1 (zh)
CN (1) CN102736657B (zh)
TW (1) TWI540405B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5715401B2 (ja) * 2010-12-09 2015-05-07 セイコーインスツル株式会社 ボルテージレギュレータ
JP6079184B2 (ja) * 2012-12-06 2017-02-15 ミツミ電機株式会社 レギュレータ回路
US9778667B2 (en) * 2013-07-30 2017-10-03 Qualcomm Incorporated Slow start for LDO regulators
JP6912350B2 (ja) * 2017-10-13 2021-08-04 エイブリック株式会社 ボルテージレギュレータ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0552912U (ja) * 1991-12-05 1993-07-13 セイコー電子工業株式会社 ボルテージレギュレータ
JP2000056843A (ja) 1998-08-04 2000-02-25 Toyota Autom Loom Works Ltd 基準電圧生成回路
JP3456904B2 (ja) * 1998-09-16 2003-10-14 松下電器産業株式会社 突入電流抑制手段を備えた電源回路、およびこの電源回路を備えた集積回路
EP1065580B1 (en) * 1999-06-30 2003-11-12 STMicroelectronics S.r.l. Voltage regulating circuit for a capacitive load
US7173405B2 (en) * 2003-07-10 2007-02-06 Atmel Corporation Method and apparatus for current limitation in voltage regulators with improved circuitry for providing a control voltage
JP4421909B2 (ja) * 2004-01-28 2010-02-24 セイコーインスツル株式会社 ボルテージレギュレータ
JP4833652B2 (ja) * 2005-12-08 2011-12-07 ローム株式会社 レギュレータ回路およびそれを搭載した自動車
JP4781831B2 (ja) * 2006-01-31 2011-09-28 株式会社リコー 定電圧回路
JP2008026947A (ja) * 2006-07-18 2008-02-07 Seiko Instruments Inc ボルテージレギュレータ
JP4953246B2 (ja) * 2007-04-27 2012-06-13 セイコーインスツル株式会社 ボルテージレギュレータ
JP5047815B2 (ja) * 2008-01-11 2012-10-10 株式会社リコー 過電流保護回路及びその過電流保護回路を備えた定電圧回路
JP5082908B2 (ja) * 2008-02-13 2012-11-28 富士通セミコンダクター株式会社 電源回路及びその過電流保護回路、並びに電子機器
JP5099505B2 (ja) * 2008-02-15 2012-12-19 セイコーインスツル株式会社 ボルテージレギュレータ
JP5119072B2 (ja) * 2008-07-18 2013-01-16 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5580608B2 (ja) * 2009-02-23 2014-08-27 セイコーインスツル株式会社 ボルテージレギュレータ
JP5823717B2 (ja) * 2011-03-30 2015-11-25 セイコーインスツル株式会社 ボルテージレギュレータ

Also Published As

Publication number Publication date
KR101869565B1 (ko) 2018-06-20
CN102736657A (zh) 2012-10-17
JP5676340B2 (ja) 2015-02-25
JP2012208867A (ja) 2012-10-25
TWI540405B (zh) 2016-07-01
US8593120B2 (en) 2013-11-26
US20120249117A1 (en) 2012-10-04
CN102736657B (zh) 2015-03-11
KR20120112175A (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
TWI529511B (zh) Voltage regulator
US8531851B2 (en) Start-up circuit and method thereof
US8575906B2 (en) Constant voltage regulator
US9886046B2 (en) Voltage regulator
US9236732B2 (en) Voltage regulator
TWI553438B (zh) Voltage regulator
US9106134B2 (en) Power transfer devices
US20130049721A1 (en) Linear Regulator and Control Circuit Thereof
KR20150075034A (ko) 스위칭 레귤레이터 및 전자 기기
US20120154051A1 (en) Voltage regulator circuit
WO2005081385A1 (ja) 電流方向検出回路及びそれを備えたスイッチングレギュレータ
US20110210758A1 (en) Voltage detector circuit
JP2014117044A (ja) 過電流検出装置及びそれを備える半導体駆動装置
TWI540405B (zh) Voltage regulator
TWI441448B (zh) 具降低雜訊與切換功耗之電源控制電路、交換式電源轉換器與方法
US20140240884A1 (en) Over current protection circuit
CN106980336B (zh) 稳压器
JP2009284615A (ja) 充電回路
US20130241508A1 (en) Voltage regulator
JP2011186618A (ja) 定電圧出力回路
JP2010153974A (ja) コンパレータ及び検出回路
JP4935132B2 (ja) シリーズレギュレータ回路
JP5535258B2 (ja) 電源接続回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees