KR101869565B1 - 볼티지 레귤레이터 - Google Patents
볼티지 레귤레이터 Download PDFInfo
- Publication number
- KR101869565B1 KR101869565B1 KR1020120032324A KR20120032324A KR101869565B1 KR 101869565 B1 KR101869565 B1 KR 101869565B1 KR 1020120032324 A KR1020120032324 A KR 1020120032324A KR 20120032324 A KR20120032324 A KR 20120032324A KR 101869565 B1 KR101869565 B1 KR 101869565B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- circuit
- transistor
- output
- gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(과제) 기준 전압 회로의 기동 특성과는 관계없이, 연속으로 또한 원활하게 돌입 전류를 방지할 수 있는 볼티지 레귤레이터를 제공한다.
(해결 수단) 정전류 회로와, 소스가 정전류 회로에 접속되고, 게이트가 출력 전압 검출 회로에 의해 제어되는 제 1 트랜지스터와, 제 1 트랜지스터와 출력 트랜지스터의 게이트 사이에 접속된 용량과, 게이트가 제 1 트랜지스터의 소스에 접속되고, 소스가 전원 단자에 접속된 제 2 트랜지스터와, 제 2 트랜지스터와 출력 트랜지스터 사이에 접속되고, 게이트가 출력 전압 검출 회로에 의해 제어되는 제 3 트랜지스터로 구성한 돌입 전류 방지 회로를 구비하였다.
(해결 수단) 정전류 회로와, 소스가 정전류 회로에 접속되고, 게이트가 출력 전압 검출 회로에 의해 제어되는 제 1 트랜지스터와, 제 1 트랜지스터와 출력 트랜지스터의 게이트 사이에 접속된 용량과, 게이트가 제 1 트랜지스터의 소스에 접속되고, 소스가 전원 단자에 접속된 제 2 트랜지스터와, 제 2 트랜지스터와 출력 트랜지스터 사이에 접속되고, 게이트가 출력 전압 검출 회로에 의해 제어되는 제 3 트랜지스터로 구성한 돌입 전류 방지 회로를 구비하였다.
Description
본 발명은, 돌입 전류 방지 회로를 구비한 볼티지 레귤레이터에 관한 것으로, 보다 상세하게는 기동시에 발생하는 출력 용량에 흐르는 돌입 전류를 억제하기 위해, 출력 드라이버의 게이트의 변동량을 제한하여 돌입 전류를 제어하는 돌입 전류 방지 회로에 관한 것이다.
종래의 돌입 전류 방지 회로에 대해 설명한다. 도 3 은, 종래의 정전압 회로의 회로도이다. 정전압 회로는, 정전압원 (401) 과 돌입 전류 방지 회로인 소프트 스타트 회로로 이루어져 있다. 소프트 스타트 회로는, 컴퍼레이터 (404) 와 지연 회로 (412) 와 정전류원 (407) 과 용량 (408) 과 저항 (403) 과 스위치 (402, 410, 411) 를 구비하고 있다.
정전류원 (407) 과 용량 (408) 의 접점은, 정전압 회로의 출력 단자 (101) 에 접속된다. 컴퍼레이터 (404) 는, 비반전 입력 단자에 출력 단자 (101) 가 접속되고, 반전 입력 단자에 정전압원 (401) 의 출력 단자가 오프셋 전압 (405) 을 통하여 접속되어 있다. 컴퍼레이터 (404) 의 출력 단자는, 스위치 (402) 와 정전류원 (407) 과 지연 회로 (412) 에 접속되어 있다. 지연 회로 (412) 의 출력 단자는 스위치 (411) 에 접속되어 있다.
용량 (408) 은, 정전류원 (407) 으로부터 정전류 Ic 의 전류를 받아 충전된다. 컴퍼레이터 (404) 는, 정전압원 (401) 의 출력 전압으로부터 소정의 오프셋 전압 (405) 을 뺀 전압과, 정전류원 (407) 과 용량 (408) 의 접점의 전압을 비교하여, 그 비교 결과에 따른 출력 전압을 출력한다. 컴퍼레이터 (404) 의 출력 전압은, 스위치 (402) 와, 정전류원 (407) 과, 지연 회로 (412) 를 통하여 스위치를 제어한다. 스위치 (402) 가 온이 되면, 정전류원 (401) 으로부터 저항 (403) 을 통하여 용량 (408) 에 RC 의 시정수에 맞추어 충전된다. 지연 회로 (412) 는, 컴퍼레이터 (404) 의 Hi 의 출력 전압을 받고 나서 소정의 시간이 경과한 후에 스위치 (411) 를 온으로 한다. 스위치 (411) 가 온이 되면, 정전압원 (401) 의 출력 전압이 직접 출력 단자 (101) 에 출력된다.
종래의 정전압 회로의 동작에 대해 설명한다. 스위치 (410) 가 온이 되어 있는 상태에서는, 정전압 회로는 동작을 정지하고 있고, 출력 단자 (101) 의 출력 전압은 0 V 가 되어 있다. 스위치 (410) 가 오프가 되면, 정전압 회로는 동작을 개시한다. 정전류원 (407) 으로부터 정전류 Ic 의 전류를 받아, 용량 (408) 에 정전류 충전이 개시된다. 이 때, 출력 단자 (101) 의 출력 전압은, 정전류 Ic 와 용량 (408) 에 따라 직선적으로 상승한다. 용량 (408) 에 충전된 전압이, 정전압원 (401) 의 전압으로부터 오프셋 전압 (405) 을 뺀 전압을 초과하면, 컴퍼레이터 (404) 의 출력 신호가 반전된다. 따라서, 스위치 (402) 가 온이 되어 정전류원 (407) 은 정지되고, 지연 회로 (412) 가 동작을 시작한다. 정전류원 (407) 이 정지됨으로써, 정전압원 (401) 의 출력 전압으로부터 저항 (403) 을 통하여 용량 (408) 에 충전이 실시된다.
지연 회로 (412) 가 동작을 시작하고 나서 소정의 시간이 경과한 후에, 스위치 (411) 가 온이 됨으로써, 정전압원 (401) 의 출력 전압이 직접 출력 단자 (101) 의 출력 전압이 된다. 이상 설명한 바와 같이, 정전압 회로의 출력 단자 (101) 의 출력 전압이 서서히 상승함으로써, 정전압 회로의 출력 단자 (101) 의 돌입 전류를 방지할 수 있다 (예를 들어, 특허문헌 1 도 2 참조).
그러나 종래의 기술에서는, 스위치로 소프트 스타트 기간과 정전압 출력 기간을 전환시키기 때문에, 직선적으로 상승하고 있는 출력 전압이 불연속해진다는 과제가 있었다. 또한, 컴퍼레이터나 지연 회로가 필요해지기 때문에 회로 규모가 커진다는 과제가 있었다.
본 발명은, 상기 과제를 감안하여 이루어져, 회로 규모가 작고, 출력 전압을 연속으로 또한 원활하게 상승시킬 수 있는 돌입 전류 방지 회로를 구비한 볼티지 레귤레이터를 제공한다.
본 발명의 돌입 전류 방지 회로를 구비한 볼티지 레귤레이터는, 기준 전압을 출력하는 기준 전압 회로와, 출력 트랜지스터와, 상기 기준 전압과 상기 출력 트랜지스터가 출력하는 전압을 분압한 분압 전압과의 차이를 증폭시켜 출력하고 상기 출력 트랜지스터의 게이트를 제어하는 제 1 차동 증폭 회로와, 상기 출력 트랜지스터의 게이트 전압을 제어하여 돌입 전류를 방지하는 돌입 전류 방지 회로와, 상기 돌입 전류 방지 회로를 제어하는 출력 전압 검출 회로를 구비한 볼티지 레귤레이터로서, 상기 돌입 전류 방지 회로는, 일단이 전원 단자에 접속된 정전류 회로와, 소스가 상기 정전류 회로의 타단에 접속되고 게이트가 상기 출력 전압 검출 회로에 의해 제어되는 제 1 트랜지스터와, 상기 제 1 트랜지스터의 드레인에 일단이 접속되고 타단이 상기 출력 트랜지스터의 게이트에 접속된 용량과, 게이트가 상기 제 1 트랜지스터의 소스에 접속되고 소스가 전원 단자에 접속된 제 2 트랜지스터와, 드레인이 상기 출력 트랜지스터의 게이트에 접속되고 소스가 상기 제 2 트랜지스터의 드레인에 접속되며 게이트가 상기 출력 전압 검출 회로에 의해 제어되는 제 3 트랜지스터를 구비한 것을 특징으로 한다.
본 발명의 돌입 전류 방지 회로를 구비한 볼티지 레귤레이터는, 스위치를 사용하지 않기 때문에 연속적으로 돌입 전류를 억제할 수 있다. 그리고, 자기 소비 전류를 소비하지 않고, 회로 규모를 작게 할 수 있다.
도 1 은, 제 1 실시형태의 볼티지 레귤레이터를 나타내는 회로도이다.
도 2 는, 제 2 실시형태의 볼티지 레귤레이터를 나타내는 회로도이다.
도 3 은, 종래의 볼티지 레귤레이터를 나타내는 회로도이다.
도 2 는, 제 2 실시형태의 볼티지 레귤레이터를 나타내는 회로도이다.
도 3 은, 종래의 볼티지 레귤레이터를 나타내는 회로도이다.
본 발명을 실시하기 위한 형태에 대해, 도면을 참조하여 설명한다.
실시예 1
도 1 은, 제 1 실시형태의 볼티지 레귤레이터의 회로도이다. 제 1 실시형태의 볼티지 레귤레이터는, 기준 전압 회로 (101) 와, 차동 증폭 회로 (102) 와, PMOS 트랜지스터 (104) 와, 저항 (105, 106) 과, 돌입 전류 방지 회로 (103) 와, 출력 전압 검출 회로 (110) 와, 전원 단자 (150) 와, 그라운드 단자 (100) 와, 출력 단자 (180) 로 구성되어 있다. 돌입 전류 방지 회로 (103) 는, 입력 단자 (210) 와, 출력 단자 (211) 와, PMOS 트랜지스터 (203, 204, 205) 와, 정전류 회로 (202) 와, 용량 (206) 으로 구성되어 있다.
차동 증폭 회로 (102) 는, 반전 입력 단자는 기준 전압 회로 (101) 에 접속되고, 비반전 입력 단자는 저항 (105 와 106) 의 접속점에 접속되며, 출력 단자는 PMOS 트랜지스터 (104) 의 게이트 및 돌입 전류 방지 회로 (103) 의 출력 단자 (211) 에 접속된다. 기준 전압 회로 (101) 의 다른 일방은 그라운드 단자 (100) 에 접속된다. PMOS 트랜지스터 (104) 는, 소스는 전원 단자 (150) 에 접속되고, 드레인은 출력 단자 (180) 및 저항 (105) 의 다른 일방에 접속된다. 저항 (106) 의 다른 일방은 그라운드 단자 (100) 에 접속된다. PMOS 트랜지스터 (204) 는, 게이트는 돌입 전류 방지 회로 (103) 의 입력 단자 (210) 및 PMOS 트랜지스터 (205) 의 게이트에 접속되고, 소스는 정전류 회로 (202) 및 PMOS 트랜지스터 (203) 의 게이트에 접속되며, 드레인은 용량 (206) 에 접속된다. 정전류 회로 (202) 의 다른 일방은 전원 단자 (150) 에 접속된다. PMOS 트랜지스터 (205) 는, 소스는 PMOS 트랜지스터 (203) 의 드레인에 접속되고, 드레인은 용량 (206) 의 다른 일방 및 돌입 전류 방지 회로 (103) 의 출력 단자 (211) 에 접속된다. PMOS 트랜지스터 (203) 의 소스는 전원 단자 (150) 에 접속된다. 입력 단자 (210) 는 출력 전압 검출 회로 (110) 에 접속되어 있다.
본 실시형태의 볼티지 레귤레이터의 동작에 대해 설명한다.
저항 (105 와 106) 은, 출력 단자 (180) 의 전압인 출력 전압 Vout 를 분압하여, 분압 전압 Vfb 를 출력한다. 차동 증폭 회로 (102) 는, 기준 전압 회로 (101) 의 출력 전압 Vref 와 분압 전압 Vfb 를 비교하여, 출력 전압 Vout 가 일정해지도록 PMOS 트랜지스터 (104) 의 게이트 전압을 제어한다. 출력 전압 Vout 가 목표값보다 높으면, 분압 전압 Vfb 가 기준 전압 Vref 보다 높아지고, 차동 증폭 회로 (102) 의 출력 신호 (PMOS 트랜지스터 (104) 의 게이트 전압) 가 높아진다. 그리고, PMOS 트랜지스터 (104) 는 오프가 되어 가며, 출력 전압 Vout 는 낮아진다. 이렇게 하여, 출력 전압 Vout 가 일정해지도록 제어된다. 출력 전압 Vout 가 목표값보다 낮을 때에는 반대의 동작을 하여 출력 전압 Vout 는 높아진다. 이렇게 하여, 출력 전압 Vout 가 일정해지도록 제어된다.
다음으로, 본 실시형태의 볼티지 레귤레이터의 전원 전압 기동시의 동작에 대해 설명한다.
차동 증폭 회로 (102) 는, 출력 전압 Vout 가 낮은 것을 검지하여, PMOS 트랜지스터 (104) 가 온이 되도록 게이트 전압을 제어한다. 출력 전압 검출 회로 (110) 는, 돌입 전류 방지 회로 (103) 의 단자 (210) 에 Lo 의 신호를 출력한다. 돌입 전류 방지 회로 (103) 는, PMOS 트랜지스터 (204 와 205) 가 온이 된다. PMOS 트랜지스터 (204) 가 온이 되면, PMOS 트랜지스터 (203) 의 게이트 전압이 Lo 가 되기 때문에, PMOS 트랜지스터 (203) 는 온이 된다. PMOS 트랜지스터 (203) 와 PMOS 트랜지스터 (205) 가 온이 되기 때문에, PMOS 트랜지스터 (104) 가 오프가 되도록 게이트 전압이 제어된다. 여기서, PMOS 트랜지스터 (203) 와 PMOS 트랜지스터 (205) 가 흐르게 하는 전류는, 차동 증폭 회로 (102) 의 출력단의 트랜지스터가 흐르게 하는 전류보다 작게 설계되어 있다. 따라서, PMOS 트랜지스터 (203) 와 PMOS 트랜지스터 (205) 는, 차동 증폭 회로 (102) 가 과도하게 PMOS 트랜지스터 (104) 를 온으로 하는 것을 방지하도록 작용한다. 이와 같이 하여 돌입 전류 방지 회로 (103) 는, 출력 단자 (180) 의 돌입 전류를 억제한다.
전원 전압 기동시에는 안정화 용량이나 부하 전류의 조건에 따라 PMOS 트랜지스터 (104) 의 게이트의 과도적인 변동량도 변화하기 때문에, 이 변동량이 클수록 전원 전압에 대해 PMOS 트랜지스터 (203) 의 게이트 전압의 변동량이 커지고, PMOS 트랜지스터 (104) 의 게이트를 전원 전압으로 되돌리는 동작도 강해진다. 반대로, 변동량이 작아지면 전원 전압에 대해 PMOS 트랜지스터 (203) 의 게이트 전압의 변동량이 작아지고, PMOS 트랜지스터 (104) 의 게이트에 대한 동작도 거의 없어진다. 이렇게 하여, 안정화 용량이나 부하 전류에 따라 돌입 전류를 최소한으로 억제하면서 고속 기동을 실시할 수 있다.
출력 전압 기동 후에는, 출력 전압 검출 회로 (110) 로부터 Hi 의 신호가 출력된다. 입력 단자 (210) 의 전압이 Hi 가 되기 때문에, PMOS 트랜지스터 (204, 205) 가 오프가 되어 돌입 전류 방지 회로 (103) 는 동작을 정지한다. 이렇게 하여, 통상 동작시에 오동작을 방지하고, 저소비 전력화를 실시할 수 있다.
이상에 의해, 제 1 실시형태의 볼티지 레귤레이터는 전원 기동시의 돌입 전류를 방지하고 고속 기동을 실현하는 것이 가능해진다.
실시예 2
도 2 는, 제 2 실시형태의 볼티지 레귤레이터의 회로도이다. 도 1 과의 차이는, 정전류 회로 (202) 를 저항 (301) 으로 변경한 점이다. 이와 같은 구성이어도, 제 1 실시형태의 볼티지 레귤레이터와 동일하게 동작시킬 수 있다.
100 : 그라운드 단자
150 : 전원 전압 단자
180 : 출력 전압 단자
101 : 기준 전압 회로
102, 404 : 차동 증폭 회로
103 : 돌입 전류 방지 회로
202 : 정전류 회로
401 : 정전압원
407 : 정전류원
412 : 지연 회로
150 : 전원 전압 단자
180 : 출력 전압 단자
101 : 기준 전압 회로
102, 404 : 차동 증폭 회로
103 : 돌입 전류 방지 회로
202 : 정전류 회로
401 : 정전압원
407 : 정전류원
412 : 지연 회로
Claims (2)
- 기준 전압을 출력하는 기준 전압 회로와,
출력 트랜지스터와,
상기 기준 전압과 상기 출력 트랜지스터가 출력하는 전압을 분압한 분압 전압과의 차이를 증폭시켜 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 제 1 차동 증폭 회로와,
상기 출력 트랜지스터의 게이트 전압을 제어하여, 돌입 전류를 방지하는 돌입 전류 방지 회로와,
상기 돌입 전류 방지 회로를 제어하는 출력 전압 검출 회로
를 구비한 볼티지 레귤레이터로서,
상기 돌입 전류 방지 회로는,
일단이 전원 단자에 접속된 정전류 회로와,
소스가 상기 정전류 회로의 타단에 접속되고, 게이트가 상기 출력 전압 검출 회로에 의해 제어되는 제 1 트랜지스터와,
상기 제 1 트랜지스터의 드레인에 일단이 접속되고, 타단이 상기 출력 트랜지스터의 게이트에 접속된 용량과,
게이트가 상기 제 1 트랜지스터의 소스에 접속되고, 소스가 전원 단자에 접속된 제 2 트랜지스터와,
드레인이 상기 출력 트랜지스터의 게이트에 접속되고, 소스가 상기 제 2 트랜지스터의 드레인에 접속되며, 게이트가 상기 출력 전압 검출 회로에 의해 제어되는 제 3 트랜지스터를 구비한 것을 특징으로 하는 볼티지 레귤레이터. - 제 1 항에 있어서,
상기 정전류 회로는, 저항으로 구성되는 것을 특징으로 하는 볼티지 레귤레이터.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011075590A JP5676340B2 (ja) | 2011-03-30 | 2011-03-30 | ボルテージレギュレータ |
JPJP-P-2011-075590 | 2011-03-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120112175A KR20120112175A (ko) | 2012-10-11 |
KR101869565B1 true KR101869565B1 (ko) | 2018-06-20 |
Family
ID=46926353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120032324A KR101869565B1 (ko) | 2011-03-30 | 2012-03-29 | 볼티지 레귤레이터 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8593120B2 (ko) |
JP (1) | JP5676340B2 (ko) |
KR (1) | KR101869565B1 (ko) |
CN (1) | CN102736657B (ko) |
TW (1) | TWI540405B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5715401B2 (ja) * | 2010-12-09 | 2015-05-07 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP6079184B2 (ja) * | 2012-12-06 | 2017-02-15 | ミツミ電機株式会社 | レギュレータ回路 |
US9778667B2 (en) * | 2013-07-30 | 2017-10-03 | Qualcomm Incorporated | Slow start for LDO regulators |
JP6912350B2 (ja) * | 2017-10-13 | 2021-08-04 | エイブリック株式会社 | ボルテージレギュレータ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0552912U (ja) * | 1991-12-05 | 1993-07-13 | セイコー電子工業株式会社 | ボルテージレギュレータ |
JP2000056843A (ja) * | 1998-08-04 | 2000-02-25 | Toyota Autom Loom Works Ltd | 基準電圧生成回路 |
KR100606529B1 (ko) * | 1998-09-16 | 2006-07-31 | 마츠시타 덴끼 산교 가부시키가이샤 | 돌입전류 억제수단을 구비한 전원회로 및 이 전원회로를 구비한 집적회로 |
JP2010026793A (ja) * | 2008-07-18 | 2010-02-04 | Renesas Technology Corp | 半導体集積回路装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1065580B1 (en) * | 1999-06-30 | 2003-11-12 | STMicroelectronics S.r.l. | Voltage regulating circuit for a capacitive load |
US7173405B2 (en) * | 2003-07-10 | 2007-02-06 | Atmel Corporation | Method and apparatus for current limitation in voltage regulators with improved circuitry for providing a control voltage |
JP4421909B2 (ja) * | 2004-01-28 | 2010-02-24 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP4833652B2 (ja) * | 2005-12-08 | 2011-12-07 | ローム株式会社 | レギュレータ回路およびそれを搭載した自動車 |
JP4781831B2 (ja) * | 2006-01-31 | 2011-09-28 | 株式会社リコー | 定電圧回路 |
JP2008026947A (ja) * | 2006-07-18 | 2008-02-07 | Seiko Instruments Inc | ボルテージレギュレータ |
JP4953246B2 (ja) * | 2007-04-27 | 2012-06-13 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP5047815B2 (ja) * | 2008-01-11 | 2012-10-10 | 株式会社リコー | 過電流保護回路及びその過電流保護回路を備えた定電圧回路 |
JP5082908B2 (ja) * | 2008-02-13 | 2012-11-28 | 富士通セミコンダクター株式会社 | 電源回路及びその過電流保護回路、並びに電子機器 |
JP5099505B2 (ja) * | 2008-02-15 | 2012-12-19 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP5580608B2 (ja) * | 2009-02-23 | 2014-08-27 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP5823717B2 (ja) * | 2011-03-30 | 2015-11-25 | セイコーインスツル株式会社 | ボルテージレギュレータ |
-
2011
- 2011-03-30 JP JP2011075590A patent/JP5676340B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-20 TW TW101109495A patent/TWI540405B/zh not_active IP Right Cessation
- 2012-03-29 KR KR1020120032324A patent/KR101869565B1/ko active IP Right Grant
- 2012-03-29 US US13/433,967 patent/US8593120B2/en not_active Expired - Fee Related
- 2012-03-29 CN CN201210089368.0A patent/CN102736657B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0552912U (ja) * | 1991-12-05 | 1993-07-13 | セイコー電子工業株式会社 | ボルテージレギュレータ |
JP2000056843A (ja) * | 1998-08-04 | 2000-02-25 | Toyota Autom Loom Works Ltd | 基準電圧生成回路 |
KR100606529B1 (ko) * | 1998-09-16 | 2006-07-31 | 마츠시타 덴끼 산교 가부시키가이샤 | 돌입전류 억제수단을 구비한 전원회로 및 이 전원회로를 구비한 집적회로 |
JP2010026793A (ja) * | 2008-07-18 | 2010-02-04 | Renesas Technology Corp | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102736657A (zh) | 2012-10-17 |
JP5676340B2 (ja) | 2015-02-25 |
TW201310188A (zh) | 2013-03-01 |
JP2012208867A (ja) | 2012-10-25 |
TWI540405B (zh) | 2016-07-01 |
US8593120B2 (en) | 2013-11-26 |
US20120249117A1 (en) | 2012-10-04 |
CN102736657B (zh) | 2015-03-11 |
KR20120112175A (ko) | 2012-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101714099B1 (ko) | 볼티지 레귤레이터 | |
JP5014194B2 (ja) | ボルテージレギュレータ | |
KR101401131B1 (ko) | 전압 조정기 | |
US20130049721A1 (en) | Linear Regulator and Control Circuit Thereof | |
US8018214B2 (en) | Regulator with soft-start using current source | |
US9812958B2 (en) | Voltage regulator with improved overshoot and undershoot voltage compensation | |
KR20150075034A (ko) | 스위칭 레귤레이터 및 전자 기기 | |
CN111801893A (zh) | 低静态电流负载开关 | |
US9236732B2 (en) | Voltage regulator | |
JP2011096210A (ja) | ボルテージレギュレータ | |
US20150188421A1 (en) | Voltage regulator | |
KR101869565B1 (ko) | 볼티지 레귤레이터 | |
KR20170120045A (ko) | 밴드 갭 레퍼런스 회로 및 이를 구비한 dcdc 컨버터 | |
KR20050038569A (ko) | 정전압 전원 장치 | |
US10175708B2 (en) | Power supply device | |
US11442480B2 (en) | Power supply circuit alternately switching between normal operation and sleep operation | |
JP2010282432A (ja) | レギュレータ回路 | |
JP2005045957A (ja) | 突入電流防止回路 | |
JP2010217965A (ja) | 定電圧回路 | |
US20130241508A1 (en) | Voltage regulator | |
JP2011186618A (ja) | 定電圧出力回路 | |
JP2013196497A (ja) | ボルテージレギュレータ | |
JP2014038541A (ja) | レギュレータを備えた電源回路 | |
JP2009181381A (ja) | 安定化電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right |