JP4781831B2 - 定電圧回路 - Google Patents
定電圧回路 Download PDFInfo
- Publication number
- JP4781831B2 JP4781831B2 JP2006023011A JP2006023011A JP4781831B2 JP 4781831 B2 JP4781831 B2 JP 4781831B2 JP 2006023011 A JP2006023011 A JP 2006023011A JP 2006023011 A JP2006023011 A JP 2006023011A JP 4781831 B2 JP4781831 B2 JP 4781831B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- current
- circuit
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
図2は、このような従来の定電圧回路の例を示した回路図である。
図2の定電圧回路100では、通常時は、直流特性に優れた第1の誤差増幅回路AMP1により出力電圧制御トランジスタM1の動作制御を行って出力電圧Voの定電圧化を図り、出力電圧Voが急速に低下するときは、第1の誤差増幅回路AMP1が応答して出力電圧制御トランジスタM1の動作制御を行う前に、所定の期間、高速応答性に優れた第2の誤差増幅回路AMP2aによって出力電圧制御トランジスタM1の動作制御を行い出力電圧Voの定電圧化を図るようにしている。
入力された制御信号に応じた電流を前記入力端子から出力端子に出力する出力電圧制御トランジスタと、
前記出力端子からの出力電圧を検出し、該検出した出力電圧に比例した電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が所定の第1基準電圧になるように前記出力電圧制御トランジスタの動作制御を行う第1の誤差増幅回路部と、
前記出力端子からの出力電圧の急速な低下時に、所定の時間、前記出力電圧制御トランジスタに対して出力電流を増加させる、該出力電圧の変動に対して前記第1の誤差増幅回路部よりも応答速度が速い第2の誤差増幅回路部と、
前記出力電圧制御トランジスタから出力される電流が第1の所定値以上になると、該出力電流と前記出力端子からの出力電圧を交互に段階的に減少させて、該出力電流が第1の所定値を超えないように該出力電圧制御トランジスタの動作制御を行う電流制限回路部と、
を備え、
前記電流制限回路部は、前記出力電流が前記第1の所定値になると、前記出力電圧制御トランジスタから出力される電流の増加を抑制して前記出力電圧を第2の所定値まで低下させ、前記出力端子からの出力電圧が該第2の所定値以下になると、前記第2の誤差増幅回路部の動作を停止させるものである。
入力された制御信号に応じて前記出力電圧制御トランジスタの動作制御を行う制御トランジスタと、
一方の入力端に所定の第2基準電圧が入力され、他方の入力端の電圧が該第2基準電圧になるように、前記制御トランジスタの動作制御を行う差動増幅回路と、
該差動増幅回路の他方の入力端と前記出力端子から出力電圧との間に接続されたコンデンサと、
前記差動増幅回路の各入力端との間に接続された固定抵抗と、
を備えるようにした。
一対のトランジスタからなる差動対と、
該差動対の負荷をなす負荷回路と、
前記差動対に所定の定電流を供給する定電流回路と、
を備え、
前記電流制限回路部は、前記出力端子からの出力電圧が第2の所定値以下になると、前記定電流回路の動作を停止させて定電流の供給を停止させるようにした。
制御電極に所定の定電圧が入力される定電流源をなすトランジスタと、
入力された制御信号に応じて、該トランジスタの制御電極への前記定電圧の出力制御を行うスイッチと、
を備え、
前記電流制限回路部は、前記出力端子からの出力電圧が第2の所定値以下になると、前記スイッチに対して、前記トランジスタの制御電極への定電圧供給を遮断させるようにした。
第1の実施の形態.
図1は、本発明の第1の実施の形態における定電圧回路の構成例を示した図である。
図1において、定電圧回路1は、入力端子INに入力された入力電圧Vinから所定の定電圧を生成し出力電圧Voとして出力端子OUTから出力する。出力端子OUTと接地電圧との間には負荷10とコンデンサC2が並列に接続されている。
定電圧回路1は、所定の基準電圧Vrを生成して出力する第1基準電圧発生回路2と、所定の基準電圧Vb1を生成して出力する第2基準電圧発生回路3と、所定のバイアス電圧Vb2を生成して出力する定電圧発生回路4とを備えている。
入力端子INと出力端子OUTとの間に出力電圧制御トランジスタM1が接続され、第1及び第2の各誤差増幅回路AMP1,AMP2並びに電流制限回路5の各出力端は、出力電圧制御トランジスタM1のゲートにそれぞれ接続されている。また、出力端子OUTと接地電圧との間に、抵抗R1及びR2の直列回路が接続され、抵抗R1とR2との接続部から分圧電圧VFBが出力される。
第1の誤差増幅回路AMP1は、直流利得ができるだけ大きくなるようにして直流特性が優れたものになるように、定電流源をなすNMOSトランジスタM2のドレイン電流ができるだけ小さくなるように設計されている。一方、第2の誤差増幅回路AMP2は、入力端であるPMOSトランジスタM11のゲートが、カップリングコンデンサをなすコンデンサC3を介して出力端子OUTに接続されていることから、出力電圧Voの交流成分のみを増幅する。
出力電圧Voが急速に低下すると、第1の誤差増幅回路AMP1は、出力電圧Voの急速な変化に対する応答速度が遅いことから、出力電圧制御トランジスタM1に対して出力電流ioを増加させる動作を行うまでに時間がかかる。これに対して、第2の誤差増幅回路AMP2は、出力電圧Voの急速な変化に対して高速に応答することができることから、出力電圧Voが急速に低下すると、まず第2の誤差増幅回路AMP2のみが応答して、出力電圧制御トランジスタM1に対して出力電流を増加させるように動作制御を行う。
このようなことから、出力電圧Voの急速な低下がないときは、NMOSトランジスタM14による出力電圧制御トランジスタM1の動作制御は行われず、第2の誤差増幅回路AMP2は、通常時において、第1の誤差増幅回路AMP1による出力電圧制御トランジスタM1の動作制御に影響を及ぼすことはない。
電流制限回路5は、出力電流を制御するドライバトランジスタである出力電圧制御トランジスタM1に流れる電流に比例した電流が流れるPMOSトランジスタM15と、PMOSトランジスタM18及びM19で構成された電流分割回路と、NMOSトランジスタM20に流れる電流値に応じて出力電圧制御トランジスタM1のゲート電圧を制御する回路を構成する抵抗R5〜R8、NMOSトランジスタM22〜M24及びPMOSトランジスタM16を備えている。更に、電流制限回路5は、出力電圧Voが所定の電圧、すなわち図3の電圧値Vb以下になると第2の誤差増幅回路AMP2のスイッチSWをオフさせて遮断状態にして第2の誤差増幅回路AMP2の動作を停止させる回路を構成するPMOSトランジスタM25、NMOSトランジスタM26及びインバータINVを備えている。
2 第1基準電圧発生回路
3 第2基準電圧発生回路
4 定電圧発生回路
5 電流制限回路
10 負荷
AMP1 第1の誤差増幅回路
AMP2 第2の誤差増幅回路
M1 出力電圧制御トランジスタ
R1,R2 出力電圧検出用の抵抗
Claims (7)
- 入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路において、
入力された制御信号に応じた電流を前記入力端子から出力端子に出力する出力電圧制御トランジスタと、
前記出力端子からの出力電圧を検出し、該検出した出力電圧に比例した電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が所定の第1基準電圧になるように前記出力電圧制御トランジスタの動作制御を行う第1の誤差増幅回路部と、
前記出力端子からの出力電圧の急速な低下時に、所定の時間、前記出力電圧制御トランジスタに対して出力電流を増加させる、該出力電圧の変動に対して前記第1の誤差増幅回路部よりも応答速度が速い第2の誤差増幅回路部と、
前記出力電圧制御トランジスタから出力される電流が第1の所定値以上になると、該出力電流と前記出力端子からの出力電圧を交互に段階的に減少させて、該出力電流が第1の所定値を超えないように該出力電圧制御トランジスタの動作制御を行う電流制限回路部と、
を備え、
前記電流制限回路部は、前記出力電流が前記第1の所定値になると、前記出力電圧制御トランジスタから出力される電流の増加を抑制して前記出力電圧を第2の所定値まで低下させ、前記出力端子からの出力電圧が該第2の所定値以下になると、前記第2の誤差増幅回路部の動作を停止させることを特徴とする定電圧回路。 - 前記第1の誤差増幅回路部は、第2の誤差増幅回路部よりも直流利得が大きいことを特徴とする請求項1記載の定電圧回路。
- 前記第2の誤差増幅回路部は、前記出力端子からの出力電圧の交流成分のみ増幅することを特徴とする請求項1又は2記載の定電圧回路。
- 前記第2の誤差増幅回路部は、
入力された制御信号に応じて前記出力電圧制御トランジスタの動作制御を行う制御トランジスタと、
一方の入力端に所定の第2基準電圧が入力され、他方の入力端の電圧が該第2基準電圧になるように、前記制御トランジスタの動作制御を行う差動増幅回路と、
該差動増幅回路の他方の入力端と前記出力端子から出力電圧との間に接続されたコンデンサと、
前記差動増幅回路の各入力端との間に接続された固定抵抗と、
を備えることを特徴とする請求項1、2又は3記載の定電圧回路。 - 前記差動増幅回路は、
一対のトランジスタからなる差動対と、
該差動対の負荷をなす負荷回路と、
前記差動対に所定の定電流を供給する定電流回路と、
を備え、
前記電流制限回路部は、前記出力端子からの出力電圧が第2の所定値以下になると、前記定電流回路の動作を停止させて定電流の供給を停止させることを特徴とする請求項4記載の定電圧回路。 - 前記定電流回路は、
制御電極に所定の定電圧が入力される定電流源をなすトランジスタと、
入力された制御信号に応じて、該トランジスタの制御電極への前記定電圧の出力制御を行うスイッチと、
を備え、
前記電流制限回路部は、前記出力端子からの出力電圧が第2の所定値以下になると、前記スイッチに対して、前記トランジスタの制御電極への定電圧供給を遮断させることを特徴とする請求項5記載の定電圧回路。 - 前記差動増幅回路は、前記差動対を構成する各トランジスタの少なくともいずれか一方にあらかじめオフセットが設けられ、前記出力電圧の電圧変化が所定値以下で小さい場合に、該差動対を構成する一方のトランジスタに流れる電流が他方のトランジスタに流れる電流よりも小さくなることを特徴とする請求項5又は6記載の定電圧回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023011A JP4781831B2 (ja) | 2006-01-31 | 2006-01-31 | 定電圧回路 |
US11/652,016 US7772815B2 (en) | 2006-01-31 | 2007-01-11 | Constant voltage circuit with higher speed error amplifier and current limiting |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023011A JP4781831B2 (ja) | 2006-01-31 | 2006-01-31 | 定電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007206847A JP2007206847A (ja) | 2007-08-16 |
JP4781831B2 true JP4781831B2 (ja) | 2011-09-28 |
Family
ID=38321400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006023011A Expired - Fee Related JP4781831B2 (ja) | 2006-01-31 | 2006-01-31 | 定電圧回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7772815B2 (ja) |
JP (1) | JP4781831B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4929043B2 (ja) * | 2007-05-15 | 2012-05-09 | 株式会社リコー | 過電流保護回路および該過電流保護回路を備えた電子機器 |
JP5068735B2 (ja) * | 2008-12-22 | 2012-11-07 | 株式会社リコー | 定電圧回路 |
CN102043416B (zh) * | 2009-10-26 | 2014-06-18 | 株式会社理光 | 低压差线性稳压器 |
JP5651388B2 (ja) * | 2010-06-24 | 2015-01-14 | ラピスセミコンダクタ株式会社 | 安定化電源回路 |
JP5676340B2 (ja) * | 2011-03-30 | 2015-02-25 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP2013058093A (ja) * | 2011-09-08 | 2013-03-28 | Toshiba Corp | 定電圧電源回路 |
JP2013130937A (ja) * | 2011-12-20 | 2013-07-04 | Ricoh Co Ltd | 定電圧回路及び電子機器 |
JP6205142B2 (ja) * | 2013-03-08 | 2017-09-27 | エスアイアイ・セミコンダクタ株式会社 | 定電圧回路 |
US9778667B2 (en) * | 2013-07-30 | 2017-10-03 | Qualcomm Incorporated | Slow start for LDO regulators |
CN103488237A (zh) * | 2013-08-29 | 2014-01-01 | 苏州苏尔达信息科技有限公司 | 一种稳压电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3782726B2 (ja) * | 2001-12-13 | 2006-06-07 | 株式会社リコー | 過電流保護回路 |
JP4050671B2 (ja) * | 2003-01-08 | 2008-02-20 | 株式会社リコー | 定電圧回路 |
US7368896B2 (en) * | 2004-03-29 | 2008-05-06 | Ricoh Company, Ltd. | Voltage regulator with plural error amplifiers |
JP4688528B2 (ja) * | 2004-05-10 | 2011-05-25 | 株式会社リコー | 定電圧回路 |
-
2006
- 2006-01-31 JP JP2006023011A patent/JP4781831B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-11 US US11/652,016 patent/US7772815B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070176582A1 (en) | 2007-08-02 |
JP2007206847A (ja) | 2007-08-16 |
US7772815B2 (en) | 2010-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4781831B2 (ja) | 定電圧回路 | |
JP4523473B2 (ja) | 定電圧回路 | |
JP4616067B2 (ja) | 定電圧電源回路 | |
JP4546320B2 (ja) | 定電圧電源回路及び定電圧電源回路の制御方法 | |
JP4667883B2 (ja) | 定電圧回路及びその定電圧回路を有する半導体装置 | |
TWI427455B (zh) | 電壓調整器 | |
KR100991699B1 (ko) | 정전압 회로 및 그 동작 제어 방법 | |
JP4688528B2 (ja) | 定電圧回路 | |
KR100873461B1 (ko) | 정전압 회로 및 정전압 회로의 제어 방법 | |
JP4847207B2 (ja) | 定電圧回路 | |
JP4527592B2 (ja) | 定電圧電源回路 | |
US9071047B2 (en) | Voltage regulator | |
JP3986391B2 (ja) | 定電圧電源回路 | |
JP4810943B2 (ja) | 過電流検出回路及び電圧比較回路 | |
JP4667914B2 (ja) | 定電圧回路 | |
JP2011013726A (ja) | 定電圧回路 | |
JP4688581B2 (ja) | 定電圧回路 | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
JP4555131B2 (ja) | 定電圧電源回路 | |
JP2008011585A (ja) | スイッチングレギュレータ | |
JP4486545B2 (ja) | 定電圧電源回路及び定電圧電源回路の制御方法 | |
JP5369749B2 (ja) | 定電圧回路 | |
JP2006277229A (ja) | 定電圧回路 | |
JP2005327256A (ja) | 定電圧回路 | |
JP5068735B2 (ja) | 定電圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |