JP2009284615A - 充電回路 - Google Patents

充電回路 Download PDF

Info

Publication number
JP2009284615A
JP2009284615A JP2008132587A JP2008132587A JP2009284615A JP 2009284615 A JP2009284615 A JP 2009284615A JP 2008132587 A JP2008132587 A JP 2008132587A JP 2008132587 A JP2008132587 A JP 2008132587A JP 2009284615 A JP2009284615 A JP 2009284615A
Authority
JP
Japan
Prior art keywords
voltage
output
transistor
error
output transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008132587A
Other languages
English (en)
Inventor
Sachiyuki Konishi
祥之 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008132587A priority Critical patent/JP2009284615A/ja
Publication of JP2009284615A publication Critical patent/JP2009284615A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】起動時や負荷急変時等に発生する出力オーバーシュートを抑制できる充電回路を提供する。
【解決手段】シリーズレギュレータ構成の充電回路において、駆動トランジスタ12が、誤差アンプ4からの誤差電圧Veに基づいて、出力電圧Voutを分圧した電圧Vsが基準電圧Vrefと等しくなるように出力トランジスタ6を駆動し、コンパレータ9が、誤差アンプ4からの誤差電圧Veを比較電圧V10と比較して、その比較結果に応じて、電源端子1と出力トランジスタ6のゲート間に設けられた抵抗13に並列に接続するスイッチトランジスタ11をON/OFFする構成とした。この構成により、誤差電圧Veのレベル変化に応じて出力トランジスタ6のゲート−ソース間の抵抗値が切り替わって、出力トランジスタ6の応答性が切り替わり、起動時や負荷急変時等に発生する出力オーバーシュートが抑制される。
【選択図】図1

Description

本発明は、充電装置として多用されるシリーズレギュレータ構成の充電回路に関し、特に起動時および負荷急変時等において発生する出力オーバーシュートを抑制する技術に関する。
従来、電源アダプタやバッテリなどを入力直流電源として、2次電池を充電する充電装置には、シリーズレギュレータ構成の充電回路が多用されている。シリーズレギュレータは、入力端子と出力端子との間に設けられた出力トランジスタを有し、出力電流や出力電圧を検出して出力トランジスタの制御回路にフィードバックすることにより、出力電流を安定化する定電流動作あるいは出力電圧を安定化する定電圧動作をする。このようなシリーズレギュレータを充電回路として用いる場合、充電回路は、出力端子に接続している2次電池が電池電圧の低い状態のときには定電流動作し、満充電に近い状態になると充電電流を減らして定電圧動作するのが一般的である。
しかしながら、シリーズレギュレータ構成の充電回路には、起動時および負荷急変時等において出力電圧にオーバーシュート(出力オーバーシュート)が発生するという問題がある。そこで、起動時において、ソフトスタート動作することによって出力電圧のオーバーシュートを抑制するシリーズレギュレータが提案されている(例えば、特許文献1参照。)。以下、起動時の出力オーバーシュートを抑制可能な従来のシリーズレギュレータについて、図3を用いて説明する。
図3は従来のシリーズレギュレータの回路図である。このシリーズレギュレータは定電圧動作する構成となっている。まず、定電圧動作するための構成について説明する。図3に示すように、このシリーズレギュレータは、入力直流電圧が印加される電源端子(入力端子)21と出力端子22との間に設けられた出力トランジスタ(P型MOSFET)26を有し、その出力トランジスタ26のドレイン電圧を出力電圧Voutとして、出力端子22に接続する負荷27へ印加する。また、その出力電圧Voutは帰還抵抗回路25で分圧される。この分圧された電圧(帰還電圧)Vsは誤差アンプ24の非反転入力端子に入力される。一方、誤差アンプ24の反転入力端子には、基準電圧源23からの基準電圧VrefがCR回路28を介して入力される。誤差アンプ24は、CR回路28からの電圧(目標電圧)Vrと帰還電圧Vsとの電圧差に応じた電圧レベルの誤差電圧Veを生成する。この生成された誤差電圧Veは、出力トランジスタ26のゲートに印加される。
以上説明したように、このシリーズレギュレータは、帰還抵抗回路25で検出された出力電圧Voutが出力トランジスタ26の制御回路である誤差アンプ24へフィードバックされる構成となっている。この構成により、帰還電圧Vsが目標電圧Vrと等しくなるように出力トランジスタ26が駆動されて、シリーズレギュレータの出力電圧Voutは安定化される。
続いて、出力電圧Voutが0Vの状態から始まる起動時において、ソフトスタート動作することによって出力電圧Voutのオーバーシュートを抑制するための構成について説明する。
このシリーズレギュレータは、起動時に出力オーバーシュートを抑制できるように、誤差アンプ24の反転入力端子に、基準電圧源23からの基準電圧VrefがCR回路28を介して入力される構成となっている。すなわち、電源端子21に入力直流電圧が投入される起動時には、電源端子21の電圧は急峻に立ち上がり、基準電圧源23からの基準電圧Vrefも電源端子21の電圧に追従して急峻に立ち上がるが、誤差アンプ24の反転入力端子に印加されるCR回路28からの目標電圧Vrは、CR回路28のCR時定数によって基準電圧Vrefよりも緩慢に立ち上がる。したがって、起動時には、その緩慢に立ち上がる目標電圧Vrに帰還電圧Vsが追従するように出力電圧Voutが立ち上がるので、オーバーシュートは抑制される。
このように、従来より、シリーズレギュレータには、CR回路を設けることにより、起動時に帰還電圧Vsの目標値である目標電圧Vrの立ち上がりを緩和させて出力オーバーシュートを抑制するものがあった。しかしながら、これまで、負荷急変時に発生する出力オーバーシュートを抑制できるシリーズレギュレータはなかった。
以下、上述した図3に示す従来のシリーズレギュレータの負荷急変時の動作について、図4を用いて説明する。図4は、従来のシリーズレギュレータの動作波形図であり、上から順に、出力電流Iout、出力電圧Vout、帰還電圧Vs、誤差電圧Veを示している。
図4に示すように、シリーズレギュレータの定常動作中に負荷27が急峻に軽負荷になるか、あるいは脱落して、負荷27へ供給される出力電流Ioutが急激に減少すると(時刻t1)、出力電圧Voutおよび帰還電圧Vsが上昇し、誤差電圧Veも上昇する。しかし、誤差アンプ24の応答速度が遅いと、出力電圧Voutおよび帰還電圧Vsは上昇し続け、過大なオーバーシュートとなる。その後、時刻t2において、誤差電圧Veすなわち出力トランジスタ26のゲート電圧が高電位となって、出力トランジスタ26を流れる電流が十分に低減されると、出力電圧Voutおよび帰還電圧Vsが低下に転じ、それに遅れて誤差電圧Veも低下し、やがて帰還電圧Vsと目標電圧Vrが等しくなる定常状態に推移する。
このように、従来のシリーズレギュレータは、負荷急変時に出力電圧Voutに発生するオーバーシュートを抑制できなかった。このオーバーシュートは、特に、充電対象となる2次電池が電子機器本体に組み込まれた状態で充電回路に接続された場合に問題となる。すなわち、この場合、シリーズレギュレータの出力電流Ioutは、2次電池への充電電流と電子機器本体の消費電流の和になる。この状態で電子機器本体の消費電流が急減して、出力電圧Voutにオーバーシュートが発生すると、接続された2次電池に過電圧が印加されるおそれがある。このような過電圧は2次電池の短命化や性能劣化の原因となる。また電子機器本体の消費電流がゼロか又は少ないに状態で、充電途中の2次電池が取り外された場合にも、出力電圧Voutが急峻に上昇して過大なオーバーシュートが発生するおそれがある。このような過電圧は、電子機器の誤動作の原因となったり、電子機器の保護回路が動作するなどの弊害を招く。
誤差アンプの応答性を高めればオーバーシュートは低減できるが、この場合、回路電流が増加するという問題が生じる。
特開2005−327027公報
本発明は、上記従来の問題点に鑑み、起動時や負荷急変時等において出力トランジスタの応答性を切り替えることにより、回路電流の増加を招くことなく、起動時や負荷急変時等に発生する出力オーバーシュートを抑制できる充電回路を提供することを目的とする。
本発明の請求項1記載の充電回路は、入力端子と出力端子との間に設けられた出力トランジスタと、前記出力端子に発生する出力電圧の目標値からの誤差に応じた信号レベルの誤差信号を生成する誤差アンプと、前記誤差信号に基づいて、前記出力電圧が前記目標値と等しくなるように前記出力トランジスタを駆動する制御回路と、前記誤差信号の信号レベルに応じて前記出力トランジスタの応答性を切り替える切り替え回路と、を備えることを特徴とする。
また、本発明の請求項2記載の充電回路は、請求項1記載の充電回路であって、前記制御回路は、前記誤差信号で駆動されることによって前記出力トランジスタを駆動する駆動トランジスタを備え、前記切り替え回路は、前記誤差信号の信号レベルを前記駆動トランジスタが非導通状態となるレベルと比較するコンパレータを備えることを特徴とする。
また、本発明の請求項3記載の充電回路は、請求項2記載の充電回路であって、前記出力トランジスタはP型MOSFETであり、そのドレインが前記出力端子に接続しており、前記駆動トランジスタはN型MOSFETであり、そのドレインが前記出力トランジスタのゲートに接続していることを特徴とする。
また、本発明の請求項4記載の充電回路は、請求項3記載の充電回路であって、前記切り替え回路は、前記出力トランジスタのソース−ゲート間のインピーダンスを切り替えることで、前記出力トランジスタの応答性を切り替えることを特徴とする。
また、本発明の請求項5記載の充電回路は、請求項4記載の充電回路であって、前記切り替え回路は、スイッチトランジスタを備え、前記コンパレータが前記スイッチトランジスタを導通状態または非導通状態にすることで、前記出力トランジスタのソース−ゲート間のインピーダンスを切り替えることを特徴とする。
本発明の好ましい形態によれば、回路電流の増加を招くことなく、起動時や負荷急変時等に発生する出力オーバーシュートを抑制できる。よって、2次電池が組み込まれた電子機器に接続して、電子機器本体へ電源供給するとともに2次電地を充電する充電回路に有用である。
また、出力トランジスタの制御回路に、出力トランジスタのゲートを駆動する駆動トランジスタを用いることにより、起動時や負荷急変時等においてフィードバック系をオープン状態にすることができ、位相余裕の減少による位相発振を防ぐことができる。
以下、本発明の充電回路の実施の形態について、図面を用いて説明する。図1は、本発明の実施の形態における充電回路の一構成例を示す回路図である。本充電回路は、シリーズレギュレータ構成の充電回路である。
図1において、1は電源端子(入力端子)、2は出力端子、3は基準電圧源である。電源端子1には入力直流電圧が印加される。出力端子2には出力電圧Voutが発生する。基準電圧源3は電源端子1に接続しており、電源端子1からの電圧を用いて基準電圧Vrefを生成する。
また、4は誤差アンプである。誤差アンプ4は、出力電圧Voutの目標値からの誤差に応じた信号レベルの誤差信号として誤差電圧Veを生成する。具体的には、誤差アンプ4は、非反転入力端子に基準電圧Vrefが印加され、反転入力端子に後述する帰還電圧Vsが印加されて、基準電圧Vrefと帰還電圧Vsとの電圧差に応じた電圧レベルの誤差電圧Veを生成する。
また、5は帰還抵抗回路、6は出力トランジスタである。ここでは、出力トランジスタ6がP型MOSFETの場合を例に説明する。出力トランジスタ6は、電源端子1と出力端子2との間に設けられている。具体的には、ソースが電源端子1に接続し、ドレインが出力端子2に接続している。帰還抵抗回路5は、抵抗値R1の抵抗と抵抗値R2の抵抗とが直列に接続した構成となっており、一端が出力トランジスタ6のドレインと出力端子2との接続点に接続し、他端がGNDに接続している。この構成により、帰還抵抗回路5は、出力電圧Voutを分圧した帰還電圧Vsを生成する。この帰還電圧Vsが、上述したように誤差アンプ4の反転入力端子に印加される。
また、7は2次電池、8は電子機器本体である。2次電池7と電子機器本体8は出力端子2に接続しており、出力電圧Voutが印加される。ここでは、負荷として、充電対象となる2次電池7が電子機器本体8に組み込まれた状態で接続している場合について説明する。
また、9はコンパレータ、10は比較電圧源、11はスイッチトランジスタである。ここでは、スイッチトランジスタ11がP型MOSFETの場合を例に説明する。比較電圧源10は、比較電圧V10を生成する。ここでは、比較電圧V10は、後述する駆動トランジスタのゲート閾値と同等レベル(駆動トランジスタが非道通状態となるレベルと同等のレベル)に設定されている。コンパレータ9は、非反転入力端子に誤差電圧Veが印加され、反転入力端子に比較電圧V10が印加される。スイッチトランジスタ11は、ゲートがコンパレータ9の出力端子と接続している。この構成により、誤差電圧Veを監視するコンパレータ9が、誤差電圧Veと比較電圧V10とを比較して、誤差電圧Veが比較電圧V10を上回るとスイッチトランジスタ11をOFFし、誤差電圧Veが比較電圧V10を下回るとスイッチトランジスタ11をONする。
また、12は駆動トランジスタ、13は抵抗値R3の抵抗である。ここでは、駆動トランジスタ12がN型MOSFETの場合を例に説明する。抵抗13は、電源端子1と出力トランジスタ6のゲートとの間に接続する。駆動トランジスタ12は、出力トランジスタ6のゲートとGNDとの間に接続する。具体的には、駆動トランジスタ12は、ドレインが抵抗13と出力トランジスタ6のゲートとの接続点に接続し、ソースがGNDに接続している。駆動トランジスタ12のゲートには誤差電圧Veが印加される。
このように、ここでは、誤差信号に基づいて、出力電圧Voutが目標値と等しくなるように出力トランジスタ6を駆動する制御回路として、誤差電圧Ve(誤差信号)で駆動されることによって出力トランジスタ6を駆動する駆動トランジスタ12を備える。すなわち、この駆動トランジスタ12により、帰還電圧Vsが基準電圧Vrefと等しくなるように出力トランジスタ6が駆動される。
また、14は抵抗値R4の抵抗である。抵抗14は、抵抗13にスイッチトランジスタ11を介して並列接続している。具体的には、スイッチトランジスタ11のソースが電源端子1と抵抗13との接続点に接続し、スイッチトランジスタ11のドレインが抵抗14の一端に接続し、抵抗14の他端が抵抗13と出力トランジスタ6のゲートとの接続点に接続している。
本実施の形態では、誤差信号の信号レベルに応じて出力トランジスタ6の応答性を切り替える切り替え回路は、コンパレータ9、比較電圧源10、スイッチトランジスタ11、および抵抗14により構成されている。すなわち、本実施の形態では、抵抗13に抵抗14をスイッチトランジスタ11を介して並列に接続し、誤差電圧Veに応じてコンパレータ9がスイッチトランジスタ11をONまたはOFF(導通状態または非導通状態)にすることにより、誤差電圧Veに応じて出力トランジスタ6のソース−ゲート間のインピーダンスを切り替えて、出力トランジスタ6の応答性を切り替える構成としている。
なお、本実施の形態における充電回路には定電流動作するための構成は省略している。これは本発明が出力オーバーシュートの抑制を目的としているので、定電圧動作に関わる構成のみ記したためである。
図2は、本発明の実施の形態における充電回路の動作波形図であり、上から順に、2次電池7および電子機器本体8へ流れる電流の和である出力電流Iout、出力電圧Vout、帰還電圧Vsと基準電圧Vref、誤差電圧Veと比較電圧V10、スイッチトランジスタ11の動作、出力トランジスタ6のゲート電圧Vgを示す。
まず、出力電圧Voutが一定値で安定化されている定常時の動作について説明する。電源端子1に入力直流電圧が印加されている状態では、出力電圧Voutが次式を満たすように、すなわち帰還電圧Vsが基準電圧Vrefと等しくなるように出力トランジスタ6が駆動される。
Vout = Vref×(R1+R2)/R2
具体的には、誤差アンプ4が、帰還電圧Vsと基準電圧Vrefとの電圧差に応じた電圧レベルの誤差電圧Veを生成し、この誤差電圧Veが駆動トランジスタ12のゲートに印加されて、駆動トランジスタ12により、帰還電圧Vsが基準電圧Vrefと等しくなるように出力トランジスタ6のゲート電圧Vgが制御される。なお、この定常動作時には、誤差電圧Veは駆動トランジスタ12のゲート閾値以上であるので、コンパレータ9からスイッチトランジスタ11のゲートへ印加される信号のレベルはHレベルであり、スイッチトランジスタ11はOFFしている。
続いて、図2を用いて負荷急減時の動作を説明する。本充電回路が定常動作をしているときに、電子機器本体8が急峻に軽負荷になったり、2次電池7が脱落するなどして、出力電流Ioutが急激に減少すると(時刻t1)、出力電圧Voutおよび帰還電圧Vsが上昇し、誤差電圧Veが低下する。時刻t2において誤差電圧Veが比較電圧V10を下回ると、駆動トランジスタ12がOFFするとともに、コンパレータ9からスイッチトランジスタ11のゲートへ印加される信号のレベルがLレベルへ反転してスイッチトランジスタ11がONする。したがって、出力トランジスタ6のゲート電圧Vgが、並列接続された抵抗13および抵抗14により電源端子1に印加されている電圧にプルアップされるので、出力トランジスタ6のゲート電荷が急速に放電される。その結果、急速に出力トランジスタ6がOFFするので、出力オーバーシュート量が抑制される。
その後、出力電圧Voutおよび帰還電圧Vsは低下に転じ、遅れて誤差電圧Veが上昇に転じる。時刻t3において、誤差電圧Veが比較電圧V10を上回ると、コンパレータ9からスイッチトランジスタ11のゲートへ印加される信号のレベルがHレベルへ再反転してスイッチトランジスタ11がOFFするとともに、駆動トランジスタ12がアクティブ状態になり、出力電圧Voutを制御する通常のフィードバック制御が働く。
駆動トランジスタ12がOFFしている期間t2〜t3では、本充電回路のフィードバック系はオープン状態となっているので、スイッチトランジスタ11がONしても位相余裕等の安定性の問題はない。また、駆動トランジスタ12のON期間はスイッチトランジスタ11がOFFし、スイッチトランジスタ11のON期間は駆動トランジスタ12がOFFしているため、抵抗14を流れる定常電流は発生せず、抵抗14を設けたことによる消費電流の増加はない。
また、本充電回路は起動時の出力オーバーシュートの抑制にも有効である。すなわち、電源端子1に入力直流電圧が投入される起動時には、電源端子1の電圧が急峻に立ち上がり、基準電圧源3からの基準電圧Vrefも電源端子1の電圧に追従して急峻に立ち上がる。この起動時に出力端子2がGND電位レベルであるとすれば、帰還抵抗回路5において発生する帰還電圧VsもまたGND電位レベルの状態であり、帰還電圧Vsを基準電圧Vrefまで引き上げるべく誤差電圧Veが上昇し、出力トランジスタ6のゲートには必要な電圧が与えられる。出力電圧Voutが「Vref×(R1+R2)/R2」を上回ると、誤差電圧Veは低下に転じる。以後は、上述した時刻t1以降と同様の動作をし、出力オーバーシュートが抑制される。
なお、本実施の形態では、出力トランジスタ6のゲート−ソース間を低インピーダンスとするために、抵抗13に抵抗14を並列接続する構成を説明したが、本発明はこの構成に限定されるものではない。例えばスイッチトランジスタ11のオン抵抗を利用することによって抵抗14を省略することができる。
以上のように、本実施の形態によれば、起動時や負荷急変時等における誤差電圧Veのレベル変化に応じて出力トランジスタ6の応答性を切り替えることにより、回路電流の増加を招くことなく、起動時や負荷急変時等に発生する出力オーバーシュートを抑制できる。
また、出力トランジスタのゲートを駆動するのに駆動トランジスタを用いたので、起動時や負荷急変時等においてフィードバック系をオープン状態にすることができ、位相余裕の減少による位相発振を防ぐことができる。
本発明にかかる充電回路は、回路電流の増加を招くことなく、起動時や負荷急変時等に発生する出力オーバーシュートを抑制でき、2次電池が組み込まれた電子機器に接続して、電子機器本体へ電源供給するとともに2次電地を充電する充電回路に有用である。
本発明の実施の形態における充電回路の一構成例を示す回路図 本発明の実施の形態における充電回路の負荷急減時の動作波形図 従来のシリーズレギュレータの回路図 従来のシリーズレギュレータの負荷急減時の動作波形図
符号の説明
1、21 電源端子
2、22 出力端子
3、23 基準電圧源
4、24 誤差アンプ
5、25 帰還抵抗回路
6、26 出力トランジスタ
7 2次電池
8 電子機器本体
9 コンパレータ
10 比較電圧源
11 スイッチトランジスタ
12 駆動トランジスタ
13 抵抗
14 抵抗
27 負荷
28 CR回路

Claims (5)

  1. 入力端子と出力端子との間に設けられた出力トランジスタと、
    前記出力端子に発生する出力電圧の目標値からの誤差に応じた信号レベルの誤差信号を生成する誤差アンプと、
    前記誤差信号に基づいて、前記出力電圧が前記目標値と等しくなるように前記出力トランジスタを駆動する制御回路と、
    前記誤差信号の信号レベルに応じて前記出力トランジスタの応答性を切り替える切り替え回路と、
    を備えた充電回路。
  2. 前記制御回路は、前記誤差信号で駆動されることによって前記出力トランジスタを駆動する駆動トランジスタを備え、
    前記切り替え回路は、前記誤差信号の信号レベルを前記駆動トランジスタが非導通状態となるレベルと比較するコンパレータを備える
    ことを特徴とする請求項1記載の充電回路。
  3. 前記出力トランジスタはP型MOSFETであり、そのドレインが前記出力端子に接続しており、
    前記駆動トランジスタはN型MOSFETであり、そのドレインが前記出力トランジスタのゲートに接続している
    ことを特徴とする請求項2記載の充電回路。
  4. 前記切り替え回路は、前記出力トランジスタのソース−ゲート間のインピーダンスを切り替えることで、前記出力トランジスタの応答性を切り替えることを特徴とする請求項3記載の充電回路。
  5. 前記切り替え回路は、スイッチトランジスタを備え、前記コンパレータが前記スイッチトランジスタを導通状態または非導通状態にすることで、前記出力トランジスタのソース−ゲート間のインピーダンスを切り替えることを特徴とする請求項4記載の充電回路。
JP2008132587A 2008-05-21 2008-05-21 充電回路 Withdrawn JP2009284615A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008132587A JP2009284615A (ja) 2008-05-21 2008-05-21 充電回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008132587A JP2009284615A (ja) 2008-05-21 2008-05-21 充電回路

Publications (1)

Publication Number Publication Date
JP2009284615A true JP2009284615A (ja) 2009-12-03

Family

ID=41454468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008132587A Withdrawn JP2009284615A (ja) 2008-05-21 2008-05-21 充電回路

Country Status (1)

Country Link
JP (1) JP2009284615A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015230585A (ja) * 2014-06-05 2015-12-21 日本電信電話株式会社 シリーズレギュレータ回路
JP2016157231A (ja) * 2015-02-24 2016-09-01 ローム株式会社 オーバーシュート抑制回路、電源装置、電子機器、及び、車両
JP2019029615A (ja) * 2017-08-03 2019-02-21 ローム株式会社 発光素子駆動装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015230585A (ja) * 2014-06-05 2015-12-21 日本電信電話株式会社 シリーズレギュレータ回路
JP2016157231A (ja) * 2015-02-24 2016-09-01 ローム株式会社 オーバーシュート抑制回路、電源装置、電子機器、及び、車両
JP2019029615A (ja) * 2017-08-03 2019-02-21 ローム株式会社 発光素子駆動装置

Similar Documents

Publication Publication Date Title
US8648578B2 (en) Capless low drop-out voltage regulator having discharge circuit compensating for on-chip output capacitance and response time
US7928715B2 (en) Switching regulator
JP6211916B2 (ja) スイッチングレギュレータ
US8525580B2 (en) Semiconductor circuit and constant voltage regulator employing same
CN107305400B (zh) 基准电压产生电路以及具有该电路的dcdc转换器
JP6168793B2 (ja) スイッチングレギュレータ及び電子機器
US9195244B2 (en) Voltage regulating apparatus with enhancement functions for transient response
US8018214B2 (en) Regulator with soft-start using current source
US9553514B2 (en) DC-DC converter
US20130049721A1 (en) Linear Regulator and Control Circuit Thereof
JP2010079873A (ja) 定電圧回路装置
CN107305402B (zh) 带隙基准电路以及具有该带隙基准电路的dcdc转换器
JP2010152451A (ja) ボルテージレギュレータ
JP2009131066A (ja) 電源回路、および電子機器
JP2006133936A (ja) 電源装置、及び携帯機器
JP2014023272A (ja) スイッチング電源回路
US9240716B2 (en) Switching power supply circuit
JP6926982B2 (ja) 電源制御回路および環境発電装置
JP2006115594A (ja) 誤動作防止回路
JP2009284615A (ja) 充電回路
JP4908019B2 (ja) スイッチングレギュレータ
JP5676340B2 (ja) ボルテージレギュレータ
JP2010029009A (ja) 電源回路及びその電源回路を使用したシステム電源装置
JP2010081748A (ja) 昇圧型dc−dcコンバータの制御回路、昇圧型dc−dcコンバータの制御方法及び昇圧型dc−dcコンバータ
JP2010217965A (ja) 定電圧回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20101118

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20110921

Free format text: JAPANESE INTERMEDIATE CODE: A761