JP4953246B2 - ボルテージレギュレータ - Google Patents

Description

本発明は、定電圧を出力するボルテージレギュレータに関し、より詳しくは、出力端子に過電流が流れたときに、出力電流を小さく絞って回路を保護する過電流保護回路に関する。

ボルテージレギュレータは、様々な電子機器の回路の電圧供給源として用いられている。ボルテージレギュレータの機能は、入力端子の電圧変動によらず出力端子に一定の電圧を出力することであるが、出力端子から負荷に供給する電流が増加して最大電流を超えた時に、出力電流を小さく絞って回路を保護する過電流保護も重要である（例えば、特許文献１参照）。

図５に、過電流保護回路を備えたボルテージレギュレータの回路図を示す。従来の過電流保護回路を備えたボルテージレギュレータは、出力端子ＶＯＵＴの電圧を分圧する出力電圧分圧回路２と、基準電圧を出力する基準電圧回路３と、分圧電圧と基準電圧を比較する誤差増幅器４と、誤差増幅器４の出力電圧によって制御される出力トランジスタ１と、過電流保護回路１００とからなる。過電流保護回路１００は、出力トランジスタ１と並列に接続した出力電流検出回路である出力電流検出トランジスタ５および検出抵抗６と、検出抵抗６の電圧によって制御される出力電流制限回路を構成するトランジスタ７、抵抗８および出力電流制御トランジスタ９とから構成されている。

上述したような過電流保護回路１００は、以下のように動作して過電流から回路を保護する機能を有する。
出力端子ＶＯＵＴの出力電流が増加した場合、出力電流に比例した検出電流が出力電流検出トランジスタ５に流れる。この検出電流が抵抗６に流れることにより、トランジスタ７のゲート−ソース間電圧が上昇する。ここで、出力端子ＶＯＵＴに過電流が流れて、それに比例した検出電流によってトランジスタ７のゲート−ソース間電圧がしきい値電圧を超えると、トランジスタ７にドレイン電流が流れる。従って、出力電流制御トランジスタ９のゲート−ソース間電圧が低下して、出力電流制御トランジスタ９にドレイン電流が流れることによって、出力トランジスタ１のゲート−ソース間電圧を上昇させる。このように帰還が働くことによって、出力電流検出トランジスタ５のドレイン電流を一定とするように、出力トランジスタ１のゲートを制御するため、出力電流の増加は抑制される。

しかしながら、過電流保護回路１００の出力電流検出トランジスタ５は、ドレイン電圧が入力電圧に応じて変化するため、チャネル長変調効果により出力トランジスタ１との電流の関係が崩れ、過電流の検出精度を劣化させるという問題点を有していた。
従って、過電流保護回路１００は、出力電流検出トランジスタ５のドレイン（ポイントＡ）の電圧Ｖ_Ａを、出力トランジスタ１のドレイン（ポイントＢ）の電圧Ｖ_Ｂと同じにする必要があり、そのための回路として、カレントミラー回路を用いている。

以下にその動作を説明する。出力電流検出トランジスタ５と同じサイズのトランジスタ１１によって、検出電流と同じ量の電流を流す。その電流を、第一のカレントミラー回路で折り返し、第二のカレントミラー回路を構成するトランジスタ１４、１５及び１６に流すことによって、ポイントＡの電圧Ｖ_ＡをポイントＢの電圧Ｖ_Ｂと同じ電圧にする。
特開２００３−２９８５６号公報

しかしながら、上述のカレントミラー回路を用いる回路は、検出電流と同じ電流がトランジスタ１１、１５、１２とトランジスタ１４、１３の２つの経路で流れるため、消費電流が多くなることが欠点であった。

本発明は、以上のような課題を解決するために考案されたものであり、検出精度のよい過電流保護回路を、消費電流を増加させることなく実現するものである。

従来の課題を解決するために、本発明の過電流保護回路を備えたボルテージレギュレータは以下のような構成とした。

（１）過電流保護回路は、誤差増幅回路の出力電圧で制御され検出電流を流す出力電流検出トランジスタと、検出電流によって検出電圧を発生する検出抵抗と、検出抵抗の電圧で制御され出力トランジスタのゲート電圧を制御する出力電流制限回路と、出力トランジスタのドレインと出力電流検出トランジスタのドレインの間に接続され、出力トランジスタのドレインと出力電流検出トランジスタのドレインの電圧を等しくするレギュレーテッド・カスコード回路とを備え、レギュレーテッド・カスコード回路の動作電流は、誤差増幅回路の出力電圧で制御される動作電流供給トランジスタによって供給されることを特徴とするボルテージレギュレータ。

（２）レギュレーテッド・カスコード回路は、さらに動作電流供給トランジスタと直列に接続した電流制限回路を備え、電流制限回路によって動作電流の上限が制限されることを特徴とするボルテージレギュレータ。

（３）レギュレーテッド・カスコード回路は、さらに動作電流供給トランジスタと並列に接続した最低動作電流供給回路を備え、最低動作電流供給回路によって最低動作電流が補償されることを特徴とするボルテージレギュレータ。

本発明の過電流保護回路を備えたボルテージレギュレータによれば、出力電流検出トランジスタ５のドレイン（ポイントＡ）の電圧Ｖ_Ａと出力トランジスタ１のドレイン（ポイントＢ）の電圧Ｖ_Ｂとを同じにするためにレギュレーテッド・カスコード回路を用いたので、カレントミラー回路に比べて電流が一つの経路で流れるため、消費電流を低減することが出来るという効果がある。

さらに、レギュレーテッド・カスコード回路の必要な動作電流を超えるような過電流状態になったとしても、動作電流に制限をかけるため、不必要な電流が流れることがなくなり、より消費電流を少なくすることが出来るという効果がある。

さらに、レギュレーテッド・カスコード回路の必要な動作電流を下回るような状態になったとしても、最低動作電流を供給できるため、レギュレーテッド・カスコード回路の動作が不安定になることがなくなり、検出精度を維持することが出来るという効果がある。

図１は、本実施形態のボルテージレギュレータの回路図である。
本実施形態のボルテージレギュレータは、出力電圧分圧回路２と、基準電圧回路３と、誤差増幅器４と、Ｐ型ＭＯＳトランジスタの出力トランジスタ１と、過電流保護回路１１０とを備えている。
出力電圧分圧回路２は、出力端子ＶＯＵＴの電圧を分圧し分圧電圧を出力する。誤差増幅器４は、基準電圧回路３の出力する基準電圧と、分圧電圧とを比較する。出力トランジスタ１は、誤差増幅器４の出力電圧によって制御され、出力端子ＶＯＵＴの電圧を一定に保つ機能を有する。過電流保護回路１１０は、出力端子ＶＯＵＴに流れる電流を監視し、過電流を検出すると出力トランジスタ１の電流を減少させる機能を有する。
出力電圧分圧回路２は、入力端子を出力端子ＶＯＵＴと接続し、出力端子を誤差増幅器４の非反転入力端子に接続する。基準電圧回路３は、出力端子を誤差増幅器４の反転入力端子に接続する。誤差増幅器４は、出力端子を出力トランジスタ１のゲートに接続する。出力トランジスタ１は、ソースを入力電源に接続し、ドレインを出力端子ＶＯＵＴに接続する。過電流保護回路１１０は、２入力端子のうち一方の入力端子が誤差増幅器４の出力端子に接続され、もう一方の入力端子が出力端子ＶＯＵＴに接続され、出力端子を出力トランジスタ１のゲートに接続されている。

過電流保護回路１１０は、Ｐ型ＭＯＳトランジスタの出力電流検出トランジスタ５と、検出抵抗６と、出力電流制限回路１１１と、レギュレーテッド・カスコード回路１１２を備えている。出力電流制限回路１１１は、Ｎ型ＭＯＳトランジスタのトランジスタ７、抵抗８、およびＰ型ＭＯＳトランジスタの出力電流制御トランジスタ９を備えている。レギュレーテッド・カスコード回路１１２は、誤差増幅回路２０と、Ｐ型ＭＯＳトランジスタのトランジスタ１６を備えている。誤差増幅回路２０の電源端子には、Ｐ型ＭＯＳトランジスタの動作電流供給トランジスタ２１を接続している。また、出力電流検出トランジスタ５と検出抵抗６とで、出力電流検出回路を構成している。

出力電流検出トランジスタ５と出力トランジスタ１はゲートが接続されているので、夫々のドレイン電流は比例している。検出抵抗６は、出力電流検出トランジスタ５のドレイン電流によって電圧を発生する。出力電流制限回路１１１は、検出抵抗６に発生する電圧によって出力トランジスタ１のゲート電圧を制御する。レギュレーテッド・カスコード回路１１２は、出力電流検出トランジスタ５のドレイン（ポイントＡ）の電圧Ｖ_Ａと出力トランジスタ１のドレイン（ポイントＢ）の電圧Ｖ_Ｂを等しく保つ機能を有する。動作電流供給トランジスタ２１は、レギュレーテッド・カスコード回路１１２の誤差増幅回路２０に動作電流を供給する。

出力電流検出トランジスタ５は、出力トランジスタ１とゲートおよびソースを共通に接続し、ドレインをトランジスタ１６のソースに接続する。トランジスタ１６のドレインは、検出抵抗６を介してＧＮＤに接続する。トランジスタ１６のドレインと検出抵抗６の接続点は、トランジスタ７のゲートに接続する。トランジスタ７のドレインは、抵抗８を介して入力電源に接続する。出力電流制御トランジスタ９は、ゲートをトランジスタ７のドレインと抵抗８の接続点に接続し、ソースを入力電源に接続し、ドレインを誤差増幅器４の出力端子に接続する。誤差増幅回路２０は、非反転入力端子を出力端子ＶＯＵＴに接続し、反転入力端子を出力電流検出トランジスタ５のドレインに接続し、出力端子をトランジスタ１６のゲートに接続する。動作電流供給トランジスタ２１は、ソースを入力電源に接続し、ドレインを誤差増幅回路２０の電源端子に接続し、ゲートを誤差増幅回路２０の出力端子に接続している。

上述したような過電流保護回路１１０は、以下のように動作して過電流から回路を保護する機能を有する。
出力端子ＶＯＵＴの出力電流が増加した場合、出力電流に比例した検出電流が出力電流検出トランジスタ５に流れる。この検出電流が抵抗６に流れることにより、トランジスタ７のゲート−ソース間電圧が上昇する。ここで、出力端子ＶＯＵＴに過電流が流れて、それに比例した検出電流によってトランジスタ７のゲート−ソース間電圧がさらに上昇し、Ｎ型ＭＯＳトランジスタのトランジスタ７のしきい値電圧を超えると、トランジスタ７のドレイン電流が抵抗８を介して流れる。トランジスタ７のドレイン電流が抵抗８に流れることによって、出力電流制御トランジスタ９のゲート−ソース間電圧が低下して、Ｐ型ＭＯＳトランジスタの出力電流制御トランジスタ９にドレイン電流が流れるようになる。従って、出力電流制御トランジスタ９のドレイン電圧が上昇し、出力トランジスタ１のゲート−ソース間電圧を上昇させる。このように帰還が働いて出力トランジスタ１のゲート電圧を制御するため、出力電流の増加は抑制される。

ここで、レギュレーテッド・カスコード回路１１２は以下のように動作する。非反転入力端子に入力した出力トランジスタ１のドレインの電圧Ｖ_Ｂが、反転入力端子に入力した出力電流検出トランジスタ５のドレインの電圧Ｖ_Ａより高くなると、誤差増幅回路２０の出力電圧は高くなる。Ｐ型ＭＯＳトランジスタのトランジスタ１６のゲート電圧が高くなってオン抵抗が高くなるので、出力電流検出トランジスタ５のドレイン電圧Ｖ_Ａは高くなる。逆に、非反転入力端子に入力した電圧Ｖ_Ｂが、反転入力端子に入力した電圧Ｖ_Ａより低くなると、誤差増幅回路２０の出力電圧が低くなる。Ｐ型ＭＯＳトランジスタのトランジスタ１６ゲート電圧が低くなってオン抵抗が低くなるので、出力電流検出トランジスタ５のドレイン電圧Ｖ_Ａは低くなる。以上のように、誤差増幅回路２０はＶ_Ａ＝Ｖ_Ｂ、すなわち出力トランジスタと出力電流検出トランジスタ５のドレインの電圧が等しくなるように、トランジスタ１６のゲートを制御する。従って、出力電流検出トランジスタ５と出力トランジスタ１は常に同じ状態で動作することになるので、過電流の検出精度がよくすることが出来る。

動作電流供給トランジスタ２１のゲートは、出力トランジスタ１のゲートと接続しているので、誤差増幅回路２０の動作電流は出力トランジスタ１が負荷に流す電流に比例する。
過電流保護回路１１０が機能する必要のない、すなわち出力トランジスタ１の流す電流が少ないときは、過電流保護回路１１０の動作電流も少なく、過電流保護回路１１０が機能する必要がある、すなわち出力トランジスタ１の流す電流が多いときは、過電流保護回路１１０の動作電流も多くなる。

以上記載したように、本実施形態のボルテージレギュレータの過電流保護回路は、電圧Ｖ_Ａを電圧Ｖ_Ｂと同じにするための回路としてレギュレーテッド・カスコード回路１１２を用いたので、その回路に流れる電流はレギュレーテッド・カスコード回路１１２に流れる動作電流の一経路だけであり、カレントミラー回路を用いた従来技術に比較して消費電流を少なくすることが可能となった。

図２に、他の実施形態のボルテージレギュレータの回路図を示す。図２のボルテージレギュレータは、レギュレーテッド・カスコード回路１１２の誤差増幅回路２０の動作電流に上限を設ける動作電流上限回路１２１を備えた構成となっている。動作電流上限回路１２１は、誤差増幅回路２０に動作電流を供給する動作電流供給トランジスタ２１と直列に接続されている。
動作電流上限回路１２１は、例えばゲートにバイアス電圧源２３を接続したＰ型ＭＯＳトランジスタのトランジスタ２２で構成することが出来る。トランジスタ２２のドレイン電流が誤差増幅回路２０の動作電流の上限となるように、バイアス電圧源２３の電圧を設定する。

過電流保護回路をこのような構成とすることで、動作電流供給トランジスタ２１の流す電流がレギュレーテッド・カスコード回路１１２の必要な動作電流を超えるような過電流状態になったとしても、動作電流上限回路１２１によって電流に制限がかかるため、不必要な電流が流れることがなくなり、より消費電流の少ない過電流保護回路を実現することが出来る。

図３に、他の実施形態のボルテージレギュレータの回路図を示す。図３のボルテージレギュレータは、レギュレーテッド・カスコード回路１１２の誤差増幅回路２０の動作電流に下限を設ける動作電流下限回路１３１を備えた構成となっている。動作電流下限回路１３１は、誤差増幅回路２０に動作電流を供給する動作電流供給トランジスタ２１と並列に接続されている。
動作電流下限回路１３１、例えばゲートにバイアス電圧源２５を接続したＰ型ＭＯＳトランジスタのトランジスタ２４で構成することが出来る。トランジスタ２４のドレイン電流が誤差増幅回路２０の動作電流の下限となるように、バイアス電圧源２５の電圧を設定する。

過電流保護回路をこのような構成とすることで、動作電流供給トランジスタ２１の流す電流がレギュレーテッド・カスコード回路１１２の必要な動作電流を下回るような状態になったとしても、動作電流下限回路１３１によって最低動作電流を供給できるため、レギュレーテッド・カスコード回路１１２の動作が不安定になることがなくなり、出力電流検出トランジスタ５と出力トランジスタ１は常に同じ状態で動作するため検出精度を維持することが出来る。

さらに、図４に示す他の実施形態のボルテージレギュレータのように、動作電流上限回路１２１と動作電流下限回路１３１の両方を備えた構成とすることが出来る。
過電流保護回路をこのような構成とすることで、両方の回路の利点を備えるため、検出精度が良く、より消費電流の少ない過電流保護回路を実現することが出来る。

以上に説明したように、本実施形態のボルテージレギュレータの過電流保護回路によれば、出力電流検出トランジスタ５と出力トランジスタ１は常に同じ状態で動作するため検出精度がよく、レギュレーテッド・カスコード回路１１２に流れる電流は動作電流供給トランジスタ２１の一経路だけであるので、従来技術にある機能を有しながら、従来技術に比較して消費電流を少なくすることが出来ると言う効果がある。

さらに、出力トランジスタ１の流す電流が増加して、それに比例して動作電流供給トランジスタ２１の流す電流がレギュレーテッド・カスコード回路１１２の必要な動作電流を超えるような過電流状態になったとしても、トランジスタ２２で電流に制限がかかるため、不必要な電流が流れることがなくなり、より消費電流を少なくすることが出来るという効果がある。

さらに、出力トランジスタ１の流す電流が減少して、それに比例して動作電流供給トランジスタ２１の流す電流がレギュレーテッド・カスコード回路１１２の必要な動作電流を下回るような状態になったとしても、トランジスタ２４で最低動作電流を供給できるため、レギュレーテッド・カスコード回路１１２の動作が不安定になることがなくなり、出力電流検出トランジスタ５と出力トランジスタ１は常に同じ状態で動作するため検出精度を維持することが出来るという効果がある。

本実施形態の過電流保護回路を備えたボルテージレギュレータの回路図である。 本実施形態の過電流保護回路を備えた、他のボルテージレギュレータの回路図である。 本実施形態の過電流保護回路を備えた、他のボルテージレギュレータの回路図である。 本実施形態の過電流保護回路を備えた、他のボルテージレギュレータの回路図である。 従来の過電流保護回路を備えたボルテージレギュレータの回路図である。

符号の説明

２ 電圧分圧回路
３ 基準電圧回路
４ 誤差増幅器
２０ 誤差増幅回路
２３、２５ バイアス電圧源
１００、１１０、１２０、１３０、１４０ 過電流保護回路
１１１ 出力電流制限回路
１１２ レギュレーテッド・カスコード回路
１２１ 動作電流上限回路
１３１ 動作電流下限回路

Claims (6)

1. 出力トランジスタの出力する電圧を分圧した分圧電圧と基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
   前記出力トランジスタに過電流が流れたことを検出し、前記出力トランジスタの電流を制限する過電流保護回路と、を備えたボルテージレギュレータであって、
   前記過電流保護回路は、
   前記誤差増幅回路の出力電圧で制御され検出電流を流す出力電流検出トランジスタと、
   前記検出電流によって検出電圧を発生する検出抵抗と、
   前記検出抵抗の電圧で制御され前記出力トランジスタのゲート電圧を制御する出力電流制限回路と、
   前記出力トランジスタのドレインと前記出力電流検出トランジスタのドレインの間に接続され、前記出力トランジスタのドレインの電圧と前記出力電流検出トランジスタのドレインの電圧を等しくするレギュレーテッド・カスコード回路と、
   を備え、
   前記レギュレーテッド・カスコード回路の動作電流は、前記誤差増幅回路の出力電圧で制御される動作電流供給トランジスタによって供給される、
   ことを特徴とするボルテージレギュレータ。
2. 前記レギュレーテッド・カスコード回路は、さらに前記動作電流供給トランジスタと直列に接続した電流制限回路を備え、前記電流制限回路によって動作電流の上限が制限されることを特徴とする請求項１に記載のボルテージレギュレータ。
3. 前記レギュレーテッド・カスコード回路は、さらに前記動作電流供給トランジスタと並列に接続した最低動作電流供給回路を備え、前記最低動作電流供給回路によって最低動作電流が補償されることを特徴とする請求項１に記載のボルテージレギュレータ。
4. 前記レギュレーテッド・カスコード回路は、さらに前記動作電流供給トランジスタと直列に接続した電流制限回路と、前記動作電流供給トランジスタと並列に接続した最低動作電流供給回路を備え、前記電流制限回路によって動作電流の上限が制限され、前記最低動作電流供給回路によって最低動作電流が補償されることを特徴とする請求項１に記載のボルテージレギュレータ。
5. 前記電流制限回路は、ゲートに第一のバイアス電圧源を接続した第一のトランジスタで構成したことを特徴とする請求項２または４に記載のボルテージレギュレータ。
6. 前記最低動作電流供給回路は、ゲートに第二のバイアス電圧源を接続した第二のトランジスタで構成したことを特徴とする請求項３または４に記載のボルテージレギュレータ。

Images