KR950020966A - 동기형 반도체 장치용 파워 관리회로 - Google Patents

동기형 반도체 장치용 파워 관리회로 Download PDF

Info

Publication number
KR950020966A
KR950020966A KR1019940034841A KR19940034841A KR950020966A KR 950020966 A KR950020966 A KR 950020966A KR 1019940034841 A KR1019940034841 A KR 1019940034841A KR 19940034841 A KR19940034841 A KR 19940034841A KR 950020966 A KR950020966 A KR 950020966A
Authority
KR
South Korea
Prior art keywords
signal
circuit
input
power
supplied
Prior art date
Application number
KR1019940034841A
Other languages
English (en)
Other versions
KR100193409B1 (ko
Inventor
마모루 기따무라
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950020966A publication Critical patent/KR950020966A/ko
Application granted granted Critical
Publication of KR100193409B1 publication Critical patent/KR100193409B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

동기형 반도체장치에 있어서, 입력 초단회로에서의 입출력핀에 공급된 파워를 감소시키는 파워 관리회로 구성이 제공된다. 이 회로는 대기 모우드 및/또는 독출모우드동안 입력 초단회로에서의 입출력핀으로의 파워를 감소시키고, 입출력 핀으로부터의 출력신호를 무효로 하여 동기형 반도체 장치에서의 파워가 회복되도록 하는 출력 디스에이블 신호를 발생시키는 외부 디스에이블 핀에 입력신호가 입력될때 입력 초단회로로의 파워를 회복시킨다.

Description

동기형 반도체 장치용 파워 관리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예를 나타내는 반도체 메모리장치의 회로도,
제2(a)도는 본 발명의 파워 감소 논리 회로, 제2(b)도는 파워 감소회로에 의해 발생된 파워 감소회로를 수신하는 입력초단 회로, 제2(c)도는 본 발명의 파워 감소회로의 상세도,
제3도는 제2도에 나타낸 파워 감소회로의 동작을 설명하기 위한 타이밍 차아트,
제4도는 제2도에 나타낸 파워 감소회로용 디스에이블 신호의 입력을 설명하기 위한 타이밍 차아트.

Claims (4)

  1. 동기형 반도체 장치의 입력 초단회로에 공급되는 파워를 감소시키기 위한 파워관리 회로에 있어서, 입력신호가 공급되며, 파워 다운신호가 공급될때 비활성상태에 있는 입력회로와, 상기 동기형 반도체 장치가 대기 모우드, 독출 모우드, 또는 대기 모우드 및 독출 모우드에 있을때 상기 파워 다운 신호를 생성하는 파워 다운 신호 발생수단을 구비하는 것을 특징으로 하는 파워 관리회로.
  2. 제1항에 있어서, 상기 파워 다운신호 발생수단은 RAS인에이블 신호와 리드 활성신호가 공급되는 논리 게이트를 포함하는 것을 특징으로 하는 파워 관리회로.
  3. 제1항에 있어서, 상기 파워 다운신호 발생수단은 A 뱅크로부터의 수직 어드레스 스트로우브 RAS 인에이블 신호(ARAE)와 B 뱅크로부터의 수직 어드레스 스트로우브 RAS 인에이블 신호(BRAE)를 수신하는 제1 OR 회로와, 리드 활성신호(READB)와 출력 마스크신호(OEMSK)를 수신하는 제2 OR 회로와, 상기 제1 OR 회로로부터의 출력신호, 상기 제2 OR 회로로부터의 출력신호 및 파워다운 모우드 신호(PWDNB)를 수신하는 NAND 회로와, 상기 NAND 회로로부터의 출력신호를 발전하고, 상기 파워 다운 지시신호(PWDNB2)를 상기 입력 초단회로로 공급하여 상기 입력 초단회로로 공급되는 파워를 감소시키는 인버터를 포함하는 것을 특징으로 하는 파워 관리회로.
  4. 제1항에 있어서, 입력동작이 독출모우드 동안에 외부 입력/출력 수단상에서 행해질때 파워 감소를 해제하는 디스에이블 수단을 또한 구비하는 것을 특징으로 하는 파워 관리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940034841A 1993-12-17 1994-12-17 반도체 장치의 파워관리 회로 및 반도체 메모리장치 KR100193409B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-317676 1993-12-17
JP5317676A JP2838967B2 (ja) 1993-12-17 1993-12-17 同期型半導体装置用パワーカット回路

Publications (2)

Publication Number Publication Date
KR950020966A true KR950020966A (ko) 1995-07-26
KR100193409B1 KR100193409B1 (ko) 1999-06-15

Family

ID=18090785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034841A KR100193409B1 (ko) 1993-12-17 1994-12-17 반도체 장치의 파워관리 회로 및 반도체 메모리장치

Country Status (4)

Country Link
US (1) US5696729A (ko)
EP (1) EP0665484A3 (ko)
JP (1) JP2838967B2 (ko)
KR (1) KR100193409B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269313B1 (ko) * 1997-11-07 2000-12-01 윤종용 대기시전류소모가적은반도체메모리장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663919A (en) * 1996-02-28 1997-09-02 Micron Technology, Inc. Memory device with regulated power supply control
KR100429862B1 (ko) * 1997-06-24 2004-07-19 삼성전자주식회사 반도체장치의 내부 전원 제어회로
KR100301036B1 (ko) * 1997-06-26 2001-09-03 윤종용 데이터입출력마스크입력버퍼의전류소모를감소시키기위한제어부를구비하는동기식반도체메모리장치
JPH1116349A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 同期型半導体記憶装置
KR100457338B1 (ko) * 1997-09-25 2005-01-17 삼성전자주식회사 저소모전력용 스텐바이 모드 제어 회로를 갖는 반도체 장치
AU9798798A (en) * 1997-10-10 1999-05-03 Rambus Incorporated Power control system for synchronous memory device
KR100272163B1 (ko) * 1997-12-30 2000-11-15 윤종용 대기용어레이전압발생기를갖는반도체메모리장치
US6154821A (en) * 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
US6151262A (en) * 1998-10-28 2000-11-21 Texas Instruments Incorporated Apparatus, system and method for control of speed of operation and power consumption of a memory
JP3549751B2 (ja) * 1998-11-30 2004-08-04 富士通株式会社 半導体集積回路装置
US6316988B1 (en) 1999-03-26 2001-11-13 Seagate Technology Llc Voltage margin testing using an embedded programmable voltage source
JP3420120B2 (ja) 1999-06-29 2003-06-23 日本電気株式会社 同期型半導体メモリシステム
JP3674833B2 (ja) 2000-02-16 2005-07-27 シャープ株式会社 同期型半導体記憶装置
JP2001338489A (ja) * 2000-05-24 2001-12-07 Mitsubishi Electric Corp 半導体装置
JP3902909B2 (ja) * 2000-07-19 2007-04-11 沖電気工業株式会社 低消費電力型ダイナミックランダムアクセスメモリ
JP2002074952A (ja) 2000-08-31 2002-03-15 Fujitsu Ltd 同期型半導体記憶装置及びその入力回路の制御方法
JP4190140B2 (ja) 2000-09-04 2008-12-03 富士通マイクロエレクトロニクス株式会社 同期式半導体記憶装置、及びその入力情報のラッチ制御方法
JP2002109880A (ja) * 2000-09-28 2002-04-12 Toshiba Corp クロック同期回路
US20030097519A1 (en) * 2001-11-21 2003-05-22 Yoon Ha Ryong Memory subsystem
JP3724464B2 (ja) * 2002-08-19 2005-12-07 株式会社デンソー 半導体圧力センサ
JP2006066020A (ja) * 2004-08-30 2006-03-09 Fujitsu Ltd 半導体記憶装置
JP4829029B2 (ja) * 2006-08-02 2011-11-30 株式会社東芝 メモリシステム及びメモリチップ
JP5218635B2 (ja) * 2011-12-28 2013-06-26 富士通セミコンダクター株式会社 半導体記憶装置
CN113553000B (zh) * 2018-07-18 2024-04-12 成都忆芯科技有限公司 降低集成电路功耗的方法及其控制电路
JP7165151B2 (ja) * 2020-02-18 2022-11-02 ウィンボンド エレクトロニクス コーポレーション 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190351A (en) * 1981-05-20 1982-11-22 Toshiba Corp Semiconductor integrated circuit device
JPS60198618A (ja) * 1984-03-21 1985-10-08 Oki Electric Ind Co Ltd ダイナミツク論理回路
JPS61105795A (ja) * 1984-10-29 1986-05-23 Nec Corp メモリ回路
JPS61262827A (ja) * 1985-05-15 1986-11-20 Mitsubishi Electric Corp 半導体集積回路装置
US4801820A (en) * 1986-05-02 1989-01-31 Motorola, Inc. LSI array having power down capability
JPH01241089A (ja) * 1988-03-23 1989-09-26 Toshiba Corp スタティック型ランダムアクセスメモリ
JPH01251496A (ja) * 1988-03-31 1989-10-06 Toshiba Corp スタティック型ランダムアクセスメモリ
US4963769A (en) * 1989-05-08 1990-10-16 Cypress Semiconductor Circuit for selective power-down of unused circuitry
JPH07109864B2 (ja) * 1989-09-13 1995-11-22 シャープ株式会社 スタティックｒａｍ
JP3057710B2 (ja) * 1990-04-27 2000-07-04 日本電気株式会社 半導体メモリ装置
US5115146A (en) * 1990-08-17 1992-05-19 Sgs-Thomson Microelectronics, Inc. Power-on reset circuit for controlling test mode entry
US5251178A (en) * 1991-03-06 1993-10-05 Childers Jimmie D Low-power integrated circuit memory
JP2938706B2 (ja) * 1992-04-27 1999-08-25 三菱電機株式会社 同期型半導体記憶装置
US5300831A (en) * 1992-09-04 1994-04-05 Pham Dac C Logic macro and protocol for reduced power consumption during idle state

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269313B1 (ko) * 1997-11-07 2000-12-01 윤종용 대기시전류소모가적은반도체메모리장치

Also Published As

Publication number Publication date
US5696729A (en) 1997-12-09
JPH07177015A (ja) 1995-07-14
JP2838967B2 (ja) 1998-12-16
KR100193409B1 (ko) 1999-06-15
EP0665484A3 (en) 1996-04-10
EP0665484A2 (en) 1995-08-02

Similar Documents

Publication Publication Date Title
KR950020966A (ko) 동기형 반도체 장치용 파워 관리회로
US5581512A (en) Synchronized semiconductor memory
KR20020040443A (ko) 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
KR100691485B1 (ko) 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치
JP4431254B2 (ja) 半導体メモリ素子の自動リフレッシュ装置
KR100333710B1 (ko) 안정적인 리드 동작을 위한 디디알 에스디램
KR20000011667A (ko) 메모리디바이스
JP2551338B2 (ja) 情報処理装置
KR930024018A (ko) 반도체 장치
KR100616493B1 (ko) 디디알 에스디램의 입력버퍼 제어 방법 및 장치
KR100699811B1 (ko) 내부에서 테스트용 기준 전압을 발생하는 디디알 에스디램반도체 장치
KR970019066A (ko) 동작 전류를 감소시킨 반도체 메모리장치의 데이타 입력 버퍼회로
KR900002311A (ko) 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치
KR970003228A (ko) 전위 펌핑회로
KR20040093804A (ko) 반도체 메모리 소자의 초기화 신호 발생 회로
KR100341587B1 (ko) 리드 레이턴시와 동일한 라이트 레이턴시를 갖는 동기식디램
KR100247914B1 (ko) 내부전원 전압 발생부를 갖는 반도체 메모리장치
KR20000067412A (ko) 모드 레지스터 셋 회로를 갖는 메모리 집적 회로 장치
KR0147633B1 (ko) 반도체 메모리장치
KR20020049386A (ko) 테스트시 기입 데이터의 마스킹 동작이 가능한 반도체메모리 장치 및 데이터 마스킹 방법
KR20010063500A (ko) 파워 업 회로
KR100211071B1 (ko) 메모리 소자의 라이트 신호 제어 회로
KR19990074904A (ko) 동기식 반도체 기억 장치를 위한 어드레스 래치장치 및 방법
KR960008840A (ko) 메모리 소자의 라이트 제어신호 발생회로
KR980004938A (ko) 반도체 메모리 장치의 스탠바이 모드 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 16

EXPY Expiration of term