KR930024018A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR930024018A KR930024018A KR1019930007635A KR930007635A KR930024018A KR 930024018 A KR930024018 A KR 930024018A KR 1019930007635 A KR1019930007635 A KR 1019930007635A KR 930007635 A KR930007635 A KR 930007635A KR 930024018 A KR930024018 A KR 930024018A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- external signal
- external
- generating
- outputting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Dram (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
전원 투입에서 최소한 일정시간 경과후에 제1의 신호를 발생하는 시한신호 발생수단과, 외부 신호가 입력되는 입력핀을 통해 외부와 접속되고, 상기 제1의 신호를 받기까지는 상기 외부 신호와는 무관계로 소정 레벨을 출력하고, 상기 제1의 신호를 받은 다음에 상기 외부 신호에 응답한 출력을 출력하는 버퍼수단을 구비한 것을 특징으로 하는 반도체 장치.
본 발명으로 제공하는 반도체 장치는 전원 투입시에 각 내부 회로마다 액티브/프리차지 양쪽의 상태가 혼재하지 않으며, 이상 전류의 발생등의 오동작을 일으키는 것을 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예를 나타낸 회로 구성도. 제2도는 본 고안의 제2의 실시예를 나타낸 회로 구성도. 제3도는 본 발명의 제1의 실시예를 나타낸 회로 구성도.
Claims (4)
- 전원 투입보다 최소한 일정시간 경과후에 제1의 신호를 발생하는 시한 신호발생부(201)과; 외부 신호가 입력되는 입력핀을 통해 외부와 접속되고, 상기 제1의 신호를 받기까지는 상기 외부 신호와는 무관계로 소정 레벨을 출력하고, 상기 제1의 신호를 받은 다음에 상기 외부 신호에 응답한 출력을 출력하는 버퍼수단(202)을 구비하는 것을 특징으로 하는 반도체 장치.
- 전원 투입에서 최소한 일정시간 경과후에 제1의 신호를 발생하는 시한신호발생수단(201)과; 외부 신호가 입력되는 입력핀을 통해 외부와 접속되고, 상기 제1의 신호를 받기까지는 상기 외부 신호와는 무관계로 소정 레벨을 출력하고, 상기 제1의 신호를 받고나서 최초의 상기 외부 신호의 상승 또는 하강을 검지한 다음, 상기 외부신호에 응답한 출력을 출력하는 버퍼수단(202)을 구비하는 것을 특징으로 하는 반도체 장치.
- 전원전압이 소정전압을 넘었을 때 제1의 신호를 발생하는 신호발생수단(801∼806)과; 외부 신호가 입력되는 입력핀을 통해 외부와 접속되고, 상기 제1의 신호를 받기까지는 상기 외부 신호와는 무관계로 소정 레벨을 출력하고, 상기 제1의 신호를 받은 다음에 상기 외부 신호에 응답한 출력을 출력하는 버퍼수단(202)을 구비하는 것을 특징으로 하는 반도체 장치.
- 전원 전압이 소정 전압을 넘었을 때 제1의 신호를 발생하는 신호발생수단(801∼806)과; 외부 신호가 입력되는 입력핀을 통해 외부와 접속되고, 상기 제1의 신호를 받기까지는 상기 외부 신호와는 무관계로 소정 레벨을 출력하고, 상기 제1의 신호를 받고 나서 최초의 상기 외부 신호의 상승 또는 하강을 검지한 다음, 상기 외부 신호에 응답한 출력을 출력하는 버퍼수단(202)을 구비하는 것을 특징으로 하는 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11440692A JP3192751B2 (ja) | 1992-05-07 | 1992-05-07 | 半導体装置 |
JP92-114406 | 1992-05-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930024018A true KR930024018A (ko) | 1993-12-21 |
KR970004747B1 KR970004747B1 (ko) | 1997-04-03 |
Family
ID=14636891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930007635A KR970004747B1 (ko) | 1992-05-07 | 1993-05-04 | 반도체 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5402010A (ko) |
JP (1) | JP3192751B2 (ko) |
KR (1) | KR970004747B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5729160A (en) * | 1994-07-20 | 1998-03-17 | Mosaid Technologies Incorporated | Self-timed circuit control device and method |
US6812746B2 (en) * | 2002-11-12 | 2004-11-02 | Micron Technology, Inc. | Method and apparatus for amplifying a regulated differential signal to a higher voltage |
JP2006004559A (ja) | 2004-06-18 | 2006-01-05 | Elpida Memory Inc | 半導体記憶装置 |
TWI326084B (en) * | 2005-09-13 | 2010-06-11 | Hynix Semiconductor Inc | Synchronous dynamic random access memory integrated circuit semiconductor memory with reset function and method of resetting a memory without powering down the memory |
US7733731B2 (en) | 2007-03-05 | 2010-06-08 | Micron Technology, Inc. | Control of inputs to a memory device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4386281A (en) * | 1981-01-15 | 1983-05-31 | Mostek Corporation | Circuit for detecting loss of supply voltage |
JPS6069895A (ja) * | 1983-09-22 | 1985-04-20 | Fujitsu Ltd | 半導体集積回路 |
US4918663A (en) * | 1987-09-16 | 1990-04-17 | Motorola, Inc. | Latch-up control for a CMOS memory with a pumped well |
JP2869791B2 (ja) * | 1988-08-31 | 1999-03-10 | 株式会社日立製作所 | 半導体集積回路装置およびそれを応用した電子装置 |
US5159206A (en) * | 1990-07-31 | 1992-10-27 | Tsay Ching Yuh | Power up reset circuit |
US5278460A (en) * | 1992-04-07 | 1994-01-11 | Micron Technology, Inc. | Voltage compensating CMOS input buffer |
-
1992
- 1992-05-07 JP JP11440692A patent/JP3192751B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-04 US US08/056,408 patent/US5402010A/en not_active Expired - Lifetime
- 1993-05-04 KR KR1019930007635A patent/KR970004747B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970004747B1 (ko) | 1997-04-03 |
JPH05314762A (ja) | 1993-11-26 |
JP3192751B2 (ja) | 2001-07-30 |
US5402010A (en) | 1995-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910019048A (ko) | 반도체 집적 회로 장치 | |
KR970051294A (ko) | 반도체 집적회로 | |
KR890009084A (ko) | 리세트 신호 발생 회로 | |
KR920020521A (ko) | 반도체집적회로 | |
KR970076846A (ko) | 지연 회로 | |
KR920005173A (ko) | 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리 | |
KR920017237A (ko) | 기판 바이어스 발생장치 | |
KR940027318A (ko) | 단열의 동적 예비충전 부스터 회로 | |
KR970029842A (ko) | 전압 발생회로가 구비된 반도체 메모리 디바이스 | |
KR910019050A (ko) | 반도체 기억장치 | |
KR930024018A (ko) | 반도체 장치 | |
KR950004271A (ko) | 반도체 메모리 장치의 전원전압 감지회로 | |
KR970051107A (ko) | 내부전원전압 공급장치 | |
KR910012974A (ko) | 카드형 반도체 장치 | |
KR950022103A (ko) | 전압 온 리세트회로 | |
KR940010502A (ko) | 온도 의존 특성을 가지는 내부전원전압 발생회로 | |
KR970053279A (ko) | 집적 회로 장치 | |
KR910001772A (ko) | 반도체 메모리 장치 | |
KR970072678A (ko) | 파워-온 리셋회로 | |
KR970063257A (ko) | 안정된 비트라인 프리차지용 전압 발생기 | |
KR980005006A (ko) | Vcc 검출수단을 이용한 비트라인 전압 보상회로 | |
KR980004938A (ko) | 반도체 메모리 장치의 스탠바이 모드 전압 발생 회로 | |
KR910013276A (ko) | 반도체 집적 회로 장치 | |
KR970003935A (ko) | 논리 및 레벨 변환 회로 및 반도체 장치 | |
KR960025702A (ko) | 반도체 메모리장치의 전원 공급시 오동작방지회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090330 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |