KR910014948A - 반도체 기억 장치 및 데이타 처리장치 - Google Patents

반도체 기억 장치 및 데이타 처리장치 Download PDF

Info

Publication number
KR910014948A
KR910014948A KR1019910001170A KR910001170A KR910014948A KR 910014948 A KR910014948 A KR 910014948A KR 1019910001170 A KR1019910001170 A KR 1019910001170A KR 910001170 A KR910001170 A KR 910001170A KR 910014948 A KR910014948 A KR 910014948A
Authority
KR
South Korea
Prior art keywords
potential
word line
boost
semiconductor memory
signal
Prior art date
Application number
KR1019910001170A
Other languages
English (en)
Other versions
KR100215734B1 (ko
Inventor
히로시 가샤모또
마사히꼬 나까지마
Original Assignee
야마무라 가쯔미
쎄이꼬 옙슨 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마무라 가쯔미, 쎄이꼬 옙슨 가부시끼가이샤 filed Critical 야마무라 가쯔미
Publication of KR910014948A publication Critical patent/KR910014948A/ko
Application granted granted Critical
Publication of KR100215734B1 publication Critical patent/KR100215734B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억 장치 및 데이타 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 적용한 실시예에 관한 폴리실리콘 고저항 부하형 메모리 셀을 갖춘 스타틱 RAM의 개략 전체 구성을 나타내는 블럭도, 제2도는 반도체 기억장치의 주변회로에 있어서 새로운 회로 구성 중, 주로 기입 동작에 관련하는 부분을 나타내는 블록도, 제3도는 주변회로에 있어서, 링오실레이터 회로 및 변압타이밍 신호 발생회로를 나타내는 회로도.

Claims (37)

  1. 제1전원전위와 제2전원전위 사이에 직렬접속된 제1 부하수단 및 제1절연 게이트형 전계효과 트랜지스터 및 제1 전원전위와 제2전원전위 사이에 직렬접속된 제1 부하수단 및 제2절연 게이트형 전계효과 트랜지스터를 가지는 프립프롭과 그 프립프롭의 기억노드와 비트선 사이에 접속되고, 워드선의 전위를 게이트입력하는 악세스용 절연 게이트형 전계효과 트랜지스터로서 구성되는 메모리셀을 갖춘 반도체 기억장치에서 정보 기입 동작시에서 선택될 상기 워드선을 양 전원전위 사이에 속하지 않고 제1전원전위를 초과하는 값의 기입전위에 실질적으로 설정하는 워드선 전위변압수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 워드선 전위변압 수단은 상기 정보기입시에서 상기 전원의 전압사이에 속하는 전위와 상기 기입전위 사이에서 승강압 동작을 반복하는 변압반복 수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항 또는 제2항에 있어서, 상기 워드선 전위변압수단을 상기 기입 전위치를 2회이상의 승압 조작으로 체중하여 생성하는 다단승압수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  4. 제1항에 있어서, 상기 워드선 전위변압수단은 적어도 상기 정보기입 동작시에서 반복펄스를 발진하는 발진수단과, 이 발진펄스를 기초로 복수의 소요의 타이밍 신호를 생성하는 변압타이밍 신호발생수단과, 그 타이밍신호의 소정신호를 기초로 상기 전원의 전위간에 속하지 않고, 제1전원전위를 초과하는 값의 승압 전위를 생성하는 승압 전위 발생수단과 그 타이밍 신호의 소정 신호를 기초로 상기 전원의 전압사이에 속하지 않고, 제1전원전위를 초고하는 값의 승압 제어신호를 작성하는 승압 제어 신호작성수단과, 그 승압 전위 발생수단에서 공급되는 그 승압 전위와, 상기 전원에서 공급되는 어느것인가의 전위를 그 승압 제어 신호에 의하여 시리알 출력하는 워드선 공급전위로서 선택적으로 출력하는 워드선 공급전위 합성수단과, 상기 타이밍 신호의 소정 신호 및 상기 승압게이트 제어신호에 의하여 상기 선택할 워드선으로의 워드선 공급전위의 인가를 제어하는 워드선 전위인가 제어수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  5. 제4항에 있어서, 상기 발진수단은 링오실레이터 수단인 것을 특징으로 하는 반도체 기억장치.
  6. 제5항에 있어서, 상기 링오실레이터 수단은 복수의 논리 회로에서 구성되는 링오실레이터와, 내부신호에 의하여 링오실레이터를 선택적으로 능동화하는 선택구동수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  7. 제4항 내지 제6항중 어느 한 항에 있어서, 상기 변압 타이밍 신호 발생 수단은 복수의 논리 회로와 복수의 지연수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  8. 제4항 내지 제7항중 어느 한 항에 있어서, 상기 승압 전위 발생수단은 상기 타이밍 신호의 소정 신호를 기초로 제1승압 캐패시터를 충전하는 충선수단과, 상기 타이밍 신호의 소정 신호를 기초로 그 승압 캐패시터의 극전위 값을 변화시키는 제1전위 인가수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  9. 제8에 있어서, 상기 충전수단은 상기 타이밍 신호의 소정 신호를 기초로 제2의 승압 캐패시터를 충전하는 전하 주입 수단과, 상기 타이밍 신호의 소정 신호를 기초로 제2승압 캐패시터의 극전위치를 변화시키는 제2의 전위 인가 수단과 상기 타이밍 신호의 소정 신호를 기초로 제2승압 캐패시터의 승압 전위를 제어 입력으로 하는 전위 전달 수단과, 상기 타이밍 신호의 소정 신호를 기초로 그 전위 전달 수단에 상기 전원전위의 어느 것인가를 인가하는 제3전위 인가수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  10. 제4항 내제 제9항중 어느 한 항에 있어서, 상기 승압 전위 발생수단과, 승압 조작에 의한 승압전압의 증가를 제한하는 리미터수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  11. 제4항 내지 제10항중 어느한 항에 있어서, 상기 승압 게이트 제어 신호작성수단은 제1 승압 제어 신호를 작성하는 제1승압 제어 신호 작성 수단과, 제2승압 제어 신호를 작성하는 제2 승압 제어신호 작성 수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  12. 제11항에 있어서, 상기 제1 승압 제어 신호 작성 수단은 상기 타이밍 신호의 소정신호를 기초로 승압 캐패시터를 충전하는 전하 주입 수단과, 상기 타이밍 신호의 소정 신호를 기초로 승압 캐패시터의 극 전위치를 변화시키는 전위 인가 수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  13. 제11항 또는 제12항에 있어서, 상기 제1승압 제어 신호 작성 수단과, 승압 조작에 의한 승압전압의 증가를 제한하는 리미터수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  14. 제11 내지 제13항중 어느한 항에 있어서, 상기 제2승압 제어 신호 작성 수단은 상기 타이밍 신호의 소정 신호를 기초로 제1승압 캐패시터의 극전위치를 변화시키는 제1전위 인가 수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  15. 제14항에 있어서, 상기 충전수단은 상기 타이밍 신호의 소정 신호를 기초로 제2를 승압 캐패시터를 충전하는 전하주입 수단과, 상기 타이밍 신호의 소정 신호를 기초로 제2승압 캐패시터의 극전위치를 높히는 제2전위인가 수단과, 상기 타이밍 신호의 소정 신호를 기초로 제2의 승압 캐패시터의 승압 전위를 제어 입력으로하여 극전위를 전달하는 수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  16. 제4항 또는 제15항 내지 제16항중 어느한 항에 있어서, 워드선 공급전위합성수단은 정보 판독시에 상기 전원전위의 어느 것인가를 상기 워드선 전위인가 제어 수단으로 공급하는 전원전위 공급계와, 정보기입시에 상기 기입전위를 상기 워드선 전위인가 제어 수단으로 공급하는 승압 전위공급계를 가지는 것을 특징으로 하는 반도체 기억장치.
  17. 제16항에 있어서, 전원전위 공급계는 내부신호에 의하여 상기 제1의 승압 제어 신호로서 제어되는 제1전위 전달 수단과, 상기 제2승압 제어 신호의 도래를 계기로 승압 캐패시터와 그 충전 전위에서 제어되어 상기 전원전위의 어느것인가를 전달하는 제2전위 전달 수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  18. 제16항 또는 제17항에 있어서, 상기 전원전위 공급계는 승압동작에 의한 승압전압의 증가를 제한하는 리미터 수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  19. 제16항 내지 제18항에 있어서, 상기 승압 전위공급계는 내부신호 및 상기 타이밍신호의 소정 신호에 의하여 상기 제1의 승압 제어 신호로서 제어되는 제1전위 전달 수단과, 상기 제2승압 제어 신호의 도래를 계기로 승압하는 승압 캐패시터와, 그 충전 전위에서 제어되는 승압 전위를 전달하는 제2전위 전달 수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  20. 제16항 내지 제19항중 어느 한 항에 있어서, 상기 승압 전위공급계는 승압동작에 의한 승압전압의 증가를 제한하는 리미터수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  21. 제11항 내지 제20항에 있어서, 상기 워드선 전위인가제어수단은 상기 제1 승압 제어 신호에서 제어되어 행데코더 및 워드선 버퍼수단의 선택전위를 전달하는 제1 전위 전달수단과, 상기 제2승압 제어 신호의 인가계기로서 승압하는 승압 캐패시터와 그 승랍 전위에 의한 제어에서 상기 워드선 공급전위를 상기 워드선으로 전달하는 제2의 전위 전달 수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  22. 제21항에 있어서, 상기 워드선 전위인가제어수단은 내부신호 및 상기 타이밍 신호의 소정 신호에 의하여 방전 타이밍 신호를 작성하는 방전 타이밍 회로와 그 방전 타이밍 신호에 의하여 상기 승압 캐패시터를 방전시키는 전수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  23. 제21항에 있어서, 상기 워드선 전위인가제어수단은 상기 행데코더 및 워드선 버퍼수단의 비선택 전위에 의하여 상기 워드선의 저하를 방전시키는 워드선 방전수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  24. 제8항 내지 제23항중 어느 한 항에 있어서, 상기 승압 캐패시터의 한쪽 전극을 제1반도체층에 형성되고, 상기 각각의 캐패시터의 다른쪽 전극은 제1 반도체층상에 형성된 절연층을 통해 제2반도체층에 형성되는 것을 특징으로 하는 반도체 기억장치.
  25. 제24항에 있어서, 상기 승압 캐패시터의 각각의 음의 전극은 제2 반도체층에 형성되고, 상기 캐패시터의 각각의 양의 전극은 제1반도체층에 형성되는 것을 특징으로 하는 반도체 기억장치.
  26. 제1항 내지 제25항에 있어서, 정보 판독시에서 상기 워드선이 판독 전위로 설정되는 시점을 검출하는 전위 설정 검출수단과, 그 전위 설정 검출수단의 출력에 의하여 센스 앰프 수단을 능동화하기 위한 센스앰프제어신호를 송출하는 센스앰프 제어수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  27. 제1항 내지 제26항에 있어서, 상기 제1 및 제2 부하 수단은 고 저항형 부하 소자인 것을 특징으로 하는 반도체 기억장치.
  28. 제27항에 있어서, 상기 고저항 부하소자는 폴리실리콘 고저항인 것을 특징으로 하는 반도체 기억장치.
  29. 제27항에 있어서, 상기 고저항형 부하소자는 부하 MOS인 것을 특징으로 하는 반도체 기억장치.
  30. 제1 및 제2전원전위간에 삽입한 제1 직렬부하수단을 가지는 제1절연게이트형 전계효과 트랜지스터 및 제1 및 제2전원전위간에 삽입한 제2직렬부하부단을 가지는 제2 절연 게이트형 전계효과 트랜지스터에서되는 프리프롭과, 워드선의 전위를 게이트입력으로 하고, 그 프립프롭의 기억노드와 비트선사이에 접속되고, 워드선의 전위를 게이트 입력으로 하는 억세스용 절연게이트형 전계효과 트랜지스터로서 구성되는 메모리셀을 갖춘 반도체 기억장치이고, 정보기입 동작시에서 선택될 상기 워드선을 양전원전위간에 속하지않고, 제1전원전위를 초과하는 값의 기입전위에 실질적으로 설정하는 워드선 전위 전압 수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  31. 제30항에 있어서, 상기 제1전원전위는 전원전압의 고전위로서, 상기 제2전원전위는 그 전원전압의 저전위인 것을 특징으로 하는 반도체 기억장치.
  32. 제31항에 있어서, 상기 워드선 전위변압수단은 적어도 기입 동작시에서 상기 제1의 전위를 초과하는 승압 전위를 발생하는 승압 전위발생수단과, 기입 동작시에서 승압 전위를 상기 워드선으로 인가하고 판독독장시에는 상기 제1전원전위를 상기 워드선으로 인가하는 전위인가제어수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  33. 제31항 내지 제32항중 어느 한 항에 있어서, 정보판독시에서 상기 워드선이 판독전위로 설정되는 시점을 검출하는 전위설정검출수단과, 그 전위설정검출수단의 출력에 의하여 센스앰프수단을 능동화하기 위한 센스앰프 제어신호를 송출하는 센스앰프제어수단을 가지는 것을 특징으로 하는 반도체 기억장치.
  34. 데이타의 논리연산을 실행하는 논리연산수단, 그 데이타의 입출력을 행하는 입출력수단과, 그 데이타의 기록을 행하는 기억수단을 가지는 데이타 처리장치에서, 상기 수단은 제1전원전위와 제2전원전위사이에 직렬 접속된 제1 부하수단 및 제2절연게이트형 전계효과트랜지스터 및 제1전원전위와 제2전원전위사이에 직렬접속된 제2부하수단 및 제2절연게이트형 전계효과 트랜지스터를 가지는 프립플롭과, 그 프립프롭의 기억노드와 비트선 사이에 접속되고, 워드선의 전위를 게이트 입력으로하는 억세스용 절연게이트형 전계효과 트랜지스터로서 구성되는 메모리셀을 갖춘 반도체기억장치에서 정보기입 동작시에서 선택되기 위한 상기 워드선을 양전원전위간에 속하지 않고, 제1전원전위를 초과하는 값의 기입전위에 실질적으로 설정하는 워드선 전위 변압수단을 가지는 것을 특징으로 하는 반도체 처리장치.
  35. 제34항에 있어서, 상기 워드선 전위 변환수단은, 상기 정보 기입시에서 상기 전원의 전압간의 속하는 값의 전위와 상기 기입전위의 사이에서 승강압동작을 반복하는 변압반복수단을 가지는 것을 특징으로 하는 반도체 처리장치.
  36. 제34항 또는 제35항에 있어서, 상기 워드선 전위변압수단은, 상기 기입 전위치를 2회 이상의 승압 조작으로 체중하여 생성하는 다단 승압수단을 가지는 것을 특징으로 하는 반도체 처리장치.
  37. 제34항 내지 제36항에 있어서, 정보판독시에서, 상기 워드선이 판독전위에 설정되는 시점을 검출하는 전위 설정 검출수단과, 그 전위 설정 검출수단의 출력에 의하여 센서앰프수단을 능동화하기 위한 센스앰프제어 신호를 송출하는 센스앰프 제어수단을 가지는 것을 특징으로 하는 반도체 처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910001170A 1990-01-24 1991-01-24 반도체 기억장치 및 데이타처리장치 KR100215734B1 (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP14102 1990-01-24
JP1410290 1990-01-24
JP14103 1990-01-24
JP1410390 1990-01-24
JP1704290 1990-01-26
JP1704190 1990-01-26
JP17042 1990-01-26
JP17041 1990-01-26
JP13322690 1990-05-23
JP133226 1990-05-23
JP2-14102 1990-06-18
JP15941490 1990-06-18
JP159414 1990-06-18
JP240691A JP3228759B2 (ja) 1990-01-24 1991-01-14 半導体記憶装置及びデータ処理装置
JP2406 1991-01-14

Publications (2)

Publication Number Publication Date
KR910014948A true KR910014948A (ko) 1991-08-31
KR100215734B1 KR100215734B1 (ko) 1999-08-16

Family

ID=27563188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001170A KR100215734B1 (ko) 1990-01-24 1991-01-24 반도체 기억장치 및 데이타처리장치

Country Status (5)

Country Link
US (1) US5377138A (ko)
EP (1) EP0439154B1 (ko)
JP (1) JP3228759B2 (ko)
KR (1) KR100215734B1 (ko)
DE (1) DE69118928T2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486222B1 (ko) * 1997-12-12 2005-08-01 삼성전자주식회사 반도체 메모리 장치의 워드 라인 풀업 드라이버 제어 회로
KR100510483B1 (ko) * 2001-05-04 2005-08-26 삼성전자주식회사 반도체 메모리장치의 워드라인 드라이버
KR100510484B1 (ko) * 2002-01-24 2005-08-26 삼성전자주식회사 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3459017B2 (ja) * 1993-02-22 2003-10-20 直 柴田 半導体装置
CN1124612C (zh) * 1995-07-21 2003-10-15 精工爱普生株式会社 半导体存储器装置及其字线升压方法
KR100565941B1 (ko) 1997-06-16 2006-03-30 가부시키가이샤 히타치세이사쿠쇼 반도체집적회로장치
KR100268908B1 (ko) * 1998-04-22 2000-10-16 김영환 에스더블유엘(swl) 강유전체 메모리 장치 및 그 구동회로
JPH11328973A (ja) * 1998-05-20 1999-11-30 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JP4895439B2 (ja) * 2001-06-28 2012-03-14 ルネサスエレクトロニクス株式会社 スタティック型メモリ
US7936615B2 (en) 2007-02-27 2011-05-03 Samsung Electronics Co., Ltd. Methods for supplying power supply voltages in semiconductor memory devices and semiconductor memory devices using the same
JP6543133B2 (ja) * 2015-08-19 2019-07-10 株式会社東芝 電力供給装置及びその制御方法
CN109300499B (zh) * 2018-09-26 2021-08-24 京东方科技集团股份有限公司 数据存储电路及数据读写方法、阵列基板、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189782A (en) * 1978-08-07 1980-02-19 Rca Corporation Memory organization
JPS57172587A (en) * 1981-04-17 1982-10-23 Hitachi Ltd Voltage boosting circuit of memory circuit
US4536859A (en) * 1981-08-31 1985-08-20 Sharp Kabushiki Kaisha Cross-coupled inverters static random access memory
JPS58169958A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd Ｍｉｓスタテイツク・ランダムアクセスメモリ
JPH077599B2 (ja) * 1984-05-25 1995-01-30 株式会社日立製作所 半導体集積回路装置
JPS61104394A (ja) * 1984-10-22 1986-05-22 Mitsubishi Electric Corp 半導体記憶装置
JPS6273490A (ja) * 1985-09-25 1987-04-04 Seiko Epson Corp ワ−ド線昇圧回路
JPH01166399A (ja) * 1987-12-23 1989-06-30 Toshiba Corp スタティック型ランダムアクセスメモリ
KR930002385B1 (en) * 1988-08-30 1993-03-29 Fujitsu Ltd Semiconductor memory circuit which is able to program
US5047979A (en) * 1990-06-15 1991-09-10 Integrated Device Technology, Inc. High density SRAM circuit with ratio independent memory cells

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486222B1 (ko) * 1997-12-12 2005-08-01 삼성전자주식회사 반도체 메모리 장치의 워드 라인 풀업 드라이버 제어 회로
KR100510483B1 (ko) * 2001-05-04 2005-08-26 삼성전자주식회사 반도체 메모리장치의 워드라인 드라이버
KR100510484B1 (ko) * 2002-01-24 2005-08-26 삼성전자주식회사 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치

Also Published As

Publication number Publication date
JPH04212788A (ja) 1992-08-04
DE69118928D1 (de) 1996-05-30
KR100215734B1 (ko) 1999-08-16
EP0439154A3 (en) 1992-08-19
EP0439154A2 (en) 1991-07-31
DE69118928T2 (de) 1996-10-10
US5377138A (en) 1994-12-27
EP0439154B1 (en) 1996-04-24
JP3228759B2 (ja) 2001-11-12

Similar Documents

Publication Publication Date Title
US3514765A (en) Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories
US3796998A (en) Mos dynamic memory
KR950001776A (ko) 강유전체 메모리
US4038646A (en) Dynamic mos ram
US4000413A (en) Mos-ram
US4570242A (en) Dynamic random-access memory
KR970067341A (ko) 프리차지 시간이 개선된 반도체 메모리 장치
EP0145488A2 (en) Semiconductor memory device
US4322825A (en) Flexible hidden refresh memory circuit
KR890015267A (ko) 다이나믹형 반도체기억장치
KR910014948A (ko) 반도체 기억 장치 및 데이타 처리장치
US4679172A (en) Dynamic memory with increased data retention time
EP0190823A2 (en) Precharge circuit
US3876993A (en) Random access memory cell
US4110840A (en) Sense line charging system for random access memory
US3959782A (en) MOS circuit recovery time
US4063118A (en) MIS decoder providing non-floating outputs with short access time
KR890015265A (ko) 불휘발성 메모리 회로장치
US4091460A (en) Quasi static, virtually nonvolatile random access memory cell
US4286178A (en) Sense amplifier with dual parallel driver transistors in MOS random access memory
JPH0146951B2 (ko)
US4809230A (en) Semiconductor memory device with active pull up
US5563831A (en) Timing reference circuit for bitline precharge in memory arrays
US4091360A (en) Dynamic precharge circuitry
KR0154755B1 (ko) 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20060511

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee