JP3459017B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3459017B2 JP3459017B2 JP03102093A JP3102093A JP3459017B2 JP 3459017 B2 JP3459017 B2 JP 3459017B2 JP 03102093 A JP03102093 A JP 03102093A JP 3102093 A JP3102093 A JP 3102093A JP 3459017 B2 JP3459017 B2 JP 3459017B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- semiconductor device
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
- G06F7/24—Sorting, i.e. extracting data from one or more carriers, rearranging the data in numerical or other ordered sequence, and rerecording the sorted data on the original carrier or on a different carrier or set of carriers sorting methods in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Biophysics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に多数の入力データをその数値の大きさに関して順番付
けをするいわゆるソーティングをハードウェアを用いて
高速に行うことのできる高機能半導体集積回路を提供す
るものである。
に多数の入力データをその数値の大きさに関して順番付
けをするいわゆるソーティングをハードウェアを用いて
高速に行うことのできる高機能半導体集積回路を提供す
るものである。
【０００２】
【背景技術】情報処理や自動制御の分野では、数値で表
現されたデータを比較して、その大小を判別する事が非
常に重要な役割を果たしている。
現されたデータを比較して、その大小を判別する事が非
常に重要な役割を果たしている。
【０００３】例えば、２つの数のうち大きなほうをみつ
けることや、複数の入力データの中から大きい順番にい
くつかの値を選び出す事、あるいは複数のデータをその
数値の大きな順番に並びかえるいわゆるソーティング等
々である。
けることや、複数の入力データの中から大きい順番にい
くつかの値を選び出す事、あるいは複数のデータをその
数値の大きな順番に並びかえるいわゆるソーティング等
々である。
【０００４】このような操作は、通常計算機を用いて行
うことができるが、数多くの演算を必要とするため、時
間がかかり実時間制御に用いることは非常に困難であっ
た。特にロボット等の制御に用いる場合には、ロボット
にとりつけて計算する必要があるため、小さなＬＳＩチ
ップで実現することが要求される。
うことができるが、数多くの演算を必要とするため、時
間がかかり実時間制御に用いることは非常に困難であっ
た。特にロボット等の制御に用いる場合には、ロボット
にとりつけて計算する必要があるため、小さなＬＳＩチ
ップで実現することが要求される。
【０００５】そこで、マイクロプロセッサを用いて、そ
のプログラミングで行おうとすると膨大な時間がかかっ
てしまい実用化はほとんど不可能である。そこでハード
ウェアで直接ソーティングを行う回路を作ろうと研究・
開発が行われているが、回路実現のためには数多くの素
子を必要とし、且つ何段もの回路を通して演算を行うた
め、小型で高速演算可能なＬＳＩはまだ実現されていな
い。
のプログラミングで行おうとすると膨大な時間がかかっ
てしまい実用化はほとんど不可能である。そこでハード
ウェアで直接ソーティングを行う回路を作ろうと研究・
開発が行われているが、回路実現のためには数多くの素
子を必要とし、且つ何段もの回路を通して演算を行うた
め、小型で高速演算可能なＬＳＩはまだ実現されていな
い。
【０００６】
【発明が解決しようとする課題】そこで本発明の目的
は、簡単な回路を用いて高速に複数のデータの大小比較
の演算および大きさに関する順序付けを行うことのでき
る半導体装置を提供することを目的としている。
は、簡単な回路を用いて高速に複数のデータの大小比較
の演算および大きさに関する順序付けを行うことのでき
る半導体装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】本発明は、基体上に一導
電型の半導体領域を有し、この領域内に設けられた反対
導電型のソース及びドレイン領域を有し、前記ソース及
びドレイン領域を隔てる領域に絶縁膜を介して設けられ
た電位的にフローティング状態にあるフローティングゲ
ート電極を有し、前記フローティングゲート電極と絶縁
膜を介して容量結合する複数の入力ゲート電極を有する
トランジスタを用いて構成された複数のインバータと、
少なくとも２以上の前記インバータに対し、それぞれの
インバータが有する前記複数の入力ゲート電極のうちの
一つの電極を介して共通の第一の信号電圧を加える手段
と、前記少なくとも２以上のインバータに対し、それぞ
れのインバータが有する前記複数の入力ゲート電極のう
ちの他の入力ゲート電極を介して各々所定の第二の信号
電圧を加える手段と、前記第一の信号電圧の時間変化に
よって前記少なくとも２以上のインバータの少なくとも
１つのインバータにおいて生じる出力電圧の変化を時間
遅れを発生させて伝達する遅延回路と、前記遅延回路に
より伝達された信号によりオン・オフが制御されるスイ
ッチと、このスイッチのオン・オフにより信号を取り込
む記憶回路と、前記インバータで生じる出力電圧信号に
対し所定の論理演算を行う手段と、を有し、前記論理演
算の結果を前記記憶回路中に記憶するようにしたことを
特徴とする。
電型の半導体領域を有し、この領域内に設けられた反対
導電型のソース及びドレイン領域を有し、前記ソース及
びドレイン領域を隔てる領域に絶縁膜を介して設けられ
た電位的にフローティング状態にあるフローティングゲ
ート電極を有し、前記フローティングゲート電極と絶縁
膜を介して容量結合する複数の入力ゲート電極を有する
トランジスタを用いて構成された複数のインバータと、
少なくとも２以上の前記インバータに対し、それぞれの
インバータが有する前記複数の入力ゲート電極のうちの
一つの電極を介して共通の第一の信号電圧を加える手段
と、前記少なくとも２以上のインバータに対し、それぞ
れのインバータが有する前記複数の入力ゲート電極のう
ちの他の入力ゲート電極を介して各々所定の第二の信号
電圧を加える手段と、前記第一の信号電圧の時間変化に
よって前記少なくとも２以上のインバータの少なくとも
１つのインバータにおいて生じる出力電圧の変化を時間
遅れを発生させて伝達する遅延回路と、前記遅延回路に
より伝達された信号によりオン・オフが制御されるスイ
ッチと、このスイッチのオン・オフにより信号を取り込
む記憶回路と、前記インバータで生じる出力電圧信号に
対し所定の論理演算を行う手段と、を有し、前記論理演
算の結果を前記記憶回路中に記憶するようにしたことを
特徴とする。
【０００８】
【実施例】以下に実施例を上げ本発明を詳細に説明する
が、本発明がこれら実施例に限定されるものではないこ
とはいうまでもない。
が、本発明がこれら実施例に限定されるものではないこ
とはいうまでもない。
【０００９】（実施例１）本発明の第１の実施例を、図
１の回路を用いて説明する。
１の回路を用いて説明する。
【００１０】図において１０３、１２３はＮチャネルニ
ューロンＭＯＳトランジスタ、１０２、１２２はＰチャ
ネルニューロンＭＯＳトランジスタである。ニューロン
ＭＯＳトランジスタは、脳を構成する神経細胞であるニ
ューロンと同様の働きをするトランジスタであり、ニュ
ーロンコンピュータを実現するために発明された全く新
しい概念のＭＯＳ型トランジスタである。（発明者：柴
田直、大見忠弘、特開平３−６６７９号公報）。以下、
このトランジスタをνＭＯＳと略称する。
ューロンＭＯＳトランジスタ、１０２、１２２はＰチャ
ネルニューロンＭＯＳトランジスタである。ニューロン
ＭＯＳトランジスタは、脳を構成する神経細胞であるニ
ューロンと同様の働きをするトランジスタであり、ニュ
ーロンコンピュータを実現するために発明された全く新
しい概念のＭＯＳ型トランジスタである。（発明者：柴
田直、大見忠弘、特開平３−６６７９号公報）。以下、
このトランジスタをνＭＯＳと略称する。
【００１１】このνＭＯＳは、非常に強力な機能を有す
るトランジスタであり、本発明は、このνＭＯＳを基本
素子として用いたところに大きな特徴がある。νＭＯＳ
の構造、及び機能については、別途図４を用いて説明す
る。
るトランジスタであり、本発明は、このνＭＯＳを基本
素子として用いたところに大きな特徴がある。νＭＯＳ
の構造、及び機能については、別途図４を用いて説明す
る。
【００１２】ＮチャネルνＭＯＳ（Ｎ−νＭＯＳと略）
及びＰチャネルνＭＯＳ（Ｐ−νＭＯＳと略）は各々、
ドレインが互いに接続されており、ニューロンＭＯＳを
用いたＣＭＯＳ構成のインバータ回路となっている。こ
れをＣｏｍｐｌｉｍｅｎｔａｒｙ νＭＯＳインバー
タ、又は略してＣ−νＭＯＳインバータと呼ぶ。１０
１、１２１はフローティングゲートであり、それぞれν
ＭＯＳ１０２、１０３及び１２２、１２３に共通のゲー
トとなっている。１０４、１２４、１５１はそれぞれ入
力ゲートであり、Ｃ1、Ｃ2、はそれぞれ入力ゲート１５
１、１０４とフローティングゲート１０１との間の容量
結合係数でありこれは１５１、１２４とフローティング
ゲート１２１との間の容量結合係数にもなっている。
及びＰチャネルνＭＯＳ（Ｐ−νＭＯＳと略）は各々、
ドレインが互いに接続されており、ニューロンＭＯＳを
用いたＣＭＯＳ構成のインバータ回路となっている。こ
れをＣｏｍｐｌｉｍｅｎｔａｒｙ νＭＯＳインバー
タ、又は略してＣ−νＭＯＳインバータと呼ぶ。１０
１、１２１はフローティングゲートであり、それぞれν
ＭＯＳ１０２、１０３及び１２２、１２３に共通のゲー
トとなっている。１０４、１２４、１５１はそれぞれ入
力ゲートであり、Ｃ1、Ｃ2、はそれぞれ入力ゲート１５
１、１０４とフローティングゲート１０１との間の容量
結合係数でありこれは１５１、１２４とフローティング
ゲート１２１との間の容量結合係数にもなっている。
【００１３】１０５、１０６、１０７、１０８、１０
９、１２５、１２６、１２７、１２８、１２９は通常の
インバータ回路であり、１１２、１１３、１３２、１３
３はＮＭＯＳトランジスタでありスイッチの動作をして
いる。
９、１２５、１２６、１２７、１２８、１２９は通常の
インバータ回路であり、１１２、１１３、１３２、１３
３はＮＭＯＳトランジスタでありスイッチの動作をして
いる。
【００１４】この回路においてインバータ１０６、１２
６は入力信号を反転して出力するという通常の機能の他
に入力信号が入ってから反転した出力信号を出すまでの
時間を十分に遅らせるといった信号伝達の遅延を行って
いる。
６は入力信号を反転して出力するという通常の機能の他
に入力信号が入ってから反転した出力信号を出すまでの
時間を十分に遅らせるといった信号伝達の遅延を行って
いる。
【００１５】この回路には、ＶR、ＶINA、ＶINBの３つ
の信号電圧が入力されており、ＶRは例えば０ＶからＶ
DDまで経時変化する掃引電圧であり２つのＣ−νＭＯＳ
インバータ１１６、１３６のゲート１５１に共通の入力
電圧である。ＶINA、ＶINBはそれぞれの回路に入力され
る任意の信号電圧である。１６１はインバータ１０５の
出力ＶA2とインバータ１２５の出力ＶB2の排他的論理和
をとる回路である。つまり、ＶA2とＶB2の値が一致した
ときには”０”を一致しなければ”１”を出力する回路
である。
の信号電圧が入力されており、ＶRは例えば０ＶからＶ
DDまで経時変化する掃引電圧であり２つのＣ−νＭＯＳ
インバータ１１６、１３６のゲート１５１に共通の入力
電圧である。ＶINA、ＶINBはそれぞれの回路に入力され
る任意の信号電圧である。１６１はインバータ１０５の
出力ＶA2とインバータ１２５の出力ＶB2の排他的論理和
をとる回路である。つまり、ＶA2とＶB2の値が一致した
ときには”０”を一致しなければ”１”を出力する回路
である。
【００１６】この回路は、掃引電圧ＶRを０ＶからＶDD
まで掃引する事によりＶINAとＶINBの大小比較の結果が
インバータ１０９の出力ＶAOUTと１２９の出力ＶBOUTに
出力される回路である。例えば、ＶINAの方がＶINBより
大きければＶRを０ＶからＶD Dまで掃引したときにＶ
AOUTはＶDD即ち”１”に、ＶBOUTは０Ｖ即ち”０”に固
定される回路である。
まで掃引する事によりＶINAとＶINBの大小比較の結果が
インバータ１０９の出力ＶAOUTと１２９の出力ＶBOUTに
出力される回路である。例えば、ＶINAの方がＶINBより
大きければＶRを０ＶからＶD Dまで掃引したときにＶ
AOUTはＶDD即ち”１”に、ＶBOUTは０Ｖ即ち”０”に固
定される回路である。
【００１７】図１の回路動作を説明するために、まず最
初にνＭＯＳの構造と動作原理について説明する。図４
は４入力のＮチャネルνＭＯＳトランジスタ（Ｎ−νＭ
ＯＳ）の断面構造の一例を示したものであり、２０１は
例えばＰ型のシリコン基板、２０２、２０３はＮ+拡散
層で形成されたソース及びドレイン、２０４はソース・
ドレイン間のチャネル領域２０５上に設けられたゲート
絶縁膜（例えばＳｉＯ 2膜）２０６は電気的に絶縁され
電位的にフローティングの状態にあるフローティングゲ
ート電極、２０７は例えばＳｉＯ2等の絶縁膜、２０８
ａ、２０８ｂ、２０８ｃ、２０８ｄは入力ゲートで電極
である。図５はνＭＯＳ動作を解析するために さらに
簡略化した図面である。各入力ゲート電極とフローティ
ングゲート間の容量結合係数を図のようにＣ1、Ｃ2、Ｃ
3、Ｃ4、フローティングゲートとシリコン基板間の容量
結合係数をＣ0とすると、フローティングゲートの電位
ΦFは次式で与えられる。 ΦF＝（１／ＣTOT）（Ｃ1Ｖ1＋Ｃ2Ｖ2＋Ｃ3Ｖ3＋Ｃ4Ｖ4） 但し、ＣTOT≡Ｃ0＋Ｃ1＋Ｃ2＋Ｃ3＋Ｃ4 Ｖ1、Ｖ2、Ｖ3、Ｖ4はそれぞれ入力ゲート２０８ａ、２
０８ｂ、２０８ｃ、２０８ｄに印加されている電圧であ
り、シリコン基板の電位は０Ｖ、すなわちアースされて
いるとした。
初にνＭＯＳの構造と動作原理について説明する。図４
は４入力のＮチャネルνＭＯＳトランジスタ（Ｎ−νＭ
ＯＳ）の断面構造の一例を示したものであり、２０１は
例えばＰ型のシリコン基板、２０２、２０３はＮ+拡散
層で形成されたソース及びドレイン、２０４はソース・
ドレイン間のチャネル領域２０５上に設けられたゲート
絶縁膜（例えばＳｉＯ 2膜）２０６は電気的に絶縁され
電位的にフローティングの状態にあるフローティングゲ
ート電極、２０７は例えばＳｉＯ2等の絶縁膜、２０８
ａ、２０８ｂ、２０８ｃ、２０８ｄは入力ゲートで電極
である。図５はνＭＯＳ動作を解析するために さらに
簡略化した図面である。各入力ゲート電極とフローティ
ングゲート間の容量結合係数を図のようにＣ1、Ｃ2、Ｃ
3、Ｃ4、フローティングゲートとシリコン基板間の容量
結合係数をＣ0とすると、フローティングゲートの電位
ΦFは次式で与えられる。 ΦF＝（１／ＣTOT）（Ｃ1Ｖ1＋Ｃ2Ｖ2＋Ｃ3Ｖ3＋Ｃ4Ｖ4） 但し、ＣTOT≡Ｃ0＋Ｃ1＋Ｃ2＋Ｃ3＋Ｃ4 Ｖ1、Ｖ2、Ｖ3、Ｖ4はそれぞれ入力ゲート２０８ａ、２
０８ｂ、２０８ｃ、２０８ｄに印加されている電圧であ
り、シリコン基板の電位は０Ｖ、すなわちアースされて
いるとした。
【００１８】今、ソース２０２の電位を０Ｖとする。即
ちすべての電極の電位をソース基準として測定した値と
する。そうすれば、図４に示したνＭＯＳは、フローテ
ィングゲート２０６を通常のゲート電極とみなせば通常
のＮチャネルＭＯＳトランジスタと同じであり、そのゲ
ート電位ΦFがしきい値（ＶTH *）より大となるとソース
２０２、ドレイン２０３間の領域２０５に電子のチャネ
ル（Ｎチャネル）が形成され、ソース・ドレイン間が電
気的に接続される。即ち、 （１／ＣTOT）（Ｃ1Ｖ1＋Ｃ2Ｖ2＋Ｃ3Ｖ3＋Ｃ4Ｖ4）＞
ＶTH * の条件が満たされたときνＭＯＳは導通（ＯＮ）するの
である。
ちすべての電極の電位をソース基準として測定した値と
する。そうすれば、図４に示したνＭＯＳは、フローテ
ィングゲート２０６を通常のゲート電極とみなせば通常
のＮチャネルＭＯＳトランジスタと同じであり、そのゲ
ート電位ΦFがしきい値（ＶTH *）より大となるとソース
２０２、ドレイン２０３間の領域２０５に電子のチャネ
ル（Ｎチャネル）が形成され、ソース・ドレイン間が電
気的に接続される。即ち、 （１／ＣTOT）（Ｃ1Ｖ1＋Ｃ2Ｖ2＋Ｃ3Ｖ3＋Ｃ4Ｖ4）＞
ＶTH * の条件が満たされたときνＭＯＳは導通（ＯＮ）するの
である。
【００１９】以上はＮチャネルνＭＯＳトランジスタに
ついての説明であるが、図４においてソース２０２、ド
レイン２０３及び基板２０１をすべて反対導電型にした
デバイスも存在する。即ち、基板はＮ型であり、ソース
・ドレインがＰ+拡散層で形成されたνＭＯＳであり、
これをＰチャネルＭＯＳトランジスタ（Ｐ−νＭＯＳ）
と呼ぶ。
ついての説明であるが、図４においてソース２０２、ド
レイン２０３及び基板２０１をすべて反対導電型にした
デバイスも存在する。即ち、基板はＮ型であり、ソース
・ドレインがＰ+拡散層で形成されたνＭＯＳであり、
これをＰチャネルＭＯＳトランジスタ（Ｐ−νＭＯＳ）
と呼ぶ。
【００２０】次に図１のＣ−νＭＯＳインバータ１１６
および１３６の動作について説明する。フローティング
ゲート１０１の電位をΦFA、１２１の電位をΦFBとする
と、 となり、ΦFA、ΦFBがフローティングゲートからみたイ
ンバータの反転電圧ＶTH *（簡単のためにインバータ１
１６、１３６で等しいと仮定する）より大となったと
き、即ち が満たされたとき、インバータ１１６、１３６はオンし
て、その出力が反転する。 今、説明を簡単にするため
Ｃ0＜＜Ｃ1＋Ｃ2の条件が満たされており、Ｃ0が無視で
きると仮定する。即ち、ＣTOT＝Ｃ1＋Ｃ2 と仮定す
る。Ｃ0がＣ1＋Ｃ2と同程度の値をとっても以下の説明
は全く同様に成り立つことは言うまでもない。
および１３６の動作について説明する。フローティング
ゲート１０１の電位をΦFA、１２１の電位をΦFBとする
と、 となり、ΦFA、ΦFBがフローティングゲートからみたイ
ンバータの反転電圧ＶTH *（簡単のためにインバータ１
１６、１３６で等しいと仮定する）より大となったと
き、即ち が満たされたとき、インバータ１１６、１３６はオンし
て、その出力が反転する。 今、説明を簡単にするため
Ｃ0＜＜Ｃ1＋Ｃ2の条件が満たされており、Ｃ0が無視で
きると仮定する。即ち、ＣTOT＝Ｃ1＋Ｃ2 と仮定す
る。Ｃ0がＣ1＋Ｃ2と同程度の値をとっても以下の説明
は全く同様に成り立つことは言うまでもない。
【００２１】図１の回路では、例えばＣ1＝Ｃ2と設計さ
れている。またＶTH *の値は例えば、ＶDD／２即ち、Ｖ
DDを５Ｖとして２．５Ｖに設定されている。これらの値
も必要に応じて、その他の値に変更しても良いことは言
うまでもない。
れている。またＶTH *の値は例えば、ＶDD／２即ち、Ｖ
DDを５Ｖとして２．５Ｖに設定されている。これらの値
も必要に応じて、その他の値に変更しても良いことは言
うまでもない。
【００２２】以上の条件下では、Ｃ−νＭＯＳインバー
タ１１６、１３６がオンする条件は、（３）、（４）式
より ＶR＋ＶINA≧５ [Ｖ] （５） ＶR＋ＶINB≧５ [Ｖ] （６） となる。
タ１１６、１３６がオンする条件は、（３）、（４）式
より ＶR＋ＶINA≧５ [Ｖ] （５） ＶR＋ＶINB≧５ [Ｖ] （６） となる。
【００２３】今、例えば、ＶINA＝３Ｖ、ＶINB＝４Ｖが
入力されており、ＶRは０Ｖであったと仮定する。
（５）、（６）式は満たされていないから、インバータ
１１６、１３６はオフで、その出力電圧ＶA1、ＶB1は５
Ｖとなっている。
入力されており、ＶRは０Ｖであったと仮定する。
（５）、（６）式は満たされていないから、インバータ
１１６、１３６はオフで、その出力電圧ＶA1、ＶB1は５
Ｖとなっている。
【００２４】従って、ＶA2＝０Ｖ、ＶB2＝０Ｖであり、
その排他的論路和をとった結果ＶCは０Ｖとなる。ま
た、ＶA3＝５Ｖ、ＶA4＝０Ｖ、ＶB3＝５Ｖ、ＶB4＝０Ｖ
となるので、ＮＭＯＳ１１３、１３３はオフ、ＮＭＯＳ
１１２、１３２はオンとなっている。よって、信号ＶC
＝０ＶはＮＭＯＳ１１２、１３２を通ってそれぞれイン
バータ１０８、１２８に入力している。ＶCはそれぞれ
インバータ１０８、１２８で反転され、さらにそれぞれ
インバータ１０９、１２９で再び反転されるので出力Ｖ
AOUTおよびＶBOUTはＶCと同値の情報を持ちそれぞれ０
Ｖとなる。つまり、この状態においてはＶAOUT、ＶBOUT
はＶCに同期して変化しＶAOUT＝ＶC、ＶBOUT＝ＶCが成
り立っている。
その排他的論路和をとった結果ＶCは０Ｖとなる。ま
た、ＶA3＝５Ｖ、ＶA4＝０Ｖ、ＶB3＝５Ｖ、ＶB4＝０Ｖ
となるので、ＮＭＯＳ１１３、１３３はオフ、ＮＭＯＳ
１１２、１３２はオンとなっている。よって、信号ＶC
＝０ＶはＮＭＯＳ１１２、１３２を通ってそれぞれイン
バータ１０８、１２８に入力している。ＶCはそれぞれ
インバータ１０８、１２８で反転され、さらにそれぞれ
インバータ１０９、１２９で再び反転されるので出力Ｖ
AOUTおよびＶBOUTはＶCと同値の情報を持ちそれぞれ０
Ｖとなる。つまり、この状態においてはＶAOUT、ＶBOUT
はＶCに同期して変化しＶAOUT＝ＶC、ＶBOUT＝ＶCが成
り立っている。
【００２５】ＶRが時間とともに変動しているとする
と、ＶR≧２Ｖとなったときに（５）式が成り立ち、イ
ンバータ１１６がオンしてＶA1は５Ｖから０Ｖに向かっ
て変化を始める。
と、ＶR≧２Ｖとなったときに（５）式が成り立ち、イ
ンバータ１１６がオンしてＶA1は５Ｖから０Ｖに向かっ
て変化を始める。
【００２６】この変化は、インバータ１０５によって増
幅されＶA2は急速に０Ｖから５Ｖに立ち上がる。
幅されＶA2は急速に０Ｖから５Ｖに立ち上がる。
【００２７】インバータ１０６、１２６は入力信号を反
転して出力するという通常の機能の他に入力信号が入っ
てから反転した出力信号を出すまでの時間を十分に遅ら
せるといった信号伝達の遅延を行っている。
転して出力するという通常の機能の他に入力信号が入っ
てから反転した出力信号を出すまでの時間を十分に遅ら
せるといった信号伝達の遅延を行っている。
【００２８】この機能を実現する方法はいろいろ考えら
れる。例えば、インバータ１０６および１２６のゲート
長を長くしたり、あるいはゲート幅を短くすることによ
りインバータの電流駆動能力を小さくすることで実現で
きる。またはインバータ１０６および１２６の出力側に
接続されている容量（例えばインバータ１０７、１２７
の入力ゲート容量）を通常よりも大きくとることによっ
て実現される。これ以外にも、遅延を発生したいインバ
ータ（ここではインバータ１０６、１２６）の閾値を大
きくすることによっても実現できる。
れる。例えば、インバータ１０６および１２６のゲート
長を長くしたり、あるいはゲート幅を短くすることによ
りインバータの電流駆動能力を小さくすることで実現で
きる。またはインバータ１０６および１２６の出力側に
接続されている容量（例えばインバータ１０７、１２７
の入力ゲート容量）を通常よりも大きくとることによっ
て実現される。これ以外にも、遅延を発生したいインバ
ータ（ここではインバータ１０６、１２６）の閾値を大
きくすることによっても実現できる。
【００２９】ＶA2の電圧の変化はインバータ１０６によ
り少し遅れてインバータ１０７に伝わるために、ＶA3、
ＶA4はνＭＯＳインバータ１１６が反転してもしばらく
は同じ電位を保ちＶA3＝５Ｖ、ＶA4＝０Ｖとなっている
ために、ＮＭＯＳ１１２、１１３もしばらくの間は同じ
状態（ＮＭＯＳ１１２はオン、１１３はオフの状態）を
保っている。
り少し遅れてインバータ１０７に伝わるために、ＶA3、
ＶA4はνＭＯＳインバータ１１６が反転してもしばらく
は同じ電位を保ちＶA3＝５Ｖ、ＶA4＝０Ｖとなっている
ために、ＮＭＯＳ１１２、１１３もしばらくの間は同じ
状態（ＮＭＯＳ１１２はオン、１１３はオフの状態）を
保っている。
【００３０】排他的論理和をとる１６１の出力ＶCはＶ
A2の変化を受けて直ちに０Ｖから５Ｖに立ち上がる。
A2の変化を受けて直ちに０Ｖから５Ｖに立ち上がる。
【００３１】この時、ＮＭＯＳ１１２はまだオン状態で
あるのでＶCの電圧はＮＭＯＳ１１２を通りインバータ
１０８に入力され、その結果、ＶAOUTも０Ｖから５Ｖに
立ち上がる。
あるのでＶCの電圧はＮＭＯＳ１１２を通りインバータ
１０８に入力され、その結果、ＶAOUTも０Ｖから５Ｖに
立ち上がる。
【００３２】その後、ＶA3は５Ｖから０Ｖ、ＶA4は０Ｖ
から５Ｖに変化し、これにともない、自動的にインバー
タ１０９の５Ｖの出力がＮＭＯＳ１１３を通してインバ
ータ１０８の入力に正帰還される。これはいわゆるフリ
ップ・フロップ回路で、この回路は、言うまでもなくＶ
AOUT＝５Ｖを記憶する回路である。
から５Ｖに変化し、これにともない、自動的にインバー
タ１０９の５Ｖの出力がＮＭＯＳ１１３を通してインバ
ータ１０８の入力に正帰還される。これはいわゆるフリ
ップ・フロップ回路で、この回路は、言うまでもなくＶ
AOUT＝５Ｖを記憶する回路である。
【００３３】この状態においては、ＮＭＯＳ１１２はオ
フとなっているためにフリップ・フロップ回路に記憶さ
れた情報はその後ＶCが変化してもそれに同期して変化
することはない。
フとなっているためにフリップ・フロップ回路に記憶さ
れた情報はその後ＶCが変化してもそれに同期して変化
することはない。
【００３４】他方、νＭＯＳ１３６は反転していないの
で、ＮＭＯＳ１３２はオン、１３３はオフの状態を保っ
ており、ＶBOUTはＶCの変化にともなって、０Ｖから５
Ｖに変化するが、正帰還ループが形成されることはなく
ＶCの変化はそのままＶBOUTの変化として反映される。
で、ＮＭＯＳ１３２はオン、１３３はオフの状態を保っ
ており、ＶBOUTはＶCの変化にともなって、０Ｖから５
Ｖに変化するが、正帰還ループが形成されることはなく
ＶCの変化はそのままＶBOUTの変化として反映される。
【００３５】その後、ＶR≧３Ｖとなったときに（６）
式が成り立ち、インバータ１３６がオンしてＶB1は５Ｖ
から０Ｖに向かって変化を始める。
式が成り立ち、インバータ１３６がオンしてＶB1は５Ｖ
から０Ｖに向かって変化を始める。
【００３６】この変化は、インバータ１２５によって増
幅されＶB2は急速に０Ｖから５Ｖに立ち上がる。
幅されＶB2は急速に０Ｖから５Ｖに立ち上がる。
【００３７】すでにＶA2は５Ｖとなっているので、排他
的論理和をとる１６１の出力ＶCはＶB2が０Ｖから５Ｖ
に変化するのにともなって、５Ｖから０Ｖに立ち下が
る。
的論理和をとる１６１の出力ＶCはＶB2が０Ｖから５Ｖ
に変化するのにともなって、５Ｖから０Ｖに立ち下が
る。
【００３８】この時、インバータ１２６での信号の伝達
遅延によりＮＭＯＳ１３２はまだオン状態、ＮＭＯＳ１
３３はまだオフ状態であるのでＶCの電圧はＮＭＯＳ１
３２を通りインバータ１２８に入力され続け、その結
果、ＶBOUTも５Ｖから０Ｖに立ち下がる。
遅延によりＮＭＯＳ１３２はまだオン状態、ＮＭＯＳ１
３３はまだオフ状態であるのでＶCの電圧はＮＭＯＳ１
３２を通りインバータ１２８に入力され続け、その結
果、ＶBOUTも５Ｖから０Ｖに立ち下がる。
【００３９】その後、ＶB3は５Ｖから０Ｖ、ＶB4は０Ｖ
から５Ｖに変化し、これにともない、自動的にインバー
タ１２９の５Ｖの出力がＮＭＯＳ１３３を通してインバ
ータ１２８の入力に正帰還されフリップ・フロップ回路
にＶBOUT＝０Ｖが記憶される。
から５Ｖに変化し、これにともない、自動的にインバー
タ１２９の５Ｖの出力がＮＭＯＳ１３３を通してインバ
ータ１２８の入力に正帰還されフリップ・フロップ回路
にＶBOUT＝０Ｖが記憶される。
【００４０】以上の説明から明らかなように、図１に示
した本発明の第一の実施例の回路は、ＶRが０Ｖから５
Ｖに変化する過程でＮＭＯＳ１１２、１１３、１３２、
１３３のゲートのオン・オフの状態が反転し、その瞬間
のＶCの値をメモリに記憶する回路となっている。
した本発明の第一の実施例の回路は、ＶRが０Ｖから５
Ｖに変化する過程でＮＭＯＳ１１２、１１３、１３２、
１３３のゲートのオン・オフの状態が反転し、その瞬間
のＶCの値をメモリに記憶する回路となっている。
【００４１】ＶINAよりＶINBの方が大きければＶAOUT＝
５Ｖ、ＶBOUT＝０Ｖがフリップ・フロップに記憶され、
ＶINBよりＶINAの方が大きければＶAOUT＝０Ｖ、ＶBOUT
＝５Ｖがフリップ・フロップに記憶される。この記憶
は、ＶRを５Ｖに保持している間中保たれる。
５Ｖ、ＶBOUT＝０Ｖがフリップ・フロップに記憶され、
ＶINBよりＶINAの方が大きければＶAOUT＝０Ｖ、ＶBOUT
＝５Ｖがフリップ・フロップに記憶される。この記憶
は、ＶRを５Ｖに保持している間中保たれる。
【００４２】これにより、ＶRを０Ｖから５Ｖまで掃引
後にフリップ・フロップに記憶されている信号を読み出
すことで２値の電圧の大小を判別することができる。
後にフリップ・フロップに記憶されている信号を読み出
すことで２値の電圧の大小を判別することができる。
【００４３】以上は、二値の大小判定を行う１つの例で
あるが、さらに多くのνＭＯＳインバータを用いて、ま
た、排他的論理和をとる回路を全加算器で構成された回
路に置き換えることで複数個の数を大きさの順に序列を
付ける機能を持ったソーティング回路を構成することが
できる。これについては第二の実施例以降で説明する。
あるが、さらに多くのνＭＯＳインバータを用いて、ま
た、排他的論理和をとる回路を全加算器で構成された回
路に置き換えることで複数個の数を大きさの順に序列を
付ける機能を持ったソーティング回路を構成することが
できる。これについては第二の実施例以降で説明する。
【００４４】スイッチ１１２、１１３、１３２、１３３
に関しては、ＮＭＯＳではなく図２のＣＭＯＳスイッチ
を用いれば、スイッチの両端での電圧が等しくなりより
安定した回路動作が得られる。
に関しては、ＮＭＯＳではなく図２のＣＭＯＳスイッチ
を用いれば、スイッチの両端での電圧が等しくなりより
安定した回路動作が得られる。
【００４５】これらのスイッチトランジスタに関しては
図１のようにＮＭＯＳのままで、例えばブートストラッ
プ回路の手法を導入して、ゲート電圧を十分に高くし、
出力電圧が大きくなったときのトランジスタのカットオ
フを防止しても良い。また、インバータ１０５、１２５
は必ずしも必要でない。この時は排他的論理和をとる回
路を排他的論理和の否定をとる回路にしてその回路にＶ
A1、ＶB1を入力すれば良い。また、インバータ１０６、
１２６の出力をそれぞれＮＭＯＳ１１３、１３３のゲー
トにインバータ１０７、１２７の出力をそれぞれＮＭＯ
Ｓ１１２、１３２のゲートに入力すれば良い。また、ト
ランジスタ１１２、１３２の代わりに抵抗を挿入しても
いい。この場合は、その抵抗値をインバータ１０９、１
２９のＮＭＯＳやＰＭＯＳのオン抵抗よりも十分に大き
くし、またインバータ１０６，１２６での遅延を十分大
きくすれば良い。
図１のようにＮＭＯＳのままで、例えばブートストラッ
プ回路の手法を導入して、ゲート電圧を十分に高くし、
出力電圧が大きくなったときのトランジスタのカットオ
フを防止しても良い。また、インバータ１０５、１２５
は必ずしも必要でない。この時は排他的論理和をとる回
路を排他的論理和の否定をとる回路にしてその回路にＶ
A1、ＶB1を入力すれば良い。また、インバータ１０６、
１２６の出力をそれぞれＮＭＯＳ１１３、１３３のゲー
トにインバータ１０７、１２７の出力をそれぞれＮＭＯ
Ｓ１１２、１３２のゲートに入力すれば良い。また、ト
ランジスタ１１２、１３２の代わりに抵抗を挿入しても
いい。この場合は、その抵抗値をインバータ１０９、１
２９のＮＭＯＳやＰＭＯＳのオン抵抗よりも十分に大き
くし、またインバータ１０６，１２６での遅延を十分大
きくすれば良い。
【００４６】また、図１の回路では、ＶINA、ＶINBの入
力としてアナログ信号の場合についてのみ述べたが、こ
れは例えばデジタル信号で与えても良い。以下、ＶINA
の入力方法について述べるが全く同様のことがＶINBの
入力方法に関しても言えることは言うまでもない。
力としてアナログ信号の場合についてのみ述べたが、こ
れは例えばデジタル信号で与えても良い。以下、ＶINA
の入力方法について述べるが全く同様のことがＶINBの
入力方法に関しても言えることは言うまでもない。
【００４７】図３はアナログ信号ＶINAにかわり、３ｂ
ｉｔのデジタル信号、Ｖb1、Ｖb2、Ｖb3（Ｖb3が最下位
ビット）を加えた場合の実施例であり、Ｃ−νＭＯＳイ
ンバータ１１６の部分のみ取り出して書いてある。図１
のＣ2を３つのコンデンサＣ2’、Ｃ2’’、Ｃ2’’’に
分割し、それぞれに各ビットの信号が入力されている。
このとき、Ｃ2’：Ｃ2’’：Ｃ2’’’＝４：２：１と
すると、（５）式に相当する式は、 ＶR＋１／７（４Ｖb1＋２Ｖb2＋Ｖb3） ≧ ５ （７） となり３ビットのバイナリ信号をＤ／Ａ変換した値が入
力信号となる。
ｉｔのデジタル信号、Ｖb1、Ｖb2、Ｖb3（Ｖb3が最下位
ビット）を加えた場合の実施例であり、Ｃ−νＭＯＳイ
ンバータ１１６の部分のみ取り出して書いてある。図１
のＣ2を３つのコンデンサＣ2’、Ｃ2’’、Ｃ2’’’に
分割し、それぞれに各ビットの信号が入力されている。
このとき、Ｃ2’：Ｃ2’’：Ｃ2’’’＝４：２：１と
すると、（５）式に相当する式は、 ＶR＋１／７（４Ｖb1＋２Ｖb2＋Ｖb3） ≧ ５ （７） となり３ビットのバイナリ信号をＤ／Ａ変換した値が入
力信号となる。
【００４８】（実施例２）図６は本発明の第２の実施例
を示す回路図であり、ソーティング回路である。つま
り、Ｖ1、Ｖ2、Ｖ3の３個の入力信号に対し、それぞれ
出力群（Ｖ1A、Ｖ1B）、（Ｖ2A、Ｖ2B）、（Ｖ3A、
Ｖ3B）が対応しており、３個の入力の大きさの順番がそ
れぞれの出力群に２桁の２進数信号として記憶される回
路である。これは、情報の検索をはじめとして様々な分
野できわめて重要な働きをする回路である。
を示す回路図であり、ソーティング回路である。つま
り、Ｖ1、Ｖ2、Ｖ3の３個の入力信号に対し、それぞれ
出力群（Ｖ1A、Ｖ1B）、（Ｖ2A、Ｖ2B）、（Ｖ3A、
Ｖ3B）が対応しており、３個の入力の大きさの順番がそ
れぞれの出力群に２桁の２進数信号として記憶される回
路である。これは、情報の検索をはじめとして様々な分
野できわめて重要な働きをする回路である。
【００４９】図６の回路は図１の回路を構成している回
路ブロック１７１においてフリップ・フロップを構成す
る回路を２組に増やしたものを３つ並べたものと、入力
信号のうちで”１”の数、つまり、電圧がＶDDとなって
いる入力が何個あるかを数えて２進数の信号に変換する
機能を持った加算器３０２から構成されている。
路ブロック１７１においてフリップ・フロップを構成す
る回路を２組に増やしたものを３つ並べたものと、入力
信号のうちで”１”の数、つまり、電圧がＶDDとなって
いる入力が何個あるかを数えて２進数の信号に変換する
機能を持った加算器３０２から構成されている。
【００５０】これは３つの値のソーティングを行う回路
であるために、回路ブロック３０１を３つならべている
が、これは、必要に応じて任意の個数に増やして良い。
また、１つの回路ブロック３０１中に付随している、大
きさの順番を記憶するフリップ・フロップ３０３，３０
４の個数も必要に応じて増やして良い。
であるために、回路ブロック３０１を３つならべている
が、これは、必要に応じて任意の個数に増やして良い。
また、１つの回路ブロック３０１中に付随している、大
きさの順番を記憶するフリップ・フロップ３０３，３０
４の個数も必要に応じて増やして良い。
【００５１】３０１のブロックにおいて、３０５はＣ−
νＭＯＳインバータであり、３０６は入力端子でありＶ
1なる信号が入力されている。
νＭＯＳインバータであり、３０６は入力端子でありＶ
1なる信号が入力されている。
【００５２】３０７は制御信号入力端子であり、とのブ
ロックと共通の信号ＶRが入力されている。
ロックと共通の信号ＶRが入力されている。
【００５３】３０８はνＭＯＳインバータ３０５の出力
電圧を反転増幅するためのインバータであり、３１６，
３１８は正帰還ループ開閉用のスイッチングトランジス
タである。
電圧を反転増幅するためのインバータであり、３１６，
３１８は正帰還ループ開閉用のスイッチングトランジス
タである。
【００５４】図１の回路と異なるのは、排他的論理和を
求める回路１６１の代わりに、３入力の全加算器３０２
が用いられていることと、その全加算器の出力信号が２
ビットで構成されるために、これを記憶するフリップ・
フロップが各ブロックごとに２桁分ついていることであ
る。
求める回路１６１の代わりに、３入力の全加算器３０２
が用いられていることと、その全加算器の出力信号が２
ビットで構成されるために、これを記憶するフリップ・
フロップが各ブロックごとに２桁分ついていることであ
る。
【００５５】本回路の動作は、図１の回路動作と基本は
全く同じであり容易に理解することができる。
全く同じであり容易に理解することができる。
【００５６】図１と同様にνＭＯＳインバータ３０５に
おいてＣ1＝Ｃ2であり、さらにフローティングゲートか
らみた反転電圧はＶTH *＝ＶDD／２＝２.５ [Ｖ]、Ｃ１
＋Ｃ２＝ＣTOTであると仮定するとνＭＯＳインバータ
３０５が反転するための条件は、 Ｖ1＋ＶR≧５ [Ｖ] （７） となる。（７）式の条件はすべてのブロックについても
同様であり、 Ｖi＋ＶR≧５ [Ｖ] （ｉ＝１、２、・・・・、ｎ） （８） となる。
おいてＣ1＝Ｃ2であり、さらにフローティングゲートか
らみた反転電圧はＶTH *＝ＶDD／２＝２.５ [Ｖ]、Ｃ１
＋Ｃ２＝ＣTOTであると仮定するとνＭＯＳインバータ
３０５が反転するための条件は、 Ｖ1＋ＶR≧５ [Ｖ] （７） となる。（７）式の条件はすべてのブロックについても
同様であり、 Ｖi＋ＶR≧５ [Ｖ] （ｉ＝１、２、・・・・、ｎ） （８） となる。
【００５７】次にＶRとしては、例えば図７のように、
時間とともに０Ｖから５Ｖ（ＶDD）まで直線的に上昇す
る信号入力を用いる。ＶRはすべてのブロックに共通に
加えられるので、Ｖiの最も大きな値の入力されている
ブロックで最初に（８）式が満たされる。今、説明の都
合上、Ｖ1、Ｖ2、Ｖ3の順に入力が小さくなるとする
と、例えば、Ｖ1＝３．５Ｖ、Ｖ2＝２．５Ｖ、Ｖ3＝
１．５Ｖであったとする。そうすると、ＶR＝１．５Ｖ
になったときにνＭＯＳインバータ３０５において
（８）式が成り立ち、νＭＯＳインバータ３０５が反転
し、その出力ＶX1はＶDD（５Ｖ）から０Ｖに向かって減
少を始める。この変化はインバータ３０８によって増幅
され、インバータ３０８の出力Ｖ01は急速に０Ｖから５
Ｖに立ち上がる。
時間とともに０Ｖから５Ｖ（ＶDD）まで直線的に上昇す
る信号入力を用いる。ＶRはすべてのブロックに共通に
加えられるので、Ｖiの最も大きな値の入力されている
ブロックで最初に（８）式が満たされる。今、説明の都
合上、Ｖ1、Ｖ2、Ｖ3の順に入力が小さくなるとする
と、例えば、Ｖ1＝３．５Ｖ、Ｖ2＝２．５Ｖ、Ｖ3＝
１．５Ｖであったとする。そうすると、ＶR＝１．５Ｖ
になったときにνＭＯＳインバータ３０５において
（８）式が成り立ち、νＭＯＳインバータ３０５が反転
し、その出力ＶX1はＶDD（５Ｖ）から０Ｖに向かって減
少を始める。この変化はインバータ３０８によって増幅
され、インバータ３０８の出力Ｖ01は急速に０Ｖから５
Ｖに立ち上がる。
【００５８】３０２は３入力の全加算器であり、３つの
入力のうちでハイレベル（ＶDDの電圧がでているもの）
の入力の数を数えて２進数で出力する回路であり、３つ
とも０Ｖの場合は出力ＶA1、ＶA2ともに０Ｖ、１つだけ
がＶDDの時は、ＶA1＝０Ｖ、ＶA2＝ＶDD、２つだけがＶ
DDの時は、ＶA1＝ＶDD、ＶA2＝０Ｖ、３つともＶDDの時
は、ＶA1、ＶA2ともにＶDDとなる回路になっている。つ
まり、ＶR＝１.５Ｖにおいて、インバータ３０８の出力
Ｖ01が急速に０Ｖから５Ｖに立ち上がるとＶA2も０Ｖか
ら５Ｖに立ち上がることになる。
入力のうちでハイレベル（ＶDDの電圧がでているもの）
の入力の数を数えて２進数で出力する回路であり、３つ
とも０Ｖの場合は出力ＶA1、ＶA2ともに０Ｖ、１つだけ
がＶDDの時は、ＶA1＝０Ｖ、ＶA2＝ＶDD、２つだけがＶ
DDの時は、ＶA1＝ＶDD、ＶA2＝０Ｖ、３つともＶDDの時
は、ＶA1、ＶA2ともにＶDDとなる回路になっている。つ
まり、ＶR＝１.５Ｖにおいて、インバータ３０８の出力
Ｖ01が急速に０Ｖから５Ｖに立ち上がるとＶA2も０Ｖか
ら５Ｖに立ち上がることになる。
【００５９】インバータ３０９は図１のインバータ１０
６と同様に十分な信号の伝達遅延を発生するように設計
されており、インバータ３０８の出力が０Ｖから５Ｖに
変化してもしばらくはＶe1は５Ｖ、Ｖf1は０Ｖのままで
正帰還ループは形成されず、インバータ３１２、３１４
の出力はそれぞれＶA1、ＶA2に同期して変化する。
６と同様に十分な信号の伝達遅延を発生するように設計
されており、インバータ３０８の出力が０Ｖから５Ｖに
変化してもしばらくはＶe1は５Ｖ、Ｖf1は０Ｖのままで
正帰還ループは形成されず、インバータ３１２、３１４
の出力はそれぞれＶA1、ＶA2に同期して変化する。
【００６０】その後、Ｖe1は５Ｖから０Ｖ、Ｖf1は０Ｖ
から５Ｖに変化し、これにともない、自動的にインバー
タ３１２の０Ｖの出力が、また、インバータ３１４の５
Ｖの出力がそれぞれＮＭＯＳ３１６、３１８を通してイ
ンバータ３１１、３１３の入力に正帰還される。これは
いわゆるフリップ・フロップ回路で、この回路は、言う
までもなくＶ1A＝０Ｖ、Ｖ1B＝５Ｖを記憶する回路であ
る。
から５Ｖに変化し、これにともない、自動的にインバー
タ３１２の０Ｖの出力が、また、インバータ３１４の５
Ｖの出力がそれぞれＮＭＯＳ３１６、３１８を通してイ
ンバータ３１１、３１３の入力に正帰還される。これは
いわゆるフリップ・フロップ回路で、この回路は、言う
までもなくＶ1A＝０Ｖ、Ｖ1B＝５Ｖを記憶する回路であ
る。
【００６１】この状態においては、ＮＭＯＳ３１５、３
１７はオフとなっているためにフリップ・フロップ回路
に記憶された情報はその後ＶA1、ＶA2が変化してもそれ
に同期して変化する事はない。
１７はオフとなっているためにフリップ・フロップ回路
に記憶された情報はその後ＶA1、ＶA2が変化してもそれ
に同期して変化する事はない。
【００６２】他方、νＭＯＳ３２０、３４０は反転して
いないので、ＮＭＯＳ３３６、３３８，３５６，３５８
はオフ、３３５、３３７，３５５，３５７はオンの状態
を保っており、Ｖ2A、Ｖ3AはＶA1の、Ｖ2B、Ｖ3BはＶA2
の変化とともに変化するが、正帰還ループが形成される
ことはなくＶA1の変化はＶ2A、Ｖ3AにＶA2の変化は
Ｖ 2B、Ｖ3Bの変化として反映される。
いないので、ＮＭＯＳ３３６、３３８，３５６，３５８
はオフ、３３５、３３７，３５５，３５７はオンの状態
を保っており、Ｖ2A、Ｖ3AはＶA1の、Ｖ2B、Ｖ3BはＶA2
の変化とともに変化するが、正帰還ループが形成される
ことはなくＶA1の変化はＶ2A、Ｖ3AにＶA2の変化は
Ｖ 2B、Ｖ3Bの変化として反映される。
【００６３】その後、ＶR＝２.５Ｖとなったときに今度
はνＭＯＳインバータ３２０において（８）式が成り立
ち、同様にインバータ３２８が反転してＶ02は０Ｖから
５Ｖに向かって変化を始める。
はνＭＯＳインバータ３２０において（８）式が成り立
ち、同様にインバータ３２８が反転してＶ02は０Ｖから
５Ｖに向かって変化を始める。
【００６４】これにともない、全加算器の出力はＶA1は
０Ｖから５Ｖに、ＶA2は５Ｖから０Ｖに変化する。
０Ｖから５Ｖに、ＶA2は５Ｖから０Ｖに変化する。
【００６５】これに同期して先ほどと同じ原理でインバ
ータ３３２、３３４，３５２，３５４の出力はまだ正帰
還ループが形成されていないためＶA1、ＶA2に同期して
変化し、Ｖ2A、Ｖ3Bはともに５Ｖ、Ｖ2B、Ｖ3Bはともに
０Ｖに変化する。
ータ３３２、３３４，３５２，３５４の出力はまだ正帰
還ループが形成されていないためＶA1、ＶA2に同期して
変化し、Ｖ2A、Ｖ3Bはともに５Ｖ、Ｖ2B、Ｖ3Bはともに
０Ｖに変化する。
【００６６】その後、Ｖe2は５Ｖから０Ｖ，Ｖf2は０Ｖ
から５Ｖへ変化し正帰還ループが自動的に閉じられるた
め、Ｖ2A＝５Ｖ、Ｖ2B＝０Ｖの情報はフリップ・フロッ
プに安定に記憶される。
から５Ｖへ変化し正帰還ループが自動的に閉じられるた
め、Ｖ2A＝５Ｖ、Ｖ2B＝０Ｖの情報はフリップ・フロッ
プに安定に記憶される。
【００６７】同様の仕組みで、ＶR＝３.５Ｖとなったと
きには、Ｖ3A＝５Ｖ、Ｖ3B＝５Ｖの情報はフリップ・フ
ロップに安定に記憶される。
きには、Ｖ3A＝５Ｖ、Ｖ3B＝５Ｖの情報はフリップ・フ
ロップに安定に記憶される。
【００６８】以上の操作により、Ｖ1の入力している回
路ブロックのフリップ・フロップには（０、１）つまり
１を示す信号が、Ｖ2の入力している回路ブロックのフ
リップ・フロップには（１、０）つまり２を示す信号
が、Ｖ3の入力している回路ブロックには（１、１）つ
まり３を示す信号が記憶される。
路ブロックのフリップ・フロップには（０、１）つまり
１を示す信号が、Ｖ2の入力している回路ブロックのフ
リップ・フロップには（１、０）つまり２を示す信号
が、Ｖ3の入力している回路ブロックには（１、１）つ
まり３を示す信号が記憶される。
【００６９】このように、ＶRを０Ｖから５Ｖに掃引す
るだけで入力電圧Ｖ1、Ｖ2、Ｖ3の大きさの順番がフリ
ップ・フロップに記憶されることになり、ソーティング
をきわめて容易に行うことができる。
るだけで入力電圧Ｖ1、Ｖ2、Ｖ3の大きさの順番がフリ
ップ・フロップに記憶されることになり、ソーティング
をきわめて容易に行うことができる。
【００７０】従来、このようなソーティング機能の実現
には、コンピュータを用いて行うのが普通であった。即
ち、各入力信号を、アナログからデジタルに変換した
後、各データの比較をすべて行うことによりソーティン
グを行っていた。Ｎ個のデータのソーティングをするた
めには通常Ｎ2回の比較操作が必要であり、データの増
加とともに、非常に膨大な演算処理が必要になり、多大
な時間を要していた。したがって、マイクロコンピュー
タ等で高速に処理することは不可能であり、ロボット等
の制御のための実時間処理実現は非常に困難であった。
には、コンピュータを用いて行うのが普通であった。即
ち、各入力信号を、アナログからデジタルに変換した
後、各データの比較をすべて行うことによりソーティン
グを行っていた。Ｎ個のデータのソーティングをするた
めには通常Ｎ2回の比較操作が必要であり、データの増
加とともに、非常に膨大な演算処理が必要になり、多大
な時間を要していた。したがって、マイクロコンピュー
タ等で高速に処理することは不可能であり、ロボット等
の制御のための実時間処理実現は非常に困難であった。
【００７１】νＭＯＳを用いた本発明では、図７のラン
プ電圧を１回掃引するだけで、回路が自動的に入力信号
のソーティングを行ってくれるため、非常に高速に処理
することが可能となった。しかも、図６に示したよう
に、極めて数少ない素子数で実現できるため、小さなチ
ップ上に集積可能となった。さらに、このソーティング
回路以外にメモリやマイクロコンピュータさらにＤ／
Ａ、Ａ／Ｄ変換器をすべて同一チップ上に集積すること
も可能であり、ロボット等に組み込んで非常に高度な情
報処理を高速に行うことができ、その結果自動制御技
術、情報処理技術に限りない大きなインパクトを与えて
いる。数多くの応用の一例として、連想メモリチップが
あり、これは、本発明の第３の実施例として後に述べ
る。
プ電圧を１回掃引するだけで、回路が自動的に入力信号
のソーティングを行ってくれるため、非常に高速に処理
することが可能となった。しかも、図６に示したよう
に、極めて数少ない素子数で実現できるため、小さなチ
ップ上に集積可能となった。さらに、このソーティング
回路以外にメモリやマイクロコンピュータさらにＤ／
Ａ、Ａ／Ｄ変換器をすべて同一チップ上に集積すること
も可能であり、ロボット等に組み込んで非常に高度な情
報処理を高速に行うことができ、その結果自動制御技
術、情報処理技術に限りない大きなインパクトを与えて
いる。数多くの応用の一例として、連想メモリチップが
あり、これは、本発明の第３の実施例として後に述べ
る。
【００７２】尚、上記実施例では、ＶRとして図７のよ
うに直線的に増加するランプ電圧信号を用いたが、これ
に限る必要はなく、時間とともにその電圧値が増加する
信号であれば良い。例えば図８のような回路を用いれば
図９のようなＶRの出力波形が得られる。これは、抵抗
Ｒを通してコンデンサーＣを充電する回路であり、その
立ち上がり時間はおおよそＲＣである。
うに直線的に増加するランプ電圧信号を用いたが、これ
に限る必要はなく、時間とともにその電圧値が増加する
信号であれば良い。例えば図８のような回路を用いれば
図９のようなＶRの出力波形が得られる。これは、抵抗
Ｒを通してコンデンサーＣを充電する回路であり、その
立ち上がり時間はおおよそＲＣである。
【００７３】図９より明らかなように、時間がＲＣを経
過した後はＶRの変化が緩やかになっているため、Ｖ1、
Ｖ2、・・・・、Ｖnの入力電圧がいずれも小さく、わず
かな差で大小比較を行う際には、このようなＶRを用い
る方が精度が上がる。
過した後はＶRの変化が緩やかになっているため、Ｖ1、
Ｖ2、・・・・、Ｖnの入力電圧がいずれも小さく、わず
かな差で大小比較を行う際には、このようなＶRを用い
る方が精度が上がる。
【００７４】図８ではＲとＣを用いたが、例えばＲを省
略し、ＰＭＯＳ３０６のオン抵抗をＮＭＯＳ３６１のオ
ン抵抗に比べ十分大きくしてやってもよい。また図１０
に示したように、ＮＭＯＳ３６２を通してコンデンサー
Ｃに充電するようにしてもよい。こうすればＶRがＶDD
に近づくに従いトランジスタ３６２がオフに近づくため
ますますその抵抗値が大きくなり、ＶRの増加の割合は
極めて緩やかなものとなり、さらに精度のよい比較を行
うことができる。このときＶDD’−ＶTH＞ＶDDとしてお
くとＶRの最大値はＶDDとなる。
略し、ＰＭＯＳ３０６のオン抵抗をＮＭＯＳ３６１のオ
ン抵抗に比べ十分大きくしてやってもよい。また図１０
に示したように、ＮＭＯＳ３６２を通してコンデンサー
Ｃに充電するようにしてもよい。こうすればＶRがＶDD
に近づくに従いトランジスタ３６２がオフに近づくため
ますますその抵抗値が大きくなり、ＶRの増加の割合は
極めて緩やかなものとなり、さらに精度のよい比較を行
うことができる。このときＶDD’−ＶTH＞ＶDDとしてお
くとＶRの最大値はＶDDとなる。
【００７５】また、ＶRとしては、図１１に示したよう
な階段状の信号を入力してもよい。こうすると最大入力
との差が△Ｖの範囲にある全てのブロックにおいて同時
に正帰還ループを形成することができる。つまり、２つ
以上の入力が非常に接近している場合は、同時にそれら
の入力を同順として同定できるのである。これは、ノイ
ズ等による誤動作を防ぐという効果もある。△Ｖの値を
任意に設定することにより、データソーティングの精度
を様々に選ぶことができる。
な階段状の信号を入力してもよい。こうすると最大入力
との差が△Ｖの範囲にある全てのブロックにおいて同時
に正帰還ループを形成することができる。つまり、２つ
以上の入力が非常に接近している場合は、同時にそれら
の入力を同順として同定できるのである。これは、ノイ
ズ等による誤動作を防ぐという効果もある。△Ｖの値を
任意に設定することにより、データソーティングの精度
を様々に選ぶことができる。
【００７６】同様の効果は、図６の回路において、遅延
を発生させるインバータ３０９，３２９，３４９の信号
伝達の遅延時間をかえることでも得られる。この場合
は、遅延時間が大きくなるようにすると、同順として認
知される入力電圧の差異△Ｖも大きくなり、遅延時間が
小さくなるようにすると、△Ｖも小さくできる。
を発生させるインバータ３０９，３２９，３４９の信号
伝達の遅延時間をかえることでも得られる。この場合
は、遅延時間が大きくなるようにすると、同順として認
知される入力電圧の差異△Ｖも大きくなり、遅延時間が
小さくなるようにすると、△Ｖも小さくできる。
【００７７】図１２は本発明のソーティング回路の電気
特性を図６と同様の回路について示したものである。
特性を図６と同様の回路について示したものである。
【００７８】ＶRとして図７の様なランプ電圧を加え、
また、Ｖ1＝３．５Ｖ、Ｖ2＝２．５Ｖ、Ｖ3＝１．５Ｖ
とした結果である。
また、Ｖ1＝３．５Ｖ、Ｖ2＝２．５Ｖ、Ｖ3＝１．５Ｖ
とした結果である。
【００７９】結果は、ＶRを０Ｖから５Ｖまで掃引する
過程において、Ｖ1A＝０Ｖ、Ｖ1B＝５Ｖ、Ｖ2A＝５Ｖ、
Ｖ2B＝０Ｖ、Ｖ3A＝５Ｖ、Ｖ3B＝５Ｖが次々とフリップ
・フロップに記憶されていることがわかる。つまり、こ
れにより、入力電圧の大きさの順番が大きい順に、
Ｖ1、Ｖ2、Ｖ3となっていることがわかる。
過程において、Ｖ1A＝０Ｖ、Ｖ1B＝５Ｖ、Ｖ2A＝５Ｖ、
Ｖ2B＝０Ｖ、Ｖ3A＝５Ｖ、Ｖ3B＝５Ｖが次々とフリップ
・フロップに記憶されていることがわかる。つまり、こ
れにより、入力電圧の大きさの順番が大きい順に、
Ｖ1、Ｖ2、Ｖ3となっていることがわかる。
【００８０】尚、上記実施例では、各インバータにおい
てＶRは常に１つのゲートにのみ加えているが、３０７
の入力ゲートを複数に分割し、それぞれに別の信号を加
えてもよい。
てＶRは常に１つのゲートにのみ加えているが、３０７
の入力ゲートを複数に分割し、それぞれに別の信号を加
えてもよい。
【００８１】例えば、３０７のゲートをＣ1’、
Ｃ1’’、Ｃ1’’’の３つに分割し、Ｃ1’：Ｃ2’’：
Ｃ3’’’＝４：２：１の比にしておくと、それぞれの
ゲートに３ビットにコーディングされたバイナリカウン
タ信号を入力することにより、実質的に階段状の信号を
加えることができる。
Ｃ1’’、Ｃ1’’’の３つに分割し、Ｃ1’：Ｃ2’’：
Ｃ3’’’＝４：２：１の比にしておくと、それぞれの
ゲートに３ビットにコーディングされたバイナリカウン
タ信号を入力することにより、実質的に階段状の信号を
加えることができる。
【００８２】（実施例３）本発明の第３の実施例を図１
３に示す。この実施例は、連想メモリ回路の主要部分を
示したものであり、非常に簡単な構成で、高速アクセス
可能な連想メモリチップができるものである。
３に示す。この実施例は、連想メモリ回路の主要部分を
示したものであり、非常に簡単な構成で、高速アクセス
可能な連想メモリチップができるものである。
【００８３】図において、６０１〜６０４は１または０
を記憶できる記憶素子である。これは例えば、図１４の
様なスタティックＲＡＭのメモリセルと同様のフリップ
・フロップを用いればよい。あるいは、ダイナミックＲ
ＡＭのメモリセルでもよいし、ＥＰＲＯＭ、Ｅ2ＰＲＯ
Ｍ等の不揮発性メモリセルであってもよい。ここでは、
原理説明のため、４セル分のみ示してあるが、これはも
っと多くてよいことは言うまでもない。
を記憶できる記憶素子である。これは例えば、図１４の
様なスタティックＲＡＭのメモリセルと同様のフリップ
・フロップを用いればよい。あるいは、ダイナミックＲ
ＡＭのメモリセルでもよいし、ＥＰＲＯＭ、Ｅ2ＰＲＯ
Ｍ等の不揮発性メモリセルであってもよい。ここでは、
原理説明のため、４セル分のみ示してあるが、これはも
っと多くてよいことは言うまでもない。
【００８４】例えば、横に８ビット分のセルを並べてお
き、縦には必要なデータ数を並べておいてもよい。ま
た、各フリップ・フロップにデータ書き込みを行うに
は、データライン６０５ａ、６０５ｂにデータをセット
するとともに、セレクトトランジスタ６０６ａ，６０６
ｂ等をオンしてデータを取り込めばよい。セレクトトラ
ンジスタをオンするには、ワード線６０７をＨＩＧＨに
すればよいわけであるが、本図にはそのための回路が描
かれていない。このようなデータ選択書き込みは、公知
の技術であり、本発明の主旨とは直接関係しないため、
説明を簡単にするため省略した。
き、縦には必要なデータ数を並べておいてもよい。ま
た、各フリップ・フロップにデータ書き込みを行うに
は、データライン６０５ａ、６０５ｂにデータをセット
するとともに、セレクトトランジスタ６０６ａ，６０６
ｂ等をオンしてデータを取り込めばよい。セレクトトラ
ンジスタをオンするには、ワード線６０７をＨＩＧＨに
すればよいわけであるが、本図にはそのための回路が描
かれていない。このようなデータ選択書き込みは、公知
の技術であり、本発明の主旨とは直接関係しないため、
説明を簡単にするため省略した。
【００８５】６０８、６０９は図６の回路ブロック３０
１と同様の回路であり、６１０等の回路とともに図６と
同様のソーティング回路を形成している。
１と同様の回路であり、６１０等の回路とともに図６と
同様のソーティング回路を形成している。
【００８６】６０８，６０９においてフリップ・フロッ
プを形成するメモリの数は必要に応じて決定すれば良い
が、例えば、縦のデータ数を２進数で表示できるビット
数だけ用意しておけば良い。例えば、縦のデータ数が２
５６であれば８ビット分用意すれば十分である。また、
これは必ず２進数で表示できるビット数だけ必要という
わけではなくそれ以上でもそれ以下でも良い。
プを形成するメモリの数は必要に応じて決定すれば良い
が、例えば、縦のデータ数を２進数で表示できるビット
数だけ用意しておけば良い。例えば、縦のデータ数が２
５６であれば８ビット分用意すれば十分である。また、
これは必ず２進数で表示できるビット数だけ必要という
わけではなくそれ以上でもそれ以下でも良い。
【００８７】次にこの回路動作について説明する。まず
参照データＡ2，Ａ1を６１２ｂ，６１２ａのラインより
入力し、各メモリセルのデータとの比較が行われる。た
とえば、Ａ1とメモリセル６０２のデータＸ1との比較
は、６１３のＸＮＯＲ回路で、両者の排他的論理和をと
ることで行われる。その演算結果Ｙ1は、コンデンサー
Ｃａを介してフローティングゲート６１４に伝えられ
る。
参照データＡ2，Ａ1を６１２ｂ，６１２ａのラインより
入力し、各メモリセルのデータとの比較が行われる。た
とえば、Ａ1とメモリセル６０２のデータＸ1との比較
は、６１３のＸＮＯＲ回路で、両者の排他的論理和をと
ることで行われる。その演算結果Ｙ1は、コンデンサー
Ｃａを介してフローティングゲート６１４に伝えられ
る。
【００８８】つまり、６０８のνＭＯＳインバータのフ
ローティングゲート電位ΦFは、 ΦＦ＝（ＣaＹ1＋ＣbＹ2＋ＣRＶR）／ＣTOT （９） で与えられる。これは６０９のνＭＯＳインバータにつ
いても同様である。従って、ＶRに図７の様な信号を加
えると、ＣaＹ1＋ＣbＹ2が最大値をもつインバータが最
初に反転する。
ローティングゲート電位ΦFは、 ΦＦ＝（ＣaＹ1＋ＣbＹ2＋ＣRＶR）／ＣTOT （９） で与えられる。これは６０９のνＭＯＳインバータにつ
いても同様である。従って、ＶRに図７の様な信号を加
えると、ＣaＹ1＋ＣbＹ2が最大値をもつインバータが最
初に反転する。
【００８９】例えば６０８が最大値を持っているとする
とＶ01が最初に１になる。これを受けてカウンター６１
０の出力は変化しその電圧は各ブロックの正帰還ループ
がかかる記憶回路部６２０，６２１に伝達される。その
後、６２０の回路は自動的に正帰還ループが形成されて
記憶回路に順位が記憶される。ＶRをさらに掃引してい
くとＣaＹ1＋ＣbＹ2の大きなブロック順にその記憶回路
部に順位が記憶されていく。
とＶ01が最初に１になる。これを受けてカウンター６１
０の出力は変化しその電圧は各ブロックの正帰還ループ
がかかる記憶回路部６２０，６２１に伝達される。その
後、６２０の回路は自動的に正帰還ループが形成されて
記憶回路に順位が記憶される。ＶRをさらに掃引してい
くとＣaＹ1＋ＣbＹ2の大きなブロック順にその記憶回路
部に順位が記憶されていく。
【００９０】フリップ・フロップに記憶されている順位
が小さいブロックほどそのメモリセル（例えば、６０
１、６０２）のデータは参照データ入力Ａ1，Ａ2に近い
データである。なぜなら、６１３のＸＮＯＲ回路は、Ａ
1とＸ1即ち、参照信号とメモリの内容が一致したときの
み１を出す回路であり、参照信号との一致が多いほど、
（９）式の値は大きく、これに対応するインバータがは
やく反転するからである。
が小さいブロックほどそのメモリセル（例えば、６０
１、６０２）のデータは参照データ入力Ａ1，Ａ2に近い
データである。なぜなら、６１３のＸＮＯＲ回路は、Ａ
1とＸ1即ち、参照信号とメモリの内容が一致したときの
み１を出す回路であり、参照信号との一致が多いほど、
（９）式の値は大きく、これに対応するインバータがは
やく反転するからである。
【００９１】図１７にソーティングした結果を読み出す
ための回路例を示す。
ための回路例を示す。
【００９２】８１１はソーティング後に希望の順位のデ
ータを回路の外に読み出すときに、その読みだしたい順
位を入力する端子である。Ｍはマッチング回路であり、
８１２，８１２’は図１３の６２０，６２１と同様のカ
ウンターの出力を記憶するフリップ・フロップである。
ータを回路の外に読み出すときに、その読みだしたい順
位を入力する端子である。Ｍはマッチング回路であり、
８１２，８１２’は図１３の６２０，６２１と同様のカ
ウンターの出力を記憶するフリップ・フロップである。
【００９３】ＶRをＶDDまで掃引後に、このフリップ・
フロップに記憶された順位を表す信号と８１１から入力
してくる信号をビットごとに比較し全てが一致した時
に、このマッチング回路は出力として１を出力する。
フロップに記憶された順位を表す信号と８１１から入力
してくる信号をビットごとに比較し全てが一致した時
に、このマッチング回路は出力として１を出力する。
【００９４】ここでは、このマッチング回路については
詳しくは述べないが、公知の技術で実現できることは言
うまでもない。
詳しくは述べないが、公知の技術で実現できることは言
うまでもない。
【００９５】このマッチング回路の出力が１となり例え
ば、ワード線８１３や８１３’の電位が持ち上がると各
メモリのデータが、データ線８１４、８１４’に読み出
せる。つまり、読みだしたい順位を入力すれば容易にそ
の順位のデータがデータラインに読み出せるのである。
ば、ワード線８１３や８１３’の電位が持ち上がると各
メモリのデータが、データ線８１４、８１４’に読み出
せる。つまり、読みだしたい順位を入力すれば容易にそ
の順位のデータがデータラインに読み出せるのである。
【００９６】以上は簡単のために、ソーティング後の順
位が全てのブロックで異なる場合を説明したが、同じ順
位のものが２つ以上ある場合でも同様に簡単に読み出す
ことができる。
位が全てのブロックで異なる場合を説明したが、同じ順
位のものが２つ以上ある場合でも同様に簡単に読み出す
ことができる。
【００９７】この場合は、マッチング回路の出力を記憶
する余分のメモリセルを設け、このメモリセルの信号が
１のときのみ、順次読み出しを行う回路を取り付ければ
良い。この様な制御は従来技術で簡単に行える。
する余分のメモリセルを設け、このメモリセルの信号が
１のときのみ、順次読み出しを行う回路を取り付ければ
良い。この様な制御は従来技術で簡単に行える。
【００９８】ここで、マッチング回路のかわりに、フリ
ップ・フロップに記憶されている順位を表すバイナリ信
号と８１１から入力されたバイナリ信号の大小を桁の重
みを考慮して大小比較してフリップ・フロップの信号の
方が小さいときにのみ１を出力するような回路を用いれ
ば、順番が入力した番号よりも小さいものは全て選択さ
れ、順次読み出すことができる。
ップ・フロップに記憶されている順位を表すバイナリ信
号と８１１から入力されたバイナリ信号の大小を桁の重
みを考慮して大小比較してフリップ・フロップの信号の
方が小さいときにのみ１を出力するような回路を用いれ
ば、順番が入力した番号よりも小さいものは全て選択さ
れ、順次読み出すことができる。
【００９９】これをデータバンクのデータ検索等に応用
すると、例えば、１００冊の論文を、その内容がある事
柄に関して近いもの順に順番付けして、その結果を例え
ば関係が最も近い順に上位１０冊選び出すことが可能と
なる。
すると、例えば、１００冊の論文を、その内容がある事
柄に関して近いもの順に順番付けして、その結果を例え
ば関係が最も近い順に上位１０冊選び出すことが可能と
なる。
【０１００】また、この様な大小比較をする回路を２つ
取り付けて２つの入力に対してフリップ・フロップに記
憶されている信号との比較演算をし、その出力のＸＯＲ
をとったものを読み出しの信号として用いれば、入力し
た２つの順位の間に入っている順位を持ったメモリーデ
ータのみが選択され、順次読み出すことができる。
取り付けて２つの入力に対してフリップ・フロップに記
憶されている信号との比較演算をし、その出力のＸＯＲ
をとったものを読み出しの信号として用いれば、入力し
た２つの順位の間に入っている順位を持ったメモリーデ
ータのみが選択され、順次読み出すことができる。
【０１０１】例えば、先ほどの例を使うと、１００冊の
論文を、その内容がある事柄に関して近いもの順に順番
付けして、その結果を例えば３０番目に近いものから２
０番目に近いものまでを選び出すことが可能となる。
論文を、その内容がある事柄に関して近いもの順に順番
付けして、その結果を例えば３０番目に近いものから２
０番目に近いものまでを選び出すことが可能となる。
【０１０２】以上の様に極めて簡単な回路構成で連想メ
モリが構成できる。しかも、この連想メモリは参照信号
に最も近いデータを持ったデータセットのみを選び出す
のでなく、参照信号との近さに関して序列をつけ、参照
信号に対して任意の近さのメモリデータを即座に知るこ
とができる。
モリが構成できる。しかも、この連想メモリは参照信号
に最も近いデータを持ったデータセットのみを選び出す
のでなく、参照信号との近さに関して序列をつけ、参照
信号に対して任意の近さのメモリデータを即座に知るこ
とができる。
【０１０３】従来技術でこの様な連想メモリを構成しよ
うとすると、各データを一つ一つ比較し、その差分を計
算するとともに、その差分の大きさを大きい順にまたは
小さい順に並べるという演算が必要となり、非常に複雑
な回路が要求されたばかりでなく、演算に多大の時間を
要していた。
うとすると、各データを一つ一つ比較し、その差分を計
算するとともに、その差分の大きさを大きい順にまたは
小さい順に並べるという演算が必要となり、非常に複雑
な回路が要求されたばかりでなく、演算に多大の時間を
要していた。
【０１０４】本発明により、この様な連想メモリが簡単
にＬＳＩチップ上に高集積化できるようになったばかり
でなく、高速演算が可能となり、データ検索、ロボット
等の実時間制御が極めて容易に行えるようになった。
にＬＳＩチップ上に高集積化できるようになったばかり
でなく、高速演算が可能となり、データ検索、ロボット
等の実時間制御が極めて容易に行えるようになった。
【０１０５】尚、Ｃa、Ｃb等の容量の大きさは、例えば
全て等しくＣa＝Ｃb＝・・・・と設定してもよい。そう
すると、参照入力データＡ1，Ａ2，・・・・とメモリセ
ル内のデータＸ1，Ｘ2，・・・・・の間で一致するビッ
ト数が最も多いデータが読み出されることになり、いわ
ばデータ間のハミング距離の最も小さいデータが取り出
されることになる。
全て等しくＣa＝Ｃb＝・・・・と設定してもよい。そう
すると、参照入力データＡ1，Ａ2，・・・・とメモリセ
ル内のデータＸ1，Ｘ2，・・・・・の間で一致するビッ
ト数が最も多いデータが読み出されることになり、いわ
ばデータ間のハミング距離の最も小さいデータが取り出
されることになる。
【０１０６】あるいは、Ｃa，Ｃb等の大きさをＣa：
Ｃb：Ｃc・・・＝１：２：４：・・・の様に、２のべき
乗の比にすると、それぞれ２進表現された数に対し、最
も差の小さな数を見つけだす回路となる。あるいは、任
意の大きさの比にしてやり、それぞれのビットのデータ
に重要度に応じた重みを割り当ててもよい。
Ｃb：Ｃc・・・＝１：２：４：・・・の様に、２のべき
乗の比にすると、それぞれ２進表現された数に対し、最
も差の小さな数を見つけだす回路となる。あるいは、任
意の大きさの比にしてやり、それぞれのビットのデータ
に重要度に応じた重みを割り当ててもよい。
【０１０７】図１３の回路中、ＸＮＯＲ回路は構成する
のに通常数多くのトランジスタを必要とするが、νＭＯ
Ｓを用いれば４個で実現することができる。（特願平３
−８３１５２号）。従来のトランジスタで構成してもよ
いが、νＭＯＳを応用することにより、さらに全体の構
成が簡略化される。
のに通常数多くのトランジスタを必要とするが、νＭＯ
Ｓを用いれば４個で実現することができる。（特願平３
−８３１５２号）。従来のトランジスタで構成してもよ
いが、νＭＯＳを応用することにより、さらに全体の構
成が簡略化される。
【０１０８】図１３の回路では、参照データＡ1，Ａ2と
メモリセル６０２、６０１に記憶されているデータ
Ｘ1，Ｘ2の間のＸＮＯＲをとった値Ｙ1，Ｙ2をνＭＯＳ
インバータ６０８等の入力ゲートにいれているが、この
ＸＮＯＲ回路６１３は例えばＸＯＲ（排他的論理和）回
路に変えてもよい。このときは、参照データと一致の最
も少ないデータセットが選び出されることになる。即ち
差が最大となる順に順番付けができる。
メモリセル６０２、６０１に記憶されているデータ
Ｘ1，Ｘ2の間のＸＮＯＲをとった値Ｙ1，Ｙ2をνＭＯＳ
インバータ６０８等の入力ゲートにいれているが、この
ＸＮＯＲ回路６１３は例えばＸＯＲ（排他的論理和）回
路に変えてもよい。このときは、参照データと一致の最
も少ないデータセットが選び出されることになる。即ち
差が最大となる順に順番付けができる。
【０１０９】以上のように様々な機能が簡単に実現でき
るのである。
るのである。
【０１１０】以上、全ての実施例においてνＭＯＳイン
バータはすべてＣＭＯＳ構成としたが、これはＮＭＯＳ
Ｅ／Ｅ、やＥ／Ｄインバータでも良いことは言うまで
もない。
バータはすべてＣＭＯＳ構成としたが、これはＮＭＯＳ
Ｅ／Ｅ、やＥ／Ｄインバータでも良いことは言うまで
もない。
【０１１１】また、すべてのνＭＯＳインバータのフロ
ーティングゲートは常にフローティング状態で動作させ
る場合についてのみ説明したが、フローティングゲート
にスイッチングトランジスタを接続し、このトランジス
タのオン・オフによりフローティングゲートの電位を適
宜所定の値に固定しても良い。
ーティングゲートは常にフローティング状態で動作させ
る場合についてのみ説明したが、フローティングゲート
にスイッチングトランジスタを接続し、このトランジス
タのオン・オフによりフローティングゲートの電位を適
宜所定の値に固定しても良い。
【０１１２】これにより、νＭＯＳインバータの閾値を
変化させたり、あるいは動作中にフローティングゲート
に注入された電荷をリフレッシュさせることができる。
変化させたり、あるいは動作中にフローティングゲート
に注入された電荷をリフレッシュさせることができる。
【０１１３】ここでは、図１３の６０１、６０２などの
メモリを１あるいは０を記憶する記憶回路としたが、こ
れは多値レベルを記憶するメモリであっても良い。例え
ば、６０２、６１３の部分を図１５に示すような回路構
成にすれば、多値レベルのマッチングが可能となる。
メモリを１あるいは０を記憶する記憶回路としたが、こ
れは多値レベルを記憶するメモリであっても良い。例え
ば、６０２、６１３の部分を図１５に示すような回路構
成にすれば、多値レベルのマッチングが可能となる。
【０１１４】図１５において７０１，７０２はＣ−νＭ
ＯＳインバータであり、それぞれ２個の入力ゲートＡ、
Ｂを持っている。Ａはそれぞれに固有の入力ゲートで、
Ｂは７０１，７０２に共通の入力ゲートである。また、
７０１、７０２の出力はＸＯＲ回路に入力されており、
７０１、７０２の出力が共に１もしくは共に０の時には
ＸＯＲの出力は０、７０１と７０２の出力が互いに異な
っているときにはＸＯＲの出力は１となる。
ＯＳインバータであり、それぞれ２個の入力ゲートＡ、
Ｂを持っている。Ａはそれぞれに固有の入力ゲートで、
Ｂは７０１，７０２に共通の入力ゲートである。また、
７０１、７０２の出力はＸＯＲ回路に入力されており、
７０１、７０２の出力が共に１もしくは共に０の時には
ＸＯＲの出力は０、７０１と７０２の出力が互いに異な
っているときにはＸＯＲの出力は１となる。
【０１１５】Ｖ1、Ｖ2はそれぞれのＣ−νＭＯＳインバ
ータの入力ゲートＡに入力するアナログ入力であり、こ
れにより、入力ゲートＢから見た見かけのしきい値を自
由に変えることができる。例えば、入力ゲートＡとＢの
フローティングゲートとの容量結合係数をそれぞれ
Ｃ1、Ｃ2とし、Ｃ1：Ｃ2＝１：１、Ｃ−νＭＯＳインバ
ータのフローティングゲートから見たしきい値を２．５
Ｖとすると、７０１，７０２はノードＡ，Ｂの電圧の和
が５Ｖになると反転する。つまり、Ｖ1＝２Ｖ，Ｖ2＝３
Ｖとすると、Ｃ−νＭＯＳインバータ７０１のノードＢ
の電圧が３Ｖ、７０２のノードＢの電圧が２Ｖになると
それぞれ反転することになる。
ータの入力ゲートＡに入力するアナログ入力であり、こ
れにより、入力ゲートＢから見た見かけのしきい値を自
由に変えることができる。例えば、入力ゲートＡとＢの
フローティングゲートとの容量結合係数をそれぞれ
Ｃ1、Ｃ2とし、Ｃ1：Ｃ2＝１：１、Ｃ−νＭＯＳインバ
ータのフローティングゲートから見たしきい値を２．５
Ｖとすると、７０１，７０２はノードＡ，Ｂの電圧の和
が５Ｖになると反転する。つまり、Ｖ1＝２Ｖ，Ｖ2＝３
Ｖとすると、Ｃ−νＭＯＳインバータ７０１のノードＢ
の電圧が３Ｖ、７０２のノードＢの電圧が２Ｖになると
それぞれ反転することになる。
【０１１６】この様な場合、共通の７０１、７０２に共
通のノードＢに２Ｖと３Ｖとの間の電圧、例えば２．５
Ｖの電圧が入力すると７０１の出力信号は１、７０２の
出力信号は０となり、ＸＯＲの出力信号は１となる。こ
れは、この回路が実は、２Ｖから３Ｖの間の電圧の情報
を記憶しており、入力電圧として２Ｖから３Ｖの間の電
圧が入力されると、記憶情報と入力情報が一致したとし
てＸＯＲの出力信号として１を出力するものである。ノ
ードＢに２Ｖより小さい電圧、もしくは３Ｖより大きな
電圧が入力されると７０１、７０２の出力信号はともに
１もしくは０となり、この場合ＸＯＲの出力信号は０と
なる。つまりこれは、記憶情報と入力情報が一致してい
ないことを示す。
通のノードＢに２Ｖと３Ｖとの間の電圧、例えば２．５
Ｖの電圧が入力すると７０１の出力信号は１、７０２の
出力信号は０となり、ＸＯＲの出力信号は１となる。こ
れは、この回路が実は、２Ｖから３Ｖの間の電圧の情報
を記憶しており、入力電圧として２Ｖから３Ｖの間の電
圧が入力されると、記憶情報と入力情報が一致したとし
てＸＯＲの出力信号として１を出力するものである。ノ
ードＢに２Ｖより小さい電圧、もしくは３Ｖより大きな
電圧が入力されると７０１、７０２の出力信号はともに
１もしくは０となり、この場合ＸＯＲの出力信号は０と
なる。つまりこれは、記憶情報と入力情報が一致してい
ないことを示す。
【０１１７】この様に、図１３の６０２、６１３の回路
を図１５の回路に置き換えるだけで多値レベルの連想メ
モリが実現できる。
を図１５の回路に置き換えるだけで多値レベルの連想メ
モリが実現できる。
【０１１８】また、ノードＡにアナログ信号Ｖ1、Ｖ2を
入力する変わりに、図１６の様にノードＡの入力ゲート
を分割してそれぞれに１もしくは０のバイナリ信号を入
力しても良い。この時は、分割したそれぞれの入力ゲー
トとフローティングゲートとの容量比を全て同じにして
も良いし、１：２：４：・・・の様に重みをつけても良
い。
入力する変わりに、図１６の様にノードＡの入力ゲート
を分割してそれぞれに１もしくは０のバイナリ信号を入
力しても良い。この時は、分割したそれぞれの入力ゲー
トとフローティングゲートとの容量比を全て同じにして
も良いし、１：２：４：・・・の様に重みをつけても良
い。
【０１１９】
【発明の効果】本発明により、例えば複数のデータの大
小比較および、ソーティングを非常に高速に行うことが
可能となった。
小比較および、ソーティングを非常に高速に行うことが
可能となった。
【０１２０】しかも、極めて少数の素子で実現できるた
め、ＬＳＩ化が容易である。従って、高速・実時間処理
の要求される自動制御の分野を始めとし、データ検索な
ど、広範な応用分野を開拓することができた。
め、ＬＳＩ化が容易である。従って、高速・実時間処理
の要求される自動制御の分野を始めとし、データ検索な
ど、広範な応用分野を開拓することができた。
【図１】実施例１を示す回路図である。
【図２】実施例１のνＭＯＳの回路図である。
【図３】実施例１の変形を示す回路図である。
【図４】４入力のＮチャネルνＭＯＳトランジスタ（Ｎ
−νＭＯＳ）の断面構造の一例を示した図である。
−νＭＯＳ）の断面構造の一例を示した図である。
【図５】図４を簡略化した図である。
【図６】実施例２を示す回路図である。
【図７】ＶRの電圧特性を示す図である。
【図８】実施例２の変形を示す回路図である。
【図９】図８の回路のＶRの出力波形を示す図。
【図１０】実施例の変形を示す図である。
【図１１】ＶRの信号入力例を示す図である。
【図１２】本発明のソーティング回路の電気特性を図６
と同様の回路について示した図である。
と同様の回路について示した図である。
【図１３】実施例３を示す回路図である。
【図１４】実施例３の記憶素子の回路例を示す図であ
る。
る。
【図１５】実施例３の変形例を示す図である。
【図１６】実施例３の変形例を示す図である。
【図１７】ソーティングした結果を読み出すための回路
例を示す図である。
例を示す図である。
１０１，１２１ フローティングゲート、
１０２，１２２ ＰチャネルニューロンＭＯＳトランジ
スタ、 １０３，１２３ ＮチャネルニューロンＭＯＳトランジ
スタ、 １０４，１２４，１５１ 入力ゲート、 １０５，１０６，１０７，１０８，１０９，１２５，１
２６，１２７，１２８，１２９ インバータ回路。
スタ、 １０３，１２３ ＮチャネルニューロンＭＯＳトランジ
スタ、 １０４，１２４，１５１ 入力ゲート、 １０５，１０６，１０７，１０８，１０９，１２５，１
２６，１２７，１２８，１２９ インバータ回路。
─────────────────────────────────────────────────────
フロントページの続き
(73)特許権者 598158521
アイ・アンド・エフ株式会社
東京都文京区本郷４丁目１番４号 コス
モス本郷ビル
(72)発明者 山下 毅雄
宮城県仙台市青葉区荒巻字青葉東北大学
工学部電子工学科内
(72)発明者 柴田 直
宮城県仙台市太白区日本平５番９号
(72)発明者 大見 忠弘
宮城県仙台市青葉区米ケ袋２の１の17の
301
(56)参考文献 特開 平６−53431（ＪＰ，Ａ)
特開 平４−271486（ＪＰ，Ａ)
特開 平３−6679（ＪＰ，Ａ)
1993 ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏ
ｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒ
ｓ， 1993年， ｐｐ．236−237，294
電子情報通信学会技術研究報告， Ｖ
ｏｌ．ＤＳＰ−93， Ｎｏ．233， ｐ
ｐ．31−38
1992 ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ
Ｄｉｇｅｓｔ， 1992年， ｐｐ.
431−434
1991 ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ
Ｄｉｇｅｓｔ， 1991年， ｐｐ.
919−922
ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃ
ｅｓ， Ｖｏｌ．39， Ｎｏ．６， ｐ
ｐ．1444−1455
Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅ
ｒｓ， Ｖｏｌ．27，Ｎｏ．11， ｐ
ｐ．957−958
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/10
G06F 7/24
G06G 7/60
H03K 19/00
H03K 19/0948
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (9)
- 【請求項１】 基体上に一導電型の半導体領域を有し、
この領域内に設けられた反対導電型のソース及びドレイ
ン領域を有し、前記ソース及びドレイン領域を隔てる領
域に絶縁膜を介して設けられた電位的にフローティング
状態にあるフローティングゲート電極を有し、前記フロ
ーティングゲート電極と絶縁膜を介して容量結合する複
数の入力ゲート電極を有するトランジスタを用いて構成
された複数のインバータと、 少なくとも２以上の前記インバータに対し、それぞれの
インバータが有する前記複数の入力ゲート電極のうちの
一つの電極を介して共通の第一の信号電圧を加える手段
と、 前記少なくとも２以上のインバータに対し、それぞれの
インバータが有する前記複数の入力ゲート電極のうちの
他の入力ゲート電極を介して各々所定の第二の信号電圧
を加える手段と、 前記第一の信号電圧の時間変化によって前記少なくとも
２以上のインバータの少なくとも１つのインバータにお
いて生じる出力電圧の変化を時間遅れを発生させて伝達
する遅延回路と、 前記遅延回路により伝達された信号によりオン・オフが
制御されるスイッチと、 このスイッチのオン・オフにより信号を取り込む記憶回
路と、 前記インバータで生じる出力電圧信号に対し所定の論理
演算を行う手段と、 を有し、前記論理演算の結果を前記記憶回路中に記憶す
るようにしたことを特徴とする半導体装置。 - 【請求項２】 前記第二の入力ゲート電極を２つ以上有
し、その各々に０もしくは１のバイナリ信号が入力され
るよう構成されたことを特徴とする請求項１に記載の半
導体装置。 - 【請求項３】 前記論理演算として前記複数のインバー
タの２個以上のインバータの各出力もしくは前記各出力
に所定の遅延の加わった出力信号に対し、その加算を行
うことを特徴とする請求項１に記載の半導体装置。 - 【請求項４】 マトリクス状に配置された、信号情報を
記憶するメモリセルを有し、その列もしくは行に属する
所定のメモリセルの出力に対し、所定の論理演算を行っ
た結果を前記第二の入力ゲートに入力するように構成さ
れたことを特徴とする請求項２または３に記載の半導体
装置。 - 【請求項５】 前記マトリクス状に配置された信号情報
が０もしくは１のバイナリ信号情報であることを特徴と
する請求項４に記載の半導体装置。 - 【請求項６】 前記マトリクス状に配置された信号情報
が多値の信号情報であることを特徴とする請求項４に記
載の半導体装置。 - 【請求項７】 前記所定の論理演算が、外部より入力さ
れたデータとの排他的論理和を計算する演算であること
を特徴とする請求項４に記載の半導体装置。 - 【請求項８】 前記所定の論理演算が、外部より入力さ
れたデータとの排他的論理和の否定を計算する演算であ
ることを特徴とする請求項４に記載の半導体装置。 - 【請求項９】 前記メモリセルの各々に、メモリセル内
のデータを外部に読み出すためのスイッチが設けられ、
記憶された前記結果と外部より入力されたデータとが一
致するかもしくは所定の関係を満たしたときのみ、前記
スイッチがオンして、前記メモリセル内のデータが外部
に読み出されるよう構成されたことを特徴とする請求項
５乃至８のいずれか１項に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03102093A JP3459017B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体装置 |
| EP94907083A EP0685806A4 (en) | 1993-02-22 | 1994-02-22 | SEMICONDUCTOR DEVICE. |
| PCT/JP1994/000262 WO1994019760A1 (en) | 1993-02-22 | 1994-02-22 | Semiconductor device |
| US08/507,467 US5822497A (en) | 1993-02-22 | 1994-02-22 | Data sorting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03102093A JP3459017B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244375A JPH06244375A (ja) | 1994-09-02 |
| JP3459017B2 true JP3459017B2 (ja) | 2003-10-20 |
Family
ID=12319844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03102093A Expired - Fee Related JP3459017B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5822497A (ja) |
| EP (1) | EP0685806A4 (ja) |
| JP (1) | JP3459017B2 (ja) |
| WO (1) | WO1994019760A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3611041B2 (ja) * | 1994-02-14 | 2005-01-19 | 直 柴田 | 半導体演算回路 |
| US6456992B1 (en) | 1995-03-24 | 2002-09-24 | Tadashi Shibata | Semiconductor arithmetic circuit |
| ES2117564B1 (es) * | 1996-04-24 | 1999-04-01 | Mendez Vigo Barazona Javier | Transistor inecuacional o pseudoneuronal. |
| JPH10224224A (ja) * | 1997-02-03 | 1998-08-21 | Sunao Shibata | 半導体演算装置 |
| JPH10283793A (ja) * | 1997-02-06 | 1998-10-23 | Sunao Shibata | 半導体回路 |
| JPH10260817A (ja) | 1997-03-15 | 1998-09-29 | Sunao Shibata | 半導体演算回路及びデ−タ処理装置 |
| JPH10257352A (ja) | 1997-03-15 | 1998-09-25 | Sunao Shibata | 半導体演算回路 |
| JP4066211B2 (ja) * | 1997-06-06 | 2008-03-26 | 財団法人国際科学振興財団 | 電荷転送増幅回路、電圧比較器及びセンスアンプ |
| JPH1127116A (ja) * | 1997-07-02 | 1999-01-29 | Tadahiro Omi | 半導体集積回路、電圧コントロールディレイライン、ディレイロックドループ、自己同期パイプライン式デジタルシステム、電圧制御発振器、およびフェーズロックドループ |
| JPH1196276A (ja) | 1997-09-22 | 1999-04-09 | Sunao Shibata | 半導体演算回路 |
| JPH11306268A (ja) | 1998-04-17 | 1999-11-05 | Sunao Shibata | 半導体演算装置 |
| US7187237B1 (en) | 2002-10-08 | 2007-03-06 | Impinj, Inc. | Use of analog-valued floating-gate transistors for parallel and serial signal processing |
| WO2004034404A2 (en) * | 2002-10-08 | 2004-04-22 | Impinj, Inc. | Use of analog-valued floating-gate transistors to match the electrical characteristics of interleaved and pipelined |
| CN101777139B (zh) * | 2009-12-30 | 2013-07-17 | 宁波大学 | 一种基于神经mos管的多值计数器单元及多位多值计数器 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4622735A (en) * | 1980-12-12 | 1986-11-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device utilizing self-aligned silicide regions |
| JPS6050940A (ja) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | 半導体集積回路 |
| US5440518A (en) * | 1991-06-12 | 1995-08-08 | Hazani; Emanuel | Non-volatile memory circuits, architecture and methods |
| JP2501118B2 (ja) * | 1988-06-17 | 1996-05-29 | 忠弘 大見 | 半導体装置の製造方法 |
| US5331215A (en) * | 1988-12-09 | 1994-07-19 | Synaptics, Incorporated | Electrically adaptable neural network with post-processing circuitry |
| US5594372A (en) * | 1989-06-02 | 1997-01-14 | Shibata; Tadashi | Source follower using NMOS and PMOS transistors |
| JP2662559B2 (ja) * | 1989-06-02 | 1997-10-15 | 直 柴田 | 半導体装置 |
| JP3228759B2 (ja) * | 1990-01-24 | 2001-11-12 | セイコーエプソン株式会社 | 半導体記憶装置及びデータ処理装置 |
| JP2530055B2 (ja) * | 1990-08-30 | 1996-09-04 | 株式会社東芝 | 半導体集積回路 |
| US5128563A (en) * | 1990-11-28 | 1992-07-07 | Micron Technology, Inc. | CMOS bootstrapped output driver method and circuit |
| EP0570584A1 (en) * | 1991-01-12 | 1993-11-24 | SHIBATA, Tadashi | Semiconductor device |
| JP3109748B2 (ja) * | 1991-02-26 | 2000-11-20 | 株式会社東芝 | ニューラル・ネットを用いた高速ソータ |
| TW203665B (ja) * | 1991-03-21 | 1993-04-11 | Shibata Naoru | |
| JPH05198755A (ja) * | 1991-08-29 | 1993-08-06 | Mitsubishi Electric Corp | 半導体論理回路 |
| US5361227A (en) * | 1991-12-19 | 1994-11-01 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
| JPH05298892A (ja) * | 1992-04-22 | 1993-11-12 | Mitsubishi Electric Corp | 連想記憶メモリ |
| US5391188A (en) * | 1992-05-01 | 1995-02-21 | Medtronic, Inc. | Low cost implantable medical device |
| JP2720718B2 (ja) * | 1992-07-09 | 1998-03-04 | 株式会社デンソー | 半導体センサ装置 |
| JP3421365B2 (ja) * | 1992-07-29 | 2003-06-30 | 直 柴田 | 半導体装置 |
| JPH0677426A (ja) * | 1992-08-26 | 1994-03-18 | Sunao Shibata | 半導体集積回路 |
-
1993
- 1993-02-22 JP JP03102093A patent/JP3459017B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-22 US US08/507,467 patent/US5822497A/en not_active Expired - Fee Related
- 1994-02-22 EP EP94907083A patent/EP0685806A4/en not_active Withdrawn
- 1994-02-22 WO PCT/JP1994/000262 patent/WO1994019760A1/ja not_active Application Discontinuation
Non-Patent Citations (6)
| Title |
|---|
| １９９１ ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ， １９９１年， ｐｐ．９１９−９２２ |
| １９９２ ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ， １９９２年， ｐｐ．４３１−４３４ |
| １９９３ ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， １９９３年， ｐｐ．２３６−２３７，２９４ |
| Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ， Ｖｏｌ．２７，Ｎｏ．１１， ｐｐ．９５７−９５８ |
| ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， Ｖｏｌ．３９， Ｎｏ．６， ｐｐ．１４４４−１４５５ |
| 電子情報通信学会技術研究報告， Ｖｏｌ．ＤＳＰ−９３， Ｎｏ．２３３， ｐｐ．３１−３８ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5822497A (en) | 1998-10-13 |
| EP0685806A1 (en) | 1995-12-06 |
| JPH06244375A (ja) | 1994-09-02 |
| EP0685806A4 (en) | 1997-03-26 |
| WO1994019760A1 (en) | 1994-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3421365B2 (ja) | 半導体装置 | |
| JP3459017B2 (ja) | 半導体装置 | |
| EP0578821B1 (en) | Semiconductor device | |
| EP0015070B1 (en) | Sense amplifier circuit | |
| US5239502A (en) | Bit storage cell | |
| Liu et al. | A carry lookahead adder based on hybrid CMOS-memristor logic circuit | |
| US3953839A (en) | Bit circuitry for enhance-deplete ram | |
| EP0129217B1 (en) | A semiconductor circuit including a memory and a pulse drive circuit | |
| JP3289748B2 (ja) | 半導体装置 | |
| US3983412A (en) | Differential sense amplifier | |
| JP3278080B2 (ja) | 半導体集積回路 | |
| US4449203A (en) | Memory with reference voltage generator | |
| US4104733A (en) | Address selecting circuitry for semiconductor memory device | |
| WO1996030855A1 (fr) | Circuit arithmetique a semiconducteurs | |
| US20240086708A1 (en) | Sram architecture for convolutional neural network application | |
| US5544125A (en) | Semiconductor integrated circuit having logic gates | |
| KR20200097208A (ko) | 반도체 장치 | |
| JP3611041B2 (ja) | 半導体演算回路 | |
| CN114974337A (zh) | 一种基于自旋磁随机存储器的时间域存内计算电路 | |
| Ohtsuka et al. | Analysis by FPD for neuron CMOS variable logic circuit with FG calibration | |
| Venkata | Ternary and quaternary logic to binary bit conversion CMOS integrated circuit design using multiple input floating gate MOSFETs | |
| US6459613B1 (en) | Current-mode identifying circuit for multilevel flash memories | |
| Srivastava | Ternary input signal to binary bit output conversion CMOS integrated circuit design using neuron MOSFETs | |
| US4330851A (en) | Dynamic decoder input for semiconductor memory | |
| Panda et al. | Hybrid CMOS Memristor-Based Data Compressor Using Shannon Fano Encoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |