KR910006997A - 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로 - Google Patents

기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로 Download PDF

Info

Publication number
KR910006997A
KR910006997A KR1019900014949A KR900014949A KR910006997A KR 910006997 A KR910006997 A KR 910006997A KR 1019900014949 A KR1019900014949 A KR 1019900014949A KR 900014949 A KR900014949 A KR 900014949A KR 910006997 A KR910006997 A KR 910006997A
Authority
KR
South Korea
Prior art keywords
decoder
transistors
current supply
output terminal
adjacent
Prior art date
Application number
KR1019900014949A
Other languages
English (en)
Other versions
KR950000029B1 (ko
Inventor
다까오 아까오끼
Original Assignee
세끼사와 요시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 요시
Publication of KR910006997A publication Critical patent/KR910006997A/ko
Application granted granted Critical
Publication of KR950000029B1 publication Critical patent/KR950000029B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

기생용량에 의해 야기된 오동작을 방지하기 위한 EPROM의 디코더 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 디코더회로의 첫번째 실시예를 보인 회로도.
제4도는 본 발명에 따른 디코더회로의 두번째 실시예를 보인 회로도.

Claims (21)

  1. 디코더회로에 있어서, 고전압(Vpp)과 저전압(Vcc)사이에서 변할 수 있는 전압을 공급하기 위한 첫번째 고전위 전원선(4); 저전위 저원선(5;GND); 상기 첫번째 고전위 전원선(4;Vpp, Vcc)과 디코드된 출력단자(X) 사이에 접속되는 로드수단(D1); 상기 디코드된 출력단자(X)와 상기 저전위 전원선(5)사이에서 직렬로 접속되는 다수의 디코더 트랜지스터(Q1-Q4) 입력신호(a0-a3)로 공급되는 상기 디코더 트랜지스터(Q1-Q4)의 게이트들; 상기 디코더된 출력단자(X)의 인접한 디코더 트랜지스터(Q1)을 제외한 상기 디코더 트랜지스터(Q2-Q4)중 적어도 하나가 OFF될때 접속점(P1-P3)의 적어도 하나에 전류를 공급하기 위하여 상기 디코더 트랜지스터(Q1-Q4)의 다수의 접속점(P1-P3)중 적어도 하나에 접속되는 전류 공급 수단(2)로 이루어진 PROM에 사용된 디코더 회로.
  2. 청구범위 제1항에 있어서, 상기 전류공급수단(2)이 상기 다수의 접속점(P1-P3)중 하나의 접속점에 접속되는 디코드 회로.
  3. 청구범위 제2항에 있어서, 상기 전류공급수단(2)이 상기 접속점(P1-P3)에서 상기 디코더된 출력단자(X)의 인접한 접속점(P1)에 접속되는 디코더 회로.
  4. 청구범위 제1항에 있어서, 사이 디코더 랜지스터(Q1-Q4)가 첫번째 전도형 MOS트랜지스터에 의해 형성되고, 상기 전류공급수단(2)이 상기 저전압(Vcc)을 공급하기 위하여 두번째 고전위 전원선에 접속되는 전류공급 트랜지스터(Q8-Q10)의 소오스 상기 접속점(P1-P3)중 상기 적어도 하나에 접속되는 상기 전류 공급 트랜지스터(Q8-Q10)의 드레인, 상기 디코더된 출력 단자(X)의 인접한 디코더 트랜지스터(Q1)에 의해 수신되는 인접한 입력신호(a8)를 제외한 입력신호(a1-a3)로 공급되는 상기 전류공급 트랜지스터(Q8-Q10)의 게이트, 상기 첫번째 도전형 MOS 트랜지스터에 대향하는 두번째 전도형 MOS트랜지스터에 의해 형성되는 다수의 전류공급 트랜지스터(Q8-Q10)로 이루어진 디코더 회로.
  5. 청구범위 제4항에 있어서, 상기 전류 공급 트랜지스터(Q8-Q10)의 모든 드레인인 상기 다수의 접속점(P1-P3)중 하나의 접속점에 공통적으로 접속되는 디코더 회로.
  6. 청구범위 제5항에 있어서, 상기 전류 공급 트랜지스터(Q8-Q10)의 모든 드레인이 상기 접속점(P1-P3)에서 상기 디코더된 출력단자(X)의 인접 접속점(P1)에 공통적으로 접속되는 디코더 회로.
  7. 청구범위 제4항에 있어서, 상기 전류 공급 트랜지스터(Q8-Q10)의 각각의 드레인이 대응 접속점(P1-P3)에 각각 접속되고, 특정 디코더 트랜지스터가 OFF될때 상기 특정 디코더 트랜지스터에서 상기 디코더된 출력단자(X)의 접속점이 인접 입력신호(a0)를 제외한 입력신호(a1-a3)에 따라 상기 전류공급 트랜지스터(Q8-Q10)에 의해 전류로 공급되는 디코더 회로.
  8. 청구범위 제7항에 있어서, 상기 대응 접속점(P1-P3)이 상기 디코더 트랜지스터(Q1-Q4)의 드레인으로 결정되고 그의 게이트가 상기 전류공급 트랜지스터(Q8-Q10)의 게이트에 공급되는 상기 디코더된 출력단자(X)의 인접 입력신호(a0)를 제외한 동일한 입력신호(a1-a3)로 공급되는 디코더 회로.
  9. 청구범위 제1항에 있어서, 상기 로드수단(D1)이 정전류원으로 사용되는 디코더회로.
  10. 청구범위 제1항에 있어서, 상기 로드수단(D1)이 공핍 모드 n채널 MOS 트랜지스터에 의해 형성되는 디코더회로.
  11. 청구범위 제1항에 있어서, 상기 디코더회로가 상기 PROM의 로우 디코더(104)에 제공되는 디코더회로.
  12. PROM에 있어서, 다수의 워드라인(WL), 다수의 비트라인(BL), 각각의 상기 워드라인(WL)과 각각의 상기 비트라인(BL)사이에서 접속되는 다수의 메모리 셀을 갖는 셀 매트릭수부(106); 어드레스 신호(Ao-An)에 따라 상기 비트라인(BL)중 하나를 선택하기 위하여 상기 비트라인(BL)을 통하여 상기 셀 매트릭스부(106)에 접속된 칼럼 디코더(103); 어드레스 신호(A8-18)에 따라 상기 워드라인(WL)중 하나를 선택하기 위하여 상기 워드라인(WL)을 통하여 매트릭스부(106)에 접속된 로우 디코더(104) 선택된 메모리 셀의 내용을 감지하기 위하여 상기 비트라인(BL)을 통하여 상기 셀 매트릭스부(106)에 접속된 센스 증폭기(105); 상기 셀 매트릭스부(106)에 상기 써넣기 데이타를 공급하고 써넣기 데이타를 기억하기 위하여 상기 비트라인(BL)을 통하여 상기 셀 매트릭스부(106)에 접속된 데이타 입력 버퍼 및 프로그램 제어회로(102); 그것들을 제어하기 위하여 상기 데이타 입력 버퍼 및 프로그램 제어회로(102); 상기 컬럼 디코더(103), 상기 로우 디코더(104), 상기 센스 증폭기(105)에 접속된 출력 인에이블 칩 인에이블 회로(101); 고전위 전원선(4)을 통하여 써넣기 시간과 읽어내기 시간 사이에 고전압(Vpp)과 저전압(Vcc)을 선택적으로 공급하기 위한 고전위 전원 수단(107)로 이루어지고, 상기 로우 디코더가 저전위 전원선(5;GND); 상기 첫번째 고전위 전원선(4;Vpp, Vcc)과 디코더된 출력단자(X)사이에 접속되는 로드 수단(D1); 상기 디코더된 출력단자(X)와 상기 저전위 전원선(5)사이에서 직렬로 접속된 다수의 디코더 트랜지스터(Q1-Q4)입력신호(a0-a3)로 공급되는 상기 디코더 트랜지스터(Q1-Q4)의 게이트; 상기 디코더된 출력단자(X)의 인접 디코더 트랜지스터(Q1)을 제외한 상기 디코더 트랜지스터(Q2-Q4)중 적어도 하나가 OFF될때 상기 접속점(P1-P3)중 적어도 하나에 전류를 공급하기 위하여 상기 디코더 트랜지스터(Q1-Q4)의 다수의 접속점(P1-P3)중 적어도 하나에 접속되는 전류 공급수단(2)으로 이루어진 디코더 회로를 포함하는 것을 특징으로 하는 프로그램 가능한 ROM.
  13. 청구범위 제12항에 있어서, 상기 전류 공급수단(2)이 상기 다수의 접속점(P1-P3)중 하나의 접속점에 접속되는 프로그램 가능한 ROM.
  14. 청구범위 제13항에 있어서, 상기 전류 공급수단(2)이 상기 접속점(P1-P3)에서 상기 디코더된 출력단자(X)의 인접 접속점(P1)에 접속되는 프로그램 가능한 ROM.
  15. 청구범위 제12항에 있어서, 상기 디코더 트랜지스터(Q1-Q4)가 첫번째 전도형 MOS 트랜지스터에 의해 형성되고; 상기 전류 공급수단(2)이 상기 저전압(Vcc)를 공급하기 위하여 두번째 고전위 전원선에 접속된 상기 전류 공급 트랜지스터(Q8-Q10)의 소오스 상기 접속점(P1-P3)중 상기 적어도 하나에 접속된 상기 전류 공급 트랜지스터(Q8-Q10)의 드레인, 상기 디코더된 출력단자(X)의 인접 디코더 트랜지스터(Q1)에 의해 수신된 인접 입력신호(a0)를 제외한 입력신호(a1-a3)로 공급되는 상기 전류 공급 트랜지스터(Q8-Q12)의 게이트 상기 첫번째 전도형 MOS 트랜지스터에 대향하는 다수의 전류공급 트랜지스터(Q8-Q10)로 이루어진 프로그램가능한 ROM.
  16. 청구범위 제15항에 있어서, 상기 전류 공급 트랜지스터(Q8-Q10)의 모든 드레인이 상기 접속점(P1-P3)에서 상기 디코더된 출력단자(X)의 인접 접속점(P1)에 공동적으로 접속되는 프로그램 가능한 ROM.
  17. 청구범위 제16항에 있어서, 상기 전류 공급 트랜지스터(Q8-Q10)의 모든 드레인이 상기 접속점(P1-P3)에서 상기 디코더된 출력단자(X)의 인접 접속점(P1)에 공통적으로 접속되는 프로그램 가능한 ROM.
  18. 청구범위 제15항에 있어서, 상기 전류 공급 트랜지스터(Q8-Q10)의 각각의 드레인이 대응 접속점(P1-P3)에 각각 접속되고, 특정 디코더 트랜지스터가 OFF될때 상기 특정 디코더 트랜지스터에서 상기 디코더된 출력단자(X)의 접속점은 인접 입력신호(a0)를 제외한 입력신호(a1-a3)에 따라 상기 전류 공급 트랜지스터(Q8-Q10)에 의해 전류로 공급되는 프로그램 가능한 ROM.
  19. 청구범위 제18항에 있어서, 상기 대응 접속점(P1-P3)이 상기 디코더 트랜지스터(Q8-Q10)의 드레인으로 결정되고 그 게이트가 상기 전류 공급 트랜지스터(Q8-Q10)의 게이트에 공급되는 상기 디코더된 출력단자(X)의 인접 입력신호(a0)를 제외한 입력신호(a1-a3)로 공급되는 프로그램 가능한 ROM.
  20. 청구범위 제12항에 있어서, 상기 로드 수단(D1)이 공핍모드 n채널 MOS 트랜지스터로 형성되는 프로그램 가능한 ROM.
  21. 청구범위 제12항에 있어서, 상기 메모리 셀 각각이 게이트 애벌란치 주입 MOS 트랜지스터를 프로우팅시키므로써 형성되는 프로그램 가능한 ROM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014949A 1989-09-20 1990-09-20 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로 KR950000029B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24390989A JPH0793026B2 (ja) 1989-09-20 1989-09-20 デコーダ回路
JP1-243909 1989-09-20

Publications (2)

Publication Number Publication Date
KR910006997A true KR910006997A (ko) 1991-04-30
KR950000029B1 KR950000029B1 (ko) 1995-01-07

Family

ID=17110811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014949A KR950000029B1 (ko) 1989-09-20 1990-09-20 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로

Country Status (5)

Country Link
US (1) US5038327A (ko)
EP (1) EP0420477B1 (ko)
JP (1) JPH0793026B2 (ko)
KR (1) KR950000029B1 (ko)
DE (1) DE69024299T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751643A (en) * 1990-04-06 1998-05-12 Mosaid Technologies Incorporated Dynamic memory word line driver
GB9007791D0 (en) 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
GB9007790D0 (en) 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
US5214602A (en) * 1990-04-06 1993-05-25 Mosaid Inc. Dynamic memory word line driver scheme
US5506803A (en) * 1992-04-01 1996-04-09 Intel Corporation Apparatus and method for minimizing verify time in a semiconductor memory by constantly charging n-well capacitance
JPH0684354A (ja) * 1992-05-26 1994-03-25 Nec Corp 行デコーダ回路
US5497475A (en) * 1993-02-05 1996-03-05 National Semiconductor Corporation Configurable integrated circuit having true and shadow EPROM registers
JPH06338193A (ja) * 1993-05-28 1994-12-06 Hitachi Ltd 不揮発性半導体記憶装置
DE69933813T2 (de) * 1998-04-30 2007-04-12 Texas Instruments Inc., Dallas Hybridvorladungstechniken für Daten und Takt in dominologischen Schaltungen , welche die Ladungsverteilung während der Bewertung verkleinern
US6964077B2 (en) * 2003-04-14 2005-11-15 Red Cedar Plastics, Llc Pipe cleaning and deburring tool
JP4426361B2 (ja) * 2004-03-31 2010-03-03 パナソニック株式会社 不揮発性半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061996A (ja) * 1983-09-14 1985-04-09 Toshiba Corp 不揮発性メモリのアドレスデコ−ダ回路
JPS6145496A (ja) * 1984-08-08 1986-03-05 Fujitsu Ltd デコ−ダ回路
US4700086A (en) * 1985-04-23 1987-10-13 International Business Machines Corporation Consistent precharge circuit for cascode voltage switch logic
FR2596595B1 (fr) * 1986-03-28 1988-05-13 Radiotechnique Compelec Porte logique mos du type domino
US4819212A (en) * 1986-05-31 1989-04-04 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with readout test circuitry
JPS63228494A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd ダイナミツク型デコ−ダ回路
JPH0821849B2 (ja) * 1988-10-25 1996-03-04 富士通株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US5038327A (en) 1991-08-06
EP0420477A2 (en) 1991-04-03
EP0420477A3 (en) 1991-07-10
KR950000029B1 (ko) 1995-01-07
EP0420477B1 (en) 1995-12-20
JPH03105797A (ja) 1991-05-02
DE69024299D1 (de) 1996-02-01
DE69024299T2 (de) 1996-05-15
JPH0793026B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR940018874A (ko) 불휘발성 반도체 기억장치
KR970023375A (ko) 데이터 유지회로
KR900005439A (ko) Eeprom 메모리 셀용 구동 회로
JP3779480B2 (ja) 半導体記憶装置
KR900015164A (ko) Nand메모리셀구조를 갖춘 eeprom
KR970029874A (ko) 불휘발성 반도체 메모리의 데이타 리드회로
KR950020749A (ko) 반도체 불휘발성 기억장치
EP1581952B1 (en) Source-biased memory cell array
KR920015379A (ko) Eeprom 및 eeprom 독출 방법
KR960005620A (ko) 비휘발성 메모리
US5001668A (en) Nonvolatile memory circuit device with low power consumption and wide operating voltage range
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR890013657A (ko) 반도체메모리 장치
KR870002593A (ko) 불휘발성 반도체 기억장치
US5677889A (en) Static type semiconductor device operable at a low voltage with small power consumption
US5265061A (en) Apparatus for preventing glitch for semiconductor non-volatile memory device
KR870002589A (ko) 센스증폭기와 프로그래밍회로 각각에 독립으로 칼럼 트랜스퍼 게이트 트랜지스터 그롤을 갖게한 반도체 기억장치
CA1160742A (en) Static ram memory cell
KR910009408B1 (ko) 반도체기억장치
EP0317939B1 (en) Input circuit incorporated in a semiconductor device
KR970016535A (ko) 어드레스 디코더
KR870009388A (ko) 스태틱 반도체 기억장치
KR920010615A (ko) 전류 미러형 감지증폭기를 가진 메모리 디바이스
JPH06195977A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981228

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee