KR900005439A - Eeprom 메모리 셀용 구동 회로 - Google Patents

Eeprom 메모리 셀용 구동 회로 Download PDF

Info

Publication number
KR900005439A
KR900005439A KR1019890012643A KR890012643A KR900005439A KR 900005439 A KR900005439 A KR 900005439A KR 1019890012643 A KR1019890012643 A KR 1019890012643A KR 890012643 A KR890012643 A KR 890012643A KR 900005439 A KR900005439 A KR 900005439A
Authority
KR
South Korea
Prior art keywords
voltage source
source
transistor
channel
circuit
Prior art date
Application number
KR1019890012643A
Other languages
English (en)
Other versions
KR0139807B1 (ko
Inventor
드아리고 세바스티아노
이몬디 기우리아노
웨이 린 성
길 맨저
Original Assignee
엔.라이스.머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스.머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스.머레트
Publication of KR900005439A publication Critical patent/KR900005439A/ko
Application granted granted Critical
Publication of KR0139807B1 publication Critical patent/KR0139807B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음

Description

EEPROM 메모리 셀용 구동 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 개량된 회로의 한 실시예의 회로도.
제2도는 본 발명의 회로의 제2실시예의 회로도.

Claims (12)

  1. 상기 워드라인(WL)에 정 및 기준 전압(VSV,VPP,VSS)를 스위칭하기 위한 회로 수단(10), 소오스-드레인 경로가 상기 워드라인(WL)과 상기 회로 수단(10)내의 반대 채널 형의 각각의 트랜지스터의 소오스-드레인 경로사이에 접속된 한 채널 형의 최소한 하나의 제1분리 트랜지스터(T1), 및 소오스-드레인 경로가 부의 소거 전압원(Ver/HI)와 상기 워드라인(WL)사이에 접속된 상기 한 채널형의 제2분리 트랜지스터(T2)로 구성된 것을 특징으로 하는 부동-게이트-형 EEPROM셀 어레이내의 워드라인(WL)에 판독, 프로그래밍 및 소거전압(VSV,VPP,Ver)을 인가하기 위한 구동기 회로.
  2. 제1항에 있어서, 상기 제1분리 트랜지스터(T1)의 게이트가 공급/감지/신호 전압원(Vdd,VSV,VCP,SW4)에 접속된 것을 특징으로 하는 회로.
  3. 제1항에 있어서, 상기 제1분리 트랜지스터(T1)의 게이트가 공급/신호 전압원 (Vdd/VCP,SW4)에 접속된 것을 특징으로 하는 회로.
  4. 제1항에 있어서, 상기 제1분리 트랜지스터(T1)의 탱크가 프로그래밍/감지 전압원(VPP,VSV,SW1)에 접속된 것을 특징으로 하는 회로.
  5. 제1항에 있어서, 상기 제2분리 트랜지스터(T2)의 게이트가 상기 소거 전압원 (Ver/HI)에 접속된 것을 특징으로 하는 회로.
  6. 제1항에 있어서, 상기 제2분리 트랜지스터(T2)의 탱크가 프로그래밍/감지 전압원(VPP,VSV,SW1)에 접속된 것을 특징으로 하는 회로.
  7. 제1항에 있어서, 상기 제1및 제2 트랜지스터(T1,T2)가 P-채널 트랜지스터인 것을 특징으로 하는 회로.
  8. 제1항에 있어서, 상기 소거 전압원(Ver/HI)가 부의 소거 전압 펄스들 사이의 간격들중에 고 임피던스를 갖는 것을 특징으로 하는 회로.
  9. 제1항에 있어서, 상기 회로 수단(10)이 프로그래밍/감지 전압원(VPP,VSV,T1)과 기준 전압원(VSS)사이에 직렬로 접속된 소오스-드레인 경로들을 갖고, 게이트들이 공급/기준 전압원(Vdd,VSS,SW2)에 접속된 P-채널 트랜지스터(T4)및 N-채널 트랜지스터(T5)로 구성되고, 상기 직렬 소오스-드레인 경로들 사이에서 상기회로수단(10)의 출력(A)에 접속된 반전기(T4,T5)를 포함하는 것을 특징으로 하는 회로.
  10. 제1항에 있어서, 상기 회로 수단(10)이 프로그래밍/감지 전압원(VPP,VSV,T1)과 방해-보호/기준전압원(VdP,VSS,SW3)사이에 직렬로 접속된 소오스-드레인 경로들을 갖고, 게이트들이 공급/기준 전압원(Vdd,VSS,SW2)에 접속된 P-채널 트랜지스터(T4) 및 N-채널 트랜지스터(T5)로 구성되고, 상기 직렬 소오스-드레인 경로들사이에서 상기 회로 수단(10)의 출력(A)에 접속된 반전기(T4,T5)를 포함하는 것을 특징으로 하는 회로.
  11. 제1항에 있어서, 상기 회로 수단(10)이 프로그래밍/감지 전압원(VPP,VSV,T1)과 기준 전위(VSS)사이에 직렬로 접속된 소오스-드레인 경로들을 갖고, 게이트들이 N-채널 제3분리 트랜지스터(T3)의 소오스-드레인 단자에 접속된 P-채널 트랜지스터 (T4) 및 N-채널 트랜지스터(T5)로 구성되고, 상기 직렬 소오스-드레인 경로들사이에서 상기 회로 수단(10)의 출력(A)에 접속된 반전기(T4,T5)를 포함하고, 상기 제3분리 트랜지스터의 다른 소오스-드레인 단자가 공급/기준 전압원(Vdd,VSS,SW2)에 접속되고, 상기 제3분리 트랜지스터(T3)의 게이트가 상기 공급 전압원(Vdd)에 접속된 것을 특징으로 하는 회로.
  12. 제1항에 있어서, 상기 회로 수단(10)이 프로그래밍/감지 전압원(VPP,VSV,SW1)과 공급/기준 전압원(Vdd,VSS,SW2)사이에 직렬로 접속된 소오스-드레인 경로를 갖고, 게이트들이 공급기준 전압원(Vdd,VSS,SW2)에 접속된 P-채널 트랜지스터(T4) 및-N-채널 트랜지스터(T5)로 구성되고, 상기 직렬 소오스-드레인 경로들 사이에서 상기 회로 수단(10)의 출력(A)에 접속되고, 소오스-드레인 경로가 상기 프로그래밍/감지 전압원(VPP,VSV,SW1)과 상기 공급/기준 전압원(Vdd,VSS,SW2)사이에 접속되고 게이트가 상기 회로 수단(10)의 상기 출력(A)에 접속된 P-채널 궤환 트랜지스터(T6)를 갖고 있는 반전기(T4,T5)를 포함하는 것을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890012643A 1988-09-02 1989-09-01 Eeprom 메모리 셀용 구동 회로 KR0139807B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US239,877 1988-09-02
US07/239,877 US4823318A (en) 1988-09-02 1988-09-02 Driving circuitry for EEPROM memory cell

Publications (2)

Publication Number Publication Date
KR900005439A true KR900005439A (ko) 1990-04-14
KR0139807B1 KR0139807B1 (ko) 1998-07-15

Family

ID=22904111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012643A KR0139807B1 (ko) 1988-09-02 1989-09-01 Eeprom 메모리 셀용 구동 회로

Country Status (4)

Country Link
US (1) US4823318A (ko)
EP (1) EP0356650A3 (ko)
JP (1) JP2725854B2 (ko)
KR (1) KR0139807B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102345713B1 (ko) 2020-10-27 2021-12-31 화인칩스 주식회사 Eeprom 메모리 셀 구동장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920512A (en) * 1987-06-30 1990-04-24 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory capable of readily erasing data
JPH0793019B2 (ja) * 1988-09-02 1995-10-09 株式会社東芝 半導体集積回路
US5265052A (en) * 1989-07-20 1993-11-23 Texas Instruments Incorporated Wordline driver circuit for EEPROM memory cell
US5177705A (en) * 1989-09-05 1993-01-05 Texas Instruments Incorporated Programming of an electrically-erasable, electrically-programmable, read-only memory array
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
US5287536A (en) * 1990-04-23 1994-02-15 Texas Instruments Incorporated Nonvolatile memory array wordline driver circuit with voltage translator circuit
EP0453812B1 (en) * 1990-04-23 1997-05-28 Texas Instruments Incorporated Worldline driver circuit for nonvolatile memory cell array
IT1239781B (it) * 1990-05-08 1993-11-15 Texas Instruments Italia Spa Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos
JP2636476B2 (ja) * 1990-07-17 1997-07-30 日本電気株式会社 不揮発性半導体記憶装置
JPH04123471A (ja) 1990-09-14 1992-04-23 Oki Electric Ind Co Ltd 半導体記憶装置のデータ書込みおよび消去方法
JP2835215B2 (ja) * 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
DE69232807T2 (de) * 1991-12-09 2003-02-20 Fujitsu Ltd., Kawasaki Flash-Speicher mit besserer Löschbarkeit und dessen Schaltung
DE69227020T2 (de) * 1992-03-11 1999-02-18 Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano Dekodierschaltung fähig zur Ubertragung von positiven und negativen Spannungen
DE4219464A1 (de) * 1992-06-13 1993-12-16 Philips Patentverwaltung Verfahren und Schaltungsanordnung zum Erzeugen einer Programmierspannung
US5311480A (en) * 1992-12-16 1994-05-10 Texas Instruments Incorporated Method and apparatus for EEPROM negative voltage wordline decoding
US5506816A (en) * 1994-09-06 1996-04-09 Nvx Corporation Memory cell array having compact word line arrangement
US5513147A (en) * 1994-12-19 1996-04-30 Alliance Semiconductor Corporation Row driving circuit for memory devices
US5668758A (en) * 1995-01-26 1997-09-16 Macronix Int'l Co., Ltd. Decoded wordline driver with positive and negative voltage modes
DE19612456C2 (de) * 1996-03-28 2000-09-28 Siemens Ag Halbleiterspeichervorrichtung
IT1285894B1 (it) * 1996-09-13 1998-06-24 Texas Instruments Italia Spa Circuito di pilotaggio di riga per memorie flash eeprom a bassa tensione.
US6259631B1 (en) 1996-09-13 2001-07-10 Texas Instruments Incorporated Row drive circuit equipped with feedback transistors for low voltage flash EEPROM memories
US6021083A (en) * 1997-12-05 2000-02-01 Macronix International Co., Ltd. Block decoded wordline driver with positive and negative voltage modes
DE19808525A1 (de) * 1998-02-27 1999-09-02 Siemens Ag Integrierte Schaltung
US6049498A (en) * 1998-06-19 2000-04-11 Lucent Technologies, Inc. Double transistor switch for supplying multiple voltages to flash memory wordlines
US6563742B1 (en) * 2001-03-02 2003-05-13 Aplus Flash Technology, Inc. Method to turn a flash memory into a versatile, low-cost multiple time programmable EPROM
US7443836B2 (en) * 2003-06-16 2008-10-28 Intel Corporation Processing a data packet
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US10128248B1 (en) * 2017-07-14 2018-11-13 Intel Corporation Aging tolerant apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840280B2 (ja) * 1980-10-22 1983-09-05 株式会社東芝 半導体メモリ
DE3166548D1 (en) * 1981-04-01 1984-11-15 Itt Ind Gmbh Deutsche Cmos integrated selection circuit for four potentials and simplifications of it for three potentials
JPH0638318B2 (ja) * 1985-02-15 1994-05-18 株式会社リコー Ｅｐｒｏｍの書込み方法
US4694430A (en) * 1985-03-21 1987-09-15 Sprague Electric Company Logic controlled switch to alternate voltage sources
DE3684351D1 (de) * 1985-04-18 1992-04-23 Nec Corp Programmierbarer festwertspeicher mit reduzierter programmierspeisespannung.
US4742492A (en) * 1985-09-27 1988-05-03 Texas Instruments Incorporated EEPROM memory cell having improved breakdown characteristics and driving circuitry therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102345713B1 (ko) 2020-10-27 2021-12-31 화인칩스 주식회사 Eeprom 메모리 셀 구동장치

Also Published As

Publication number Publication date
EP0356650A2 (en) 1990-03-07
US4823318A (en) 1989-04-18
JP2725854B2 (ja) 1998-03-11
EP0356650A3 (en) 1992-02-26
KR0139807B1 (ko) 1998-07-15
JPH02210695A (ja) 1990-08-22

Similar Documents

Publication Publication Date Title
KR900005439A (ko) Eeprom 메모리 셀용 구동 회로
US4612630A (en) EEPROM margin testing design
EP0570597B1 (en) Flash memory improved in erasing characteristic, and circuit therefor
KR930008640B1 (ko) 비휘발성 메모리용 감지 증폭기
KR940018874A (ko) 불휘발성 반도체 기억장치
US4189782A (en) Memory organization
KR960009412A (ko) 레벨 변환 회로
KR970023375A (ko) 데이터 유지회로
KR940010111A (ko) 반도체 메모리 장치 및 이 장치를 위한 데이타 소거 방법
KR930003154A (ko) 불휘발성 반도체기억장치
JPS613390A (ja) 記憶装置
EP0199501A2 (en) CMOS Current sense amplifiers
KR20010030349A (ko) 비트 라인 전압에 독립적으로 오프셋 전압을 발생시킬 수있는 반도체 메모리 장치
US4878203A (en) Semiconductor non-volatile memory with cut-off circuit when leakage occurs
KR950020749A (ko) 반도체 불휘발성 기억장치
KR930017024A (ko) 판독 및 판독/기록 포트를 갖는 듀얼 포트 메모리
US4635229A (en) Semiconductor memory device including non-volatile transistor for storing data in a bistable circuit
KR890015265A (ko) 불휘발성 메모리 회로장치
KR870002593A (ko) 불휘발성 반도체 기억장치
JP2003223788A5 (ko)
KR890013657A (ko) 반도체메모리 장치
KR900000915A (ko) 불휘발성 반도체 메모리
KR880014562A (ko) 연상 메모리
KR950020704A (ko) 반도체 메모리 장치
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110225

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee