KR920010615A - 전류 미러형 감지증폭기를 가진 메모리 디바이스 - Google Patents

전류 미러형 감지증폭기를 가진 메모리 디바이스 Download PDF

Info

Publication number
KR920010615A
KR920010615A KR1019910021369A KR910021369A KR920010615A KR 920010615 A KR920010615 A KR 920010615A KR 1019910021369 A KR1019910021369 A KR 1019910021369A KR 910021369 A KR910021369 A KR 910021369A KR 920010615 A KR920010615 A KR 920010615A
Authority
KR
South Korea
Prior art keywords
memory cell
information memory
line
selection
units
Prior art date
Application number
KR1019910021369A
Other languages
English (en)
Other versions
KR970010644B1 (ko
Inventor
아끼라 반
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR920010615A publication Critical patent/KR920010615A/ko
Application granted granted Critical
Publication of KR970010644B1 publication Critical patent/KR970010644B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

전류 미러형 감지증폭기를 가진 메모리 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 전류미러형 감지 증폭기를 가진 종래 메모리 디바이스를 도시한 회로도.
제2A도 및 제2B도는 반도체집적 회로 칩상에 배열된 정보 메모리셀 유니트를 도시한 개략 회로도,
제3도는 본발명에 따른 바람직한 실시예의 전류미러형 감지 증폭기를 가진 메모리 디바이스를 도시한 회로도.

Claims (4)

  1. 소정수의 행과 소정수의 열을 가진 매트릭스 패턴으로 배열된 다수의 정보메모리셀 유니트로, 각각의 상기 정보 메모리셀 유니트는 선택셀 및 정보 메모리셀을 포함하며, 정보는 상기 정보 메모리셀의 최소하나의 메모리셀에 저장되는 상기 다수의 정보 메모리셀 유니트와, 상기 선택셀의 온 및 오프를 제어하는 선택기와 상기 정보메모리셀을 억세스하기 위한 어드레스 디코더를 포함하는 다수의 어드레스 디코더 유니트로서, 상기 선택기는 선택라인에 의해 각 열에서 상기 선택셀에 연결되며, 상기 어드레스 디코더는 각 열의 출력에서 워드 라인에 의해 상기 정보 메모리셀에 연결되는 상기 다수의 어드레스 디코더 유니트와, 디지트 라인에 의해 정보 메모리셀 유니트의 행에 연결된 다수의 감지 증폭기와, 선택셀과 기준메모리셀을 포함하며 상기 정보메모리셀 유니트의 열에 연결되어 상기 선택셀이 상기 선택라인에 의해 상기 각 열에서 상기 선택기에 연결되는 다수의 기준메모리셀 유니트로, 상기 기준메모리셀은 상기 워드라인에 의해 상기 각 열에서 상기 어드레스 디코더의 상기 출력에 연결됨으로써, 상기 기준메모리셀 유니트 중 하나는 상기 선택셀이 상기 어드레스 디코더 유니트의 상기 선택기에 의해 상기 기준 메모리셀 유니트 중 상기 하나에서 선택될 때 기준 전압을 상기 감지 증폭기에 연결된 기준전압 라인에 인가하는 상기 다수의 기준 메모리셀 유니트를 포함하는 전류 미러형 감지 증폭기를 가진 메모리 디바이스.
  2. 제1항에 있어서, 상기 선택셀 및 상기 정보 메모리셀이 각각의 상기 정보 메모리셀 유니트내 NMOS트랜지스터이며, 상기 NMOS 트랜지스터는 상기 정보 메모리셀중 최소하나의 정보 메모리셀에 대해 공핍형이며, 상기 선택셀 및 상기 기준 메모리셀이 상기 각각의 상기 기준 메모리셀유니트 NMOS트랜지스터이며, 상기 NMOS 트랜지스터는 상기 기준 메모리셀에 대해 공핍형인 전류 미러형 감지 증폭기를 가진 메모리 디바이스.
  3. 제1항에 있어서, 각각의 상기 정보 메모리셀 유니트는 선택 NMOS 트랜지스터와 세 개의 정보 메모리셀NMOS 트랜지스터를 포함하며, 세정보 메모리셀 중하나는 상기 디지트라인과 소스-드레인 경로에 의한 접지간 직렬로, 그리고 게이트에서 상기 선택라인과 상기 워드 라인에 직렬 연결된 공급형 트랜지스터이며 각각의 상기 기준 메모리셀 유니트는 선택 NMOS 트랜지스터와 기준전압라인과 소스-드레인 경로에 의한 접지간 직렬로, 그리고 게이트에서 상기 선택 라인과 상기 워드라인에 직렬 연결에 공핍형의 3개의 기준 메모리셀 NMOS트랜지스터를 포함하는 전류 미러형 감지 증폭기를 가진 메모리 디바이스.
  4. 제1항에 있어서, 상기 기준 메모리셀 유니트는 상기 기준 전압에 의해 상기 감지 증폭기에 연결되며, 상기 기전 전압 라인은 소스에서 고전압 전압 전원공급기와 연결된 제1의 PMOS 트랜지스터의 게이트와 드레인에 연결되며, 각각의 상기 감지 증폭기는 게이트에서 상기 기준 전압 라인과, 드레인에서 상기 디지트 라인과, 그리고 소스에서 성기 고전압 전원 공급기와 연결된 제2의 PMOOS트랜지스터와, 한 입력에서 상기 상기 제2의 PMOS 트랜지스터의 상기 드레인과, 그리고 한출력에서 한출력 신호 라인과 연결된 인버터를 포함하는 전류 미러형 감지 증폭기를 가진 메모리 디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910021369A 1990-11-27 1991-11-27 전류미러형 감지 증폭기를 가진 메모리 디바이스 KR970010644B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-327737 1990-11-27
JP2327737A JPH04195900A (ja) 1990-11-27 1990-11-27 カレントミラー型センスアンプ

Publications (2)

Publication Number Publication Date
KR920010615A true KR920010615A (ko) 1992-06-26
KR970010644B1 KR970010644B1 (ko) 1997-06-28

Family

ID=18202422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021369A KR970010644B1 (ko) 1990-11-27 1991-11-27 전류미러형 감지 증폭기를 가진 메모리 디바이스

Country Status (5)

Country Link
US (1) US5297084A (ko)
EP (1) EP0488672B1 (ko)
JP (1) JPH04195900A (ko)
KR (1) KR970010644B1 (ko)
DE (1) DE69125576T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950013342B1 (ko) * 1992-10-06 1995-11-02 삼성전자주식회사 반도체 메모리장치의 결함구제회로
JP3204799B2 (ja) * 1993-04-28 2001-09-04 株式会社東芝 半導体メモリ装置
JP2591907B2 (ja) * 1994-05-24 1997-03-19 日本電気アイシーマイコンシステム株式会社 読み出し専用半導体記憶装置のデコード回路
US5621680A (en) * 1996-04-01 1997-04-15 Motorola, Inc. Data storage element and method for reading data therefrom
FR2751778B1 (fr) * 1996-07-23 1998-11-06 Sgs Thomson Microelectronics Memoire accessible en lecture seulement
JP2978813B2 (ja) * 1997-02-27 1999-11-15 日本電気アイシーマイコンシステム株式会社 半導体記憶回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022436B2 (ja) * 1978-01-27 1985-06-01 株式会社日立製作所 ダイナミツク型ｒｏｍ
US4305139A (en) * 1979-12-26 1981-12-08 International Business Machines Corporation State detection for storage cells
US4648074A (en) * 1984-06-29 1987-03-03 Rca Corporation Reference circuit with semiconductor memory array
JPS6271098A (ja) * 1985-09-25 1987-04-01 Hitachi Ltd 半導体記憶装置
US4713797A (en) * 1985-11-25 1987-12-15 Motorola Inc. Current mirror sense amplifier for a non-volatile memory
JPH0793033B2 (ja) * 1989-08-24 1995-10-09 日本電気株式会社 センスアンプ
US5132933A (en) * 1990-12-21 1992-07-21 Schreck John F Bias circuitry for nonvolatile memory array

Also Published As

Publication number Publication date
KR970010644B1 (ko) 1997-06-28
DE69125576D1 (de) 1997-05-15
US5297084A (en) 1994-03-22
EP0488672A3 (en) 1992-07-15
EP0488672A2 (en) 1992-06-03
JPH04195900A (ja) 1992-07-15
DE69125576T2 (de) 1997-08-07
EP0488672B1 (en) 1997-04-09

Similar Documents

Publication Publication Date Title
KR920013456A (ko) 반도체 기억장치
US7589573B2 (en) Startup circuit and method
KR970017666A (ko) 불휘발성 반도체 메모리의 프로그램 방법
KR910005314A (ko) 반도체 기억장치
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR930024162A (ko) 반도체 기억 장치
KR860000659A (ko) M0s 스태틱형 ram
KR910006996A (ko) 비휘발성 메모리 어레이
KR930005017A (ko) 반도체 dram 장치
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR920015379A (ko) Eeprom 및 eeprom 독출 방법
KR890013657A (ko) 반도체메모리 장치
KR890015265A (ko) 불휘발성 메모리 회로장치
KR920008769A (ko) 비소멸성 반도체 기억 장치용 센스 증폭기
KR880008340A (ko) Cmos 게이트 어레이의 고밀도 rom
KR870002593A (ko) 불휘발성 반도체 기억장치
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR900000915A (ko) 불휘발성 반도체 메모리
KR920010615A (ko) 전류 미러형 감지증폭기를 가진 메모리 디바이스
KR850005171A (ko) 저소비 전력 구성의 반도체 집적회로 장치
KR970013334A (ko) 반도체기억장치 및 센스회로방식
KR920018762A (ko) 반도체 기억장치
KR970069467A (ko) 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템
KR870009398A (ko) 반도체 기억장치
KR970016535A (ko) 어드레스 디코더

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041124

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee