JPH03105797A - デコーダ回路 - Google Patents
デコーダ回路Info
- Publication number
- JPH03105797A JPH03105797A JP1243909A JP24390989A JPH03105797A JP H03105797 A JPH03105797 A JP H03105797A JP 1243909 A JP1243909 A JP 1243909A JP 24390989 A JP24390989 A JP 24390989A JP H03105797 A JPH03105797 A JP H03105797A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- decoding
- transistor
- current
- decode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007257 malfunction Effects 0.000 abstract description 11
- 230000003071 parasitic effect Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
メモリのデコーダ回路に関し、
寄生容量によるデコーダ回路の誤動作を、アクセスタイ
ムの増加や消費電力が増加を招くことなく、防止するデ
コーダ回路の提供を目的とし、高電位側の電源線(4)
とデコード出力端(3)高電位側の間に接続された負荷
素子(D1)と、該デコード出力端(3)高電位側、該
デコード出力端(X)との間に直列に接続された複数の
デコード用トランジスタ(Q,〜Q.)と、前記複数の
デコード用トランジスタ(Q. −Qゎ)の相互接続点
のうち前記デコード出力端(X)に最も近い位置の相互
接続点に接続された電流供給手段(2)とを具備し、 前記複数のデコード用トランジスタ(Q1〜Qn)はそ
れぞれ対応する入力信号によって制御され、 前記複数のデコード用トランジスタ(Q. −Q7)の
うち、前記デコード出力端(X)に最も近いデコード用
トランジスタ以外の少なくともlつのデコード用トラン
ジスタが非導通のときに、前記電流供給手段(2)が電
流供給を行うように構威されている。
ムの増加や消費電力が増加を招くことなく、防止するデ
コーダ回路の提供を目的とし、高電位側の電源線(4)
とデコード出力端(3)高電位側の間に接続された負荷
素子(D1)と、該デコード出力端(3)高電位側、該
デコード出力端(X)との間に直列に接続された複数の
デコード用トランジスタ(Q,〜Q.)と、前記複数の
デコード用トランジスタ(Q. −Qゎ)の相互接続点
のうち前記デコード出力端(X)に最も近い位置の相互
接続点に接続された電流供給手段(2)とを具備し、 前記複数のデコード用トランジスタ(Q1〜Qn)はそ
れぞれ対応する入力信号によって制御され、 前記複数のデコード用トランジスタ(Q. −Q7)の
うち、前記デコード出力端(X)に最も近いデコード用
トランジスタ以外の少なくともlつのデコード用トラン
ジスタが非導通のときに、前記電流供給手段(2)が電
流供給を行うように構威されている。
本発明は、メモリのデコーダ回路に関する。
書き込み時に高電圧を必要とするメモリには、例えばE
FROM (電気的にプログラム可能なメモリ)がある
。EFROMは、例えばFAMOSのトランジスタで形
威された記憶素子のマトリクスと、記憶素子を選択する
ためのビット線、ワード線と、これを駆動するデコーダ
回路からなる。
FROM (電気的にプログラム可能なメモリ)がある
。EFROMは、例えばFAMOSのトランジスタで形
威された記憶素子のマトリクスと、記憶素子を選択する
ためのビット線、ワード線と、これを駆動するデコーダ
回路からなる。
通常、このようなEFROMのデコーダ回路では、読み
出し時には電源電圧が低電圧(5v)となり、アドレス
(O又は5V)に対する記憶素子を選択してデータの出
力を行う。一方、書き込み時には、電源電圧を高電圧(
12.5V)として、書き込みを行う。
出し時には電源電圧が低電圧(5v)となり、アドレス
(O又は5V)に対する記憶素子を選択してデータの出
力を行う。一方、書き込み時には、電源電圧を高電圧(
12.5V)として、書き込みを行う。
従来のEPROM用のデコーダ回路(例えば特開昭61
−45496号公報参照)を第3図に示す。
−45496号公報参照)を第3図に示す。
?中、1はCMOSインバータ、3はワード線出力、5
はグランド、6はナンドゲート回路、4は高電圧V■及
び低電圧VCCの切り替え可能な電源線、VCCは低電
圧電源線、Dtはデブレッション型のnチャネルMOS
}ランジスタ、Q21〜Q24, QZ?はエンハン
スメント型のnチャネルMOSトランジスタ、Q0はエ
ンハンスメント型のpチャネルMOSトランジスタ、a
0〜a3はアドレス信号、X , A I”” A s
は接続点、C,−C3は寄生容量である。
はグランド、6はナンドゲート回路、4は高電圧V■及
び低電圧VCCの切り替え可能な電源線、VCCは低電
圧電源線、Dtはデブレッション型のnチャネルMOS
}ランジスタ、Q21〜Q24, QZ?はエンハン
スメント型のnチャネルMOSトランジスタ、Q0はエ
ンハンスメント型のpチャネルMOSトランジスタ、a
0〜a3はアドレス信号、X , A I”” A s
は接続点、C,−C3は寄生容量である。
このデコーダ回路では、ナンドゲート回路6の負荷トラ
ンジスタDtはデブリション型トランジスタであり、定
電流源として働く。ナンドゲート回路及びCMOSイン
バータの電源電圧は、書き込み時には高電圧VPP (
1 2. 5 V)とし、読み込み時には低電圧Vc
c(5V)に切り換える構或になっている。CMOSイ
ンバータ1の出力は、例えばワード線に接続される。
ンジスタDtはデブリション型トランジスタであり、定
電流源として働く。ナンドゲート回路及びCMOSイン
バータの電源電圧は、書き込み時には高電圧VPP (
1 2. 5 V)とし、読み込み時には低電圧Vc
c(5V)に切り換える構或になっている。CMOSイ
ンバータ1の出力は、例えばワード線に接続される。
ところが、最近の半導体記憶装置では、記憶容量の増大
に伴うアドレス入力ビット数の増加により、ナンドゲー
ト回路を構或するトランジスタ数も増加している. そのため、従来のデコーダ回路では、第3図中の破線で
示されるような、寄生容量C,〜C,がデコーダ回路を
誤動作させることが分かった.それを、第4図を参照に
して説明する。第4図は従来のデコーダ回路の誤動作を
説明するための波形図である.図中、a.,a.はアド
レス信号の電位レベル、XはCMOSインバータの人力
電位レベルを示している.なお、電源電圧はVCC(5
■)とする. アドレスa.に”L″ (O■)、a,〜a3に”H″
(5v)が入力しているとき、Qz+はオフ、Q.〜
Qtaはオンであり、X点は″H”、インバータの出力
は”L”となる.このとき、ナンドゲート回路のトラン
ジスタQ!zはオフ状態、トランジスタQ0〜Qxsは
オン状態であるので、寄生容量C I− C sの電荷
はグランドに放電される.?の後、アドレスが、a0〜
a3が“H”、a4が“L”に変化すると、トランジス
タQ..−Q2,がオン、Q24がオフと変化する.そ
の瞬間、負荷トランジスタD2から寄生容量C,〜C,
へ電流が流れ、寄生容量C,〜C,が充電される。この
とき、D2からの電流供給能力は小さいため、X点の電
位、即ち、インバータの入力電圧を瞬間低下させる。こ
の電圧低下は、ナンドゲート回路を構威するトランジス
タ数が多くなる程顕著になる。
に伴うアドレス入力ビット数の増加により、ナンドゲー
ト回路を構或するトランジスタ数も増加している. そのため、従来のデコーダ回路では、第3図中の破線で
示されるような、寄生容量C,〜C,がデコーダ回路を
誤動作させることが分かった.それを、第4図を参照に
して説明する。第4図は従来のデコーダ回路の誤動作を
説明するための波形図である.図中、a.,a.はアド
レス信号の電位レベル、XはCMOSインバータの人力
電位レベルを示している.なお、電源電圧はVCC(5
■)とする. アドレスa.に”L″ (O■)、a,〜a3に”H″
(5v)が入力しているとき、Qz+はオフ、Q.〜
Qtaはオンであり、X点は″H”、インバータの出力
は”L”となる.このとき、ナンドゲート回路のトラン
ジスタQ!zはオフ状態、トランジスタQ0〜Qxsは
オン状態であるので、寄生容量C I− C sの電荷
はグランドに放電される.?の後、アドレスが、a0〜
a3が“H”、a4が“L”に変化すると、トランジス
タQ..−Q2,がオン、Q24がオフと変化する.そ
の瞬間、負荷トランジスタD2から寄生容量C,〜C,
へ電流が流れ、寄生容量C,〜C,が充電される。この
とき、D2からの電流供給能力は小さいため、X点の電
位、即ち、インバータの入力電圧を瞬間低下させる。こ
の電圧低下は、ナンドゲート回路を構威するトランジス
タ数が多くなる程顕著になる。
この瞬時の電圧低下が、インバータの■出力を“L″か
ら0H”へ反転して、一時的に選択レベルを出力してし
まう.そのため、本来選択すべきでないワード線が誤選
択されてしまい、EPROM−t−誤動作させる。これ
を防ぐには、寄生容量が完全に充電された時間を見計ら
ってセンス動作をさせれば良いが、それではアドレス入
力からデータ出力までの読み出しタイミングが長くなり
、ときには約20nsもアクセスタイムが遅くなる。
ら0H”へ反転して、一時的に選択レベルを出力してし
まう.そのため、本来選択すべきでないワード線が誤選
択されてしまい、EPROM−t−誤動作させる。これ
を防ぐには、寄生容量が完全に充電された時間を見計ら
ってセンス動作をさせれば良いが、それではアドレス入
力からデータ出力までの読み出しタイミングが長くなり
、ときには約20nsもアクセスタイムが遅くなる。
また、負荷の抵抗値を下げて、寄生容量を速やかに充電
することも考えられるが、それでは消費電力が増加して
しまう. 従って、本発明は、寄生容量によるデコーダ回路の誤動
作を、アクセスタイムの増加や消費電力が増加を招くこ
となく、防止するデコーダ回路の提供を目的とする. (課題を解決するための手段) 本発明の目的は、高電位側の電源線4とデコード出力端
Xとの間に接続された負荷素子D1と、デコード出力端
Xと低電位側の電源線5との間に直列に接続された複数
のデコード用トランジスタQ1〜Q7と、複数のデコー
ド用トランジスタQ1〜Q7の相互接続点のうちデコー
ド出力端Xに最も近い位置の相互接続点に接続された電
流供給千段2とを具備し、複数のデコード用トランジス
タQ,〜Q7はそれぞれ対応する入力信号によって制御
され、複数のデコード用トランジスタQ,〜Q.のうち
、デコード出力端Xに最も近いデコード用トランジスタ
以外の少なくとも1つのデコ一ド用トランジスタが非導
通のときに、電流供給手段2が電流供給を行うように構
或されることで達戒できる。
することも考えられるが、それでは消費電力が増加して
しまう. 従って、本発明は、寄生容量によるデコーダ回路の誤動
作を、アクセスタイムの増加や消費電力が増加を招くこ
となく、防止するデコーダ回路の提供を目的とする. (課題を解決するための手段) 本発明の目的は、高電位側の電源線4とデコード出力端
Xとの間に接続された負荷素子D1と、デコード出力端
Xと低電位側の電源線5との間に直列に接続された複数
のデコード用トランジスタQ1〜Q7と、複数のデコー
ド用トランジスタQ1〜Q7の相互接続点のうちデコー
ド出力端Xに最も近い位置の相互接続点に接続された電
流供給千段2とを具備し、複数のデコード用トランジス
タQ,〜Q7はそれぞれ対応する入力信号によって制御
され、複数のデコード用トランジスタQ,〜Q.のうち
、デコード出力端Xに最も近いデコード用トランジスタ
以外の少なくとも1つのデコ一ド用トランジスタが非導
通のときに、電流供給手段2が電流供給を行うように構
或されることで達戒できる。
このとき、複数のデコード用トランジスタQ1〜Q,1
は一導電チャネルMOS}ランジスタで構威され、電流
供給手段2は、デコード出力端Xに−最も近い接続点と
高電位側の電源線と間に接続された反対導電チャネルM
OS}ランジスタを具備し、デコード出力端Xに最も近
いデコード用トランジスタが受ける入力信号以外の入力
信号によって、反対導電チャネルMOSトランジスタが
制御されてもよい。
は一導電チャネルMOS}ランジスタで構威され、電流
供給手段2は、デコード出力端Xに−最も近い接続点と
高電位側の電源線と間に接続された反対導電チャネルM
OS}ランジスタを具備し、デコード出力端Xに最も近
いデコード用トランジスタが受ける入力信号以外の入力
信号によって、反対導電チャネルMOSトランジスタが
制御されてもよい。
また、電流供給手段2の出力は、高電位側の電源線と複
数のデコード用トランジスタQ1〜Qnの各相互接続点
との間に接続され、デコード出力端Xに最も近いデコー
ド用トランジスタが受ける入力信号以外の入力信号によ
って、デコード用トランジスタが非導通となるときに、
非導通となるデコード用トランジスタよりもデコード出
力端Xに最も近い相互接続点に電流を供給するようにし
でもよい. 〔作用〕 本発明では、ナンドゲート回路を構或する直列接続され
たデコードトランジスタ間に寄生的に形威される容量を
、負荷トランジスタからの電流のみで充電をせず、デコ
ードトランジスタに入力するアドレス信号で制御される
電流供給回路からも充電するようにする。
数のデコード用トランジスタQ1〜Qnの各相互接続点
との間に接続され、デコード出力端Xに最も近いデコー
ド用トランジスタが受ける入力信号以外の入力信号によ
って、デコード用トランジスタが非導通となるときに、
非導通となるデコード用トランジスタよりもデコード出
力端Xに最も近い相互接続点に電流を供給するようにし
でもよい. 〔作用〕 本発明では、ナンドゲート回路を構或する直列接続され
たデコードトランジスタ間に寄生的に形威される容量を
、負荷トランジスタからの電流のみで充電をせず、デコ
ードトランジスタに入力するアドレス信号で制御される
電流供給回路からも充電するようにする。
具体的には、複数のアドレス信号で制御される反対導電
型トランジスタをナンドゲートを形威する一導電型のデ
コードトランジスタ間に接続して電流供給回路とする。
型トランジスタをナンドゲートを形威する一導電型のデ
コードトランジスタ間に接続して電流供給回路とする。
これにより、寄生容量へ流れ込む電流は、負荷トランジ
スタ及び電流供給回路から充電される。
スタ及び電流供給回路から充電される。
第1の実施例
第1図に本発明の第1実施例であるEPROMにおける
ワード線デコーダ回路を示す。図において、電源線4は
書き込み時に高電圧VFF(12.5V)となり、読み
出し時に低電圧Vcc(5V)となるものである。5は
グランド、D,はnチャネルのデブレッション型MOS
}ランジスタで構威された負荷、Q,〜Q4はnチャネ
ルのエンハンスメント型MOS}ランジスタであり、各
々のトランジスタのゲートにはアドレス信号a.”−a
,が入力する。A,〜A3はMOS}ランジスタQ,−
Q.間の接続点である。1はCMOSインバータ回路で
あり、pチャネルMOS}ランジスタQ& r nチ
ャネルMOS}ランジスタQ7を直列に接続し、かつそ
の入力をMOSI−ランジスタQ1のドレインに接続し
て、出力をワード線に接続している。
ワード線デコーダ回路を示す。図において、電源線4は
書き込み時に高電圧VFF(12.5V)となり、読み
出し時に低電圧Vcc(5V)となるものである。5は
グランド、D,はnチャネルのデブレッション型MOS
}ランジスタで構威された負荷、Q,〜Q4はnチャネ
ルのエンハンスメント型MOS}ランジスタであり、各
々のトランジスタのゲートにはアドレス信号a.”−a
,が入力する。A,〜A3はMOS}ランジスタQ,−
Q.間の接続点である。1はCMOSインバータ回路で
あり、pチャネルMOS}ランジスタQ& r nチ
ャネルMOS}ランジスタQ7を直列に接続し、かつそ
の入力をMOSI−ランジスタQ1のドレインに接続し
て、出力をワード線に接続している。
2は電流供給回路であり、ここでは、各ゲートにアドレ
スal”−a=が接続され、ソースが電源Vcc(5V
)に接続され、ドレインが共通に接続点A,に接続され
たpチャネルエンハンスメント型MOS}ランジスタ(
Q.〜Q..)で構威されている。
スal”−a=が接続され、ソースが電源Vcc(5V
)に接続され、ドレインが共通に接続点A,に接続され
たpチャネルエンハンスメント型MOS}ランジスタ(
Q.〜Q..)で構威されている。
また、アドレスao〜a3には、″H” (5V)或い
は“L” (OV)のレベルの信号が入力する。
は“L” (OV)のレベルの信号が入力する。
なお、本実施例では、説明を簡単にするためにアドレス
信号はa0〜a3の4本としているが、実際にはアドレ
ス信号は2本以上、何本でもよく、それに対応するnチ
ャネルMOS}ランジスタも2個以上、何個であっても
よい。
信号はa0〜a3の4本としているが、実際にはアドレ
ス信号は2本以上、何本でもよく、それに対応するnチ
ャネルMOS}ランジスタも2個以上、何個であっても
よい。
以下に、第1実施例のデコーダ回路の誤動作防止につい
て説明する。
て説明する。
まず、読み出し時の動作を説明する。
アドレス信号a0が゛L″、アドレス信号a1〜a3が
゛H“の場合、MOSトランジスタQ.はオフ、Q2〜
Q4はオンとなって、CMOSインバータには“H”が
入力し、出力端子3には”゜L”が出力する。このとき
、MOS}ランジスタQ1〜Q4間の寄生容3i c
I− C :Iは全て放電状態である。電流供給回路2
は、トランジスタQ8〜QI0が全てオフのため、接続
点Aへの電流の供給を行わない。
゛H“の場合、MOSトランジスタQ.はオフ、Q2〜
Q4はオンとなって、CMOSインバータには“H”が
入力し、出力端子3には”゜L”が出力する。このとき
、MOS}ランジスタQ1〜Q4間の寄生容3i c
I− C :Iは全て放電状態である。電流供給回路2
は、トランジスタQ8〜QI0が全てオフのため、接続
点Aへの電流の供給を行わない。
その後、アドレス信号a0〜a2が″H”、アドレス信
号a,が“L”に変化すると、MOSトランジスタQ1
〜Qnはオン、Q4はオフとなり、出力端子3には“L
”が出力する。
号a,が“L”に変化すると、MOSトランジスタQ1
〜Qnはオン、Q4はオフとなり、出力端子3には“L
”が出力する。
このとき、アドレス信号a,が“L”であるから電流供
給回路2のトランジスタQ1。はオンし、接続点Aから
の寄生容量C,〜C,の充電を補助する。
給回路2のトランジスタQ1。はオンし、接続点Aから
の寄生容量C,〜C,の充電を補助する。
従って、本発明によれば、寄生容量C I”’ C 3
の充電は、負荷であるトランジスタD1に加えてトラン
ジスタQs =Q+oによっても行われるので、X点の
電位、即ちCMOSインバータ回路1の人力の電圧の瞬
時の落ち込みは低減される。その結果、非選択であるべ
きワード線が一時的に誤って選択することは防がれる。
の充電は、負荷であるトランジスタD1に加えてトラン
ジスタQs =Q+oによっても行われるので、X点の
電位、即ちCMOSインバータ回路1の人力の電圧の瞬
時の落ち込みは低減される。その結果、非選択であるべ
きワード線が一時的に誤って選択することは防がれる。
また、アドレス信号a0〜a3が“L”H″,“′H“
, “H”が入力している状態から、アドレス信号a0
〜a,が11 H m,“′L”H”,”L”変化した
ときは、トランジスタQ2Q4はオフとなる。このとき
は、トランジスタ?.がオンして、寄生容1cxの充電
が行われるため、前述の場合と同様にX点の電位の瞬時
の落ち込みは低減される. この様に、アドレス信号a0〜a,が変わっても、X点
のデコーダ出力が非選択出力をすべき場合で、かつ寄生
容量CI−Csの充電が必要なる場合には、少なくとも
アドレス信号a0〜a,の内の1つが“L”であるから
、トランジスタQ,〜QI0のいずれかがオンして寄生
容量C,〜C,の充電が補助される. なお、アドレス信号1。〜a,が”L”,H”,“H”
,″H”でX点の出力が非選択レベルであるときは、ト
ランジスタQ●〜Ql6はオンしないが、このときは、
寄生容量C I”’ C xはX点から切り離されてい
るから支障はない。
, “H”が入力している状態から、アドレス信号a0
〜a,が11 H m,“′L”H”,”L”変化した
ときは、トランジスタQ2Q4はオフとなる。このとき
は、トランジスタ?.がオンして、寄生容1cxの充電
が行われるため、前述の場合と同様にX点の電位の瞬時
の落ち込みは低減される. この様に、アドレス信号a0〜a,が変わっても、X点
のデコーダ出力が非選択出力をすべき場合で、かつ寄生
容量CI−Csの充電が必要なる場合には、少なくとも
アドレス信号a0〜a,の内の1つが“L”であるから
、トランジスタQ,〜QI0のいずれかがオンして寄生
容量C,〜C,の充電が補助される. なお、アドレス信号1。〜a,が”L”,H”,“H”
,″H”でX点の出力が非選択レベルであるときは、ト
ランジスタQ●〜Ql6はオンしないが、このときは、
寄生容量C I”’ C xはX点から切り離されてい
るから支障はない。
次に、書き込み時の動作について説明する。
書き込み時は、ナンドゲート回路6とCMOSインバー
タの電源電圧は高電圧Vrr(12.5■)となる.こ
れにより、CMOSインバータlの論理しきい値は約V
■/2 (V)となり読み出し時よりも高くなるので、
寄生容量C1〜C,の充電によるX点の電圧の瞬時の落
ち込みがあっても語動作には至らない。
タの電源電圧は高電圧Vrr(12.5■)となる.こ
れにより、CMOSインバータlの論理しきい値は約V
■/2 (V)となり読み出し時よりも高くなるので、
寄生容量C1〜C,の充電によるX点の電圧の瞬時の落
ち込みがあっても語動作には至らない。
なお、電源電圧が高電圧VPP、トランジスタQ,〜Q
loには低電圧VCC(5V)が印加されているため
、例えば、アドレス信号a1〜a3に“′H”,“L”
,“I, II,“L”が入力されているとき、トラン
ジスタQ.がオンしてAI点、つまりトランジスタQ,
のソース電位はほぼ5■になる。アドレス信号a0は5
Vであるので、トランジスタQ,は、そのゲート・ソー
ス間電圧V gsに電位差がないためにオフとなる。従
って、高電圧VPPの電源線からトランジスタD+及び
接続点八6を介してトランジスタQ8〜Q loの電源
線へは電流は流れない。
loには低電圧VCC(5V)が印加されているため
、例えば、アドレス信号a1〜a3に“′H”,“L”
,“I, II,“L”が入力されているとき、トラン
ジスタQ.がオンしてAI点、つまりトランジスタQ,
のソース電位はほぼ5■になる。アドレス信号a0は5
Vであるので、トランジスタQ,は、そのゲート・ソー
ス間電圧V gsに電位差がないためにオフとなる。従
って、高電圧VPPの電源線からトランジスタD+及び
接続点八6を介してトランジスタQ8〜Q loの電源
線へは電流は流れない。
従って、書き込み時において、電流供給回路2であるト
ランジスタQ8〜Q loをナンドゲート回路6に付加
することに対し、不都合は生じない。
ランジスタQ8〜Q loをナンドゲート回路6に付加
することに対し、不都合は生じない。
第2の実施例
第2図に本発明の第2の実施例を示す.図は、第1実施
例と同様、EFROMにおけるワード線デコーダ回路を
示しており、図中、第1図と同一のものには同一の記号
を付けている. 第2実施例の特徴は、電流供給回路を構或する各pチャ
ネルトランジスタQ.〜Q,。のドレインが、トランジ
スタQ1〜Q4の各トランジスタ間( A I−A 3
)に接続されていることである。
例と同様、EFROMにおけるワード線デコーダ回路を
示しており、図中、第1図と同一のものには同一の記号
を付けている. 第2実施例の特徴は、電流供給回路を構或する各pチャ
ネルトランジスタQ.〜Q,。のドレインが、トランジ
スタQ1〜Q4の各トランジスタ間( A I−A 3
)に接続されていることである。
このデコーダ回路の動作は、アドレスが非選択アドレス
から別の非選択アドレスに変わったときにデコーダ用の
トランジスタQ1〜Qnの内、オフとなるトランジスタ
のドレイン側の寄生容量を、pチャネルトランジスタQ
8〜Q l 6によって個々に充電するものである. これにより、第1実施例のアドレス信号a6〜a3が゜
’L” IIH″ UH”,″H”の状態から、ア
ドレスa0〜a,が“H″ ″L″ “H”.“L
”の状態に変化し、トランジスタQ,Q4はオフの状態
でも、寄生容量C’l,C4への電流の供給ができ、X
点の電位の瞬時の落ち込みの影響を小さくすることが可
能となる.このように、本実施例では、ナンドゲート回
路6を形戒するトランジスタQ2〜Q4がオフするとき
には、それらのドレイン側の寄生容量C1〜C,がトラ
ンジスタQ8〜Q + 6により自動的に充電される。
から別の非選択アドレスに変わったときにデコーダ用の
トランジスタQ1〜Qnの内、オフとなるトランジスタ
のドレイン側の寄生容量を、pチャネルトランジスタQ
8〜Q l 6によって個々に充電するものである. これにより、第1実施例のアドレス信号a6〜a3が゜
’L” IIH″ UH”,″H”の状態から、ア
ドレスa0〜a,が“H″ ″L″ “H”.“L
”の状態に変化し、トランジスタQ,Q4はオフの状態
でも、寄生容量C’l,C4への電流の供給ができ、X
点の電位の瞬時の落ち込みの影響を小さくすることが可
能となる.このように、本実施例では、ナンドゲート回
路6を形戒するトランジスタQ2〜Q4がオフするとき
には、それらのドレイン側の寄生容量C1〜C,がトラ
ンジスタQ8〜Q + 6により自動的に充電される。
以上の通り、アドレスが入力される各デコード用トラン
ジスタ間に形威された寄生容量が放電状態から充電状態
になるとき、負荷トランジスタのみでなく、電流供給回
路からも寄生容量を充電し、ナンドゲート回路6の出力
、即ち、CMOSインバータ回路の入力電圧の瞬時の落
ち込みを小さくしているので、アドレスが切り換わって
も、本来非選択出力を出力すべきときに、一時的に選択
出力が出力されることが無くなり、デコーダ回路の誤動
作を低減できる。
ジスタ間に形威された寄生容量が放電状態から充電状態
になるとき、負荷トランジスタのみでなく、電流供給回
路からも寄生容量を充電し、ナンドゲート回路6の出力
、即ち、CMOSインバータ回路の入力電圧の瞬時の落
ち込みを小さくしているので、アドレスが切り換わって
も、本来非選択出力を出力すべきときに、一時的に選択
出力が出力されることが無くなり、デコーダ回路の誤動
作を低減できる。
なお、本実施例のデコーダ回路は従来のデコーダ回路と
比べて素子数は増えている。しかし、pチャネルトラン
ジスタをQ.−Q,。と、電流供給回路のトランジスタ
Q,〜Q4と並べてレイアウトできるので、デコーダの
幅は従来と比べてそれ程増加させなくてすむ. 上述においては、第1実施例では電源供給回路の出力を
、デコード用トランジスタQ,.Q.間に接続している
が、デコード用トランジスタQzQ3間、またはQ..
Q.間に接続してもよい。
比べて素子数は増えている。しかし、pチャネルトラン
ジスタをQ.−Q,。と、電流供給回路のトランジスタ
Q,〜Q4と並べてレイアウトできるので、デコーダの
幅は従来と比べてそれ程増加させなくてすむ. 上述においては、第1実施例では電源供給回路の出力を
、デコード用トランジスタQ,.Q.間に接続している
が、デコード用トランジスタQzQ3間、またはQ..
Q.間に接続してもよい。
但し、その場合は、負荷トランジスタD.が、その電源
供給回路の出力された接続点よりも負荷トランジスタD
,に近いトランジスタ間の寄生容量を充電しても、CM
OSインバータ回路のしきい値を越えて反転しないよう
な、十分な電流供給能力を持っていることが必要である
。また、本実施例では、デコーダ回路をEPROMに採
用したときの例で説明しているが、電源電圧がVCCで
あって切り換えがないSRAM等に採用してもよい.〔
発明の効果〕 以上のように、本発明では、アドレスが入力するデコー
ダ用の各トランジスタ間に寄生的に形威される容量を、
負荷トランジスタからの電流に加えて、アドレス信号で
制御される電流供給回路からも充電するようにしている
.そのため、アクセスタイムの増加や消費電力の増加を
招くことなく、寄生容量によるデコーダ回路の誤動作を
防止することができる。
供給回路の出力された接続点よりも負荷トランジスタD
,に近いトランジスタ間の寄生容量を充電しても、CM
OSインバータ回路のしきい値を越えて反転しないよう
な、十分な電流供給能力を持っていることが必要である
。また、本実施例では、デコーダ回路をEPROMに採
用したときの例で説明しているが、電源電圧がVCCで
あって切り換えがないSRAM等に採用してもよい.〔
発明の効果〕 以上のように、本発明では、アドレスが入力するデコー
ダ用の各トランジスタ間に寄生的に形威される容量を、
負荷トランジスタからの電流に加えて、アドレス信号で
制御される電流供給回路からも充電するようにしている
.そのため、アクセスタイムの増加や消費電力の増加を
招くことなく、寄生容量によるデコーダ回路の誤動作を
防止することができる。
第1図は第1実施例であるデコーダ回路図、第2図は第
2実施例であるデコーダ回路図、第3図は従来のデコー
ダ回路図、第4図は従来のデコーダ回路の誤動作を説明
するための波形図である。 図において、1はCMOSインバータ、2は電流供給回
路、3はワード線出力、4は電源線、5はグランド、6
はナンドゲート回路、VPP/VCCは高電圧及び低電
圧の切り替え可能な電源、VCCは低電圧電源線、D,
,D,はデプレッション型のnチャネルMOS}ランジ
スタ、Q.−’−’Q4,Q? r Q t t 〜
Q z a r Q 2 qはエンハンスメント型の
nチャネルMOSトランジスタ、Q.,Q.〜Q111
, Qzbはエンハンスメント型のPチャネルM○Sト
ランジスタ、a0〜a,はアドレス信号、A,〜A7は
接続点、C,〜C,は寄生容量を示している。
2実施例であるデコーダ回路図、第3図は従来のデコー
ダ回路図、第4図は従来のデコーダ回路の誤動作を説明
するための波形図である。 図において、1はCMOSインバータ、2は電流供給回
路、3はワード線出力、4は電源線、5はグランド、6
はナンドゲート回路、VPP/VCCは高電圧及び低電
圧の切り替え可能な電源、VCCは低電圧電源線、D,
,D,はデプレッション型のnチャネルMOS}ランジ
スタ、Q.−’−’Q4,Q? r Q t t 〜
Q z a r Q 2 qはエンハンスメント型の
nチャネルMOSトランジスタ、Q.,Q.〜Q111
, Qzbはエンハンスメント型のPチャネルM○Sト
ランジスタ、a0〜a,はアドレス信号、A,〜A7は
接続点、C,〜C,は寄生容量を示している。
Claims (3)
- (1)高電位側の電源線(4)とデコード出力端(X)
との間に接続された負荷素子(D_1)と、該デコード
出力端(X)と低電位側の電源線(5)との間に直列に
接続された複数のデコード用トランジスタ(Q_1〜Q
_n)と、 前記複数のデコード用トランジスタ(Q_1〜Q_n)
の相互接続点のうち前記デコード出力端(X)に最も近
い位置の相互接続点に接続された電流供給手段(2)と
を具備し、 前記複数のデコード用トランジスタ(Q_1〜Q_n)
はそれぞれ対応する入力信号によって制御され、 前記複数のデコード用トランジスタ(Q_1〜Q_n)
のうち、前記デコード出力端(X)に最も近いデコード
用トランジスタ以外の少なくとも1つのデコード用トラ
ンジスタが非導通のときに、前記電流供給手段(2)が
電流供給を行うように構成されていることを特徴とする
デコーダ回路。 - (2)前記複数のデコード用トランジスタ(Q_1〜Q
_n)は一導電チャネルMOSトランジスタよりなり、 前記電流供給手段(2)は、前記デコード出力端(X)
に最も近い接続点と前記高電位側の電源線と間に接続さ
れた反対導電チャネルMOSトランジスタを具備し、 前記デコード出力端(X)に最も近いデコード用トラン
ジスタが受ける入力信号以外の入力信号によって、前記
反対導電チャネルMOSトランジスタが制御されること
を特徴とする請求項(1)記載のデコーダ回路。 - (3)高電位側の電源線(4)とデコード出力端(X)
との間に接続された負荷素子(D_1)と、該デコード
出力端(X)と低電位側の電源線(5)との間に直列に
接続された複数のデコード用トランジスタ(Q_1〜Q
_m)と、 前記高電位側の電源線と前記複数のデコード用トランジ
スタ(Q_1〜Q_m)の各相互接続点との間に接続さ
れた電流供給手段(2)とを具備し、前記複数のデコー
ド用トランジスタ(Q_1〜Q_n)はそれぞれ対応す
る入力信号によって制御され、 前記デコード出力端(X)に最も近いデコード用トラン
ジスタが受ける入力信号以外の入力信号によって、デコ
ード用トランジスタが非導通となるときに、非導通とな
るデコード用トランジスタよりも前記デコード出力端(
X)に近い相互接続点に電流を供給するようにしたこと
特徴とするデコーダ回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24390989A JPH0793026B2 (ja) | 1989-09-20 | 1989-09-20 | デコーダ回路 |
DE69024299T DE69024299T2 (de) | 1989-09-20 | 1990-09-18 | Dekodierschaltung für ein Prom |
US07/584,956 US5038327A (en) | 1989-09-20 | 1990-09-18 | Decoder circuit of erasable programmable read only memory for avoiding erroneous operation caused by parasitic capacitors |
EP90310208A EP0420477B1 (en) | 1989-09-20 | 1990-09-18 | A decoder circuit for a PROM |
KR1019900014949A KR950000029B1 (ko) | 1989-09-20 | 1990-09-20 | 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24390989A JPH0793026B2 (ja) | 1989-09-20 | 1989-09-20 | デコーダ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03105797A true JPH03105797A (ja) | 1991-05-02 |
JPH0793026B2 JPH0793026B2 (ja) | 1995-10-09 |
Family
ID=17110811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24390989A Expired - Lifetime JPH0793026B2 (ja) | 1989-09-20 | 1989-09-20 | デコーダ回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5038327A (ja) |
EP (1) | EP0420477B1 (ja) |
JP (1) | JPH0793026B2 (ja) |
KR (1) | KR950000029B1 (ja) |
DE (1) | DE69024299T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5373479A (en) * | 1992-05-26 | 1994-12-13 | Nec Corporation | Low-power consumption simple row addressing system incorporated in semiconductor memory device for boosting selected word line over power voltage level |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751643A (en) * | 1990-04-06 | 1998-05-12 | Mosaid Technologies Incorporated | Dynamic memory word line driver |
US5214602A (en) * | 1990-04-06 | 1993-05-25 | Mosaid Inc. | Dynamic memory word line driver scheme |
GB9007790D0 (en) | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
US5506803A (en) * | 1992-04-01 | 1996-04-09 | Intel Corporation | Apparatus and method for minimizing verify time in a semiconductor memory by constantly charging n-well capacitance |
US5497475A (en) * | 1993-02-05 | 1996-03-05 | National Semiconductor Corporation | Configurable integrated circuit having true and shadow EPROM registers |
JPH06338193A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Ltd | 不揮発性半導体記憶装置 |
EP0954101B1 (en) * | 1998-04-30 | 2006-11-02 | Texas Instruments Incorporated | Hybrid data and clock precharging techniques in domino logic circuits minimizes charge sharing during evaluation |
US6964077B2 (en) * | 2003-04-14 | 2005-11-15 | Red Cedar Plastics, Llc | Pipe cleaning and deburring tool |
JP4426361B2 (ja) * | 2004-03-31 | 2010-03-03 | パナソニック株式会社 | 不揮発性半導体記憶装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6061996A (ja) * | 1983-09-14 | 1985-04-09 | Toshiba Corp | 不揮発性メモリのアドレスデコ−ダ回路 |
JPS6145496A (ja) * | 1984-08-08 | 1986-03-05 | Fujitsu Ltd | デコ−ダ回路 |
US4700086A (en) * | 1985-04-23 | 1987-10-13 | International Business Machines Corporation | Consistent precharge circuit for cascode voltage switch logic |
FR2596595B1 (fr) * | 1986-03-28 | 1988-05-13 | Radiotechnique Compelec | Porte logique mos du type domino |
US4819212A (en) * | 1986-05-31 | 1989-04-04 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with readout test circuitry |
JPS63228494A (ja) * | 1987-03-18 | 1988-09-22 | Fujitsu Ltd | ダイナミツク型デコ−ダ回路 |
JPH0821849B2 (ja) * | 1988-10-25 | 1996-03-04 | 富士通株式会社 | 半導体記憶装置 |
-
1989
- 1989-09-20 JP JP24390989A patent/JPH0793026B2/ja not_active Expired - Lifetime
-
1990
- 1990-09-18 DE DE69024299T patent/DE69024299T2/de not_active Expired - Fee Related
- 1990-09-18 US US07/584,956 patent/US5038327A/en not_active Expired - Fee Related
- 1990-09-18 EP EP90310208A patent/EP0420477B1/en not_active Expired - Lifetime
- 1990-09-20 KR KR1019900014949A patent/KR950000029B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5373479A (en) * | 1992-05-26 | 1994-12-13 | Nec Corporation | Low-power consumption simple row addressing system incorporated in semiconductor memory device for boosting selected word line over power voltage level |
Also Published As
Publication number | Publication date |
---|---|
US5038327A (en) | 1991-08-06 |
JPH0793026B2 (ja) | 1995-10-09 |
EP0420477B1 (en) | 1995-12-20 |
EP0420477A3 (en) | 1991-07-10 |
KR910006997A (ko) | 1991-04-30 |
KR950000029B1 (ko) | 1995-01-07 |
DE69024299D1 (de) | 1996-02-01 |
EP0420477A2 (en) | 1991-04-03 |
DE69024299T2 (de) | 1996-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5170373A (en) | Three transistor eeprom cell | |
JP3375134B2 (ja) | ゼロ電力高速プログラマブル回路装置アーキテクチャ | |
JP4262678B2 (ja) | メモリマトリクスの複数の横列に対して同時書き込みを行うデバイス | |
JPH0821849B2 (ja) | 半導体記憶装置 | |
JPH03105797A (ja) | デコーダ回路 | |
EP0332135B1 (en) | Nonvolatile memory circuit device with low power consumption and wide operating voltage range | |
JPH0355913B2 (ja) | ||
US5517142A (en) | Output buffer with a reduced transient bouncing phenomenon | |
US4800300A (en) | High-performance, CMOS latch for improved reliability | |
US6813204B2 (en) | Semiconductor memory device comprising circuit for precharging data line | |
US4939691A (en) | Static random access memory | |
US4982117A (en) | Address transition detector circuit | |
JPS63271798A (ja) | 消去可能なプログラマブル論理装置 | |
US5654926A (en) | Semiconductor memory device | |
JPH0766675B2 (ja) | プログラマブルrom | |
US4581549A (en) | CMIS chip-select circuit | |
US6552942B2 (en) | Data line precharging circuit of a semiconductor memory device | |
US4488266A (en) | Low-power address decoder | |
JPS6322396B2 (ja) | ||
JPS6348013A (ja) | プログラム可能論理アレイ | |
US5111073A (en) | Wafer-scale semiconductor device having fail-safe circuit | |
US5594703A (en) | End-of-count detecting device for nonvolatile memories | |
US20040196716A1 (en) | Semiconductor memory device | |
US4977541A (en) | EPROM programming | |
RU2307405C2 (ru) | Дешифратор |