KR20160071160A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20160071160A
KR20160071160A KR1020140178536A KR20140178536A KR20160071160A KR 20160071160 A KR20160071160 A KR 20160071160A KR 1020140178536 A KR1020140178536 A KR 1020140178536A KR 20140178536 A KR20140178536 A KR 20140178536A KR 20160071160 A KR20160071160 A KR 20160071160A
Authority
KR
South Korea
Prior art keywords
pad
reset
level
switching
control signal
Prior art date
Application number
KR1020140178536A
Other languages
English (en)
Inventor
백승근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140178536A priority Critical patent/KR20160071160A/ko
Publication of KR20160071160A publication Critical patent/KR20160071160A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 웨이퍼 테스트의 수행시 칩에 구비되어 있는 패드에 프로브가 정확하게 연결되어 있는지를 센싱 패드를 통해 확인할 수 있도록 하는 기술이다. 이러한 본 발명은 터치 다운 테스트시 프로브와의 접촉 여부를 테스트하기 위한 전압이 인가되는 센싱 패드 및 센싱 패드로부터 인가되는 전압 레벨을 검출하여 터치 다운 테스트를 수행하고, 터치 다운 테스트 이후에 리셋신호에 대응하여 센싱 패드를 입출력회로와 연결하여 노말 패드로 사용하는 패드 전환 제어부를 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 웨이퍼 테스트의 수행시 칩에 구비되어 있는 패드에 프로브가 정확하게 연결되어 있는지를 센싱 패드를 통해 확인할 수 있도록 하는 기술이다.
경량화, 소형화 및/또는 낮은 코스트(cost) 등의 장점으로 인하여, 반도체 장치는 전자기기, 자동차 및/또는 선박 등의 다양한 산업 분야에서 활용되고 있다. 반도체 장치의 신뢰성 및 집적도는 반도체 장치가 포함된 전자 제품의 성능을 결정하는 중요한 요소이다.
전자 산업이 고도 발전함에 따라, 반도체 장치의 집적도 및 신뢰성에 대한 요구가 증가되고 있다. 이에 따라, 고신뢰성을 갖는 반도체 장치 및 그 검사 방법에 대한 연구들이 진행중이다
반도체 메모리 장치의 테스트 공정은 반도체 메모리 장치의 패드들에 전기적 신호를 인가한 후 출력되는 데이터가 정상적인지를 확인함으로써 이루어진다.
패드들에 전기적 신호를 인가하고 출력 데이터를 전기적 신호로 출력하기 위해서는 각각의 패드에 프로브가 접촉되어야 한다. 웨이퍼 테스트의 수행 과정 중 칩에 구비되어 있는 패드에 프로브가 정확하게 연결되어 있는지 확인하는 것을 필수적이다.
그러나, 최근 반도체 메모리 장치들이 고 용량을 가짐에 따라 전기적 신호를 입출력하는 패드들은 매우 증가하고 있다. 또한, 테스트 시간을 단축하기 위해 프로브들을 동시에 다수의 패드 들과 접촉시켜 테스트를 수행한다.
즉, 각각의 프로브가 동시에 접촉해야 할 패드들이 증가함에 따라 각각의 패드에 각각의 프로브가 정확한 위치에 접촉하기 어렵다. 더욱이, 테스트 공정은 1회 진행되는 것이 아니라 수회 진행되므로 각각의 패드에 각각의 프로브가 반복적으로 정확한 위치에 접촉하기는 더욱 어렵다.
만일, 프로브가 정확한 위치에 접촉되지 못하고 패드의 에지(edge) 부위에 접촉하게 되면 심각한 품질 불량을 유발하게 된다. 이에 따라, 패드의 정확한 위치에 프로브를 접촉(Touch-down) 시키기 위하여 센싱 패드(sensing pad)를 사용하는 방법이 있다.
그런데, 센싱 패드는 테스트 이전 단계에서 프로브의 접촉 여부만을 판별하기 위해 사용되며, 그 이후 칩의 동작에 아무런 역할을 하지 못한다. 이에 따라, 센싱 패드를 사용하는 경우 프로브 센싱 용도로만 사용되는 추가적인 패드를 구비해야 하므로 넷 다이 사이즈(Net die size)를 증가시키는 요인이 된다.
본 발명의 실시예는 웨이퍼 테스트용 센싱 패드를 노말 패드로 전환하여 사용함으로써 웨이퍼 테스트 신뢰성을 증가시키고 다이 사이즈를 감소시킬 수 있도록 하는데 그 특징이 있다.
본 발명의 실시예에 따른 반도체 장치는, 터치 다운 테스트시 프로브와의 접촉 여부를 테스트하기 위한 전압이 인가되는 센싱 패드 및 센싱 패드로부터 인가되는 전압 레벨을 검출하여 터치 다운 테스트를 수행하고, 터치 다운 테스트 이후에 리셋신호에 대응하여 센싱 패드를 입출력회로와 연결하여 노말 패드로 사용하는 패드 전환 제어부를 포함하는 것을 특징으로 한다.
본 발명의 실시예는 웨이퍼 테스트용 센싱 패드를 노말 패드로 전환하여 사용함으로써 패드의 수를 줄일 수 있고 웨이퍼 테스트 신뢰성을 증가시키며 다이 사이즈를 감소시킬 수 있도록 하는 효과를 제공한다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도.
도 2는 도 1의 반도체 장치에서 패스 동작시 각 신호의 파형도.
도 3은 도 1의 반도체 장치에서 패일 동작시 각 신호의 파형도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
본 발명의 실시예는 센싱 패드(10), 패드 전환 제어부(100)를 포함한다. 여기서, 패드 전환 제어부(100)는 스위칭 제어부(110), 스위칭부(120), 노말 패드(130), 입출력회로(140), 리셋 제어부(150) 및 전원공급부(160)를 포함한다.
먼저, 센싱 패드(10)는 웨이퍼의 터치 다운(Touch down) 테스트시 패드의 정확한 위치에 프로브를 접촉(Touch-down) 시키기 위하여 사용된다.
본 발명의 실시예에서는 프로브가 센싱 패드(10)에 접촉(Touch down) 되는지의 여부를 판별한 이후에, 센싱 패드(10)가 입출력 회로(130)와 연결되어 노말 패드로 사용된다.
웨이퍼 테스트는 웨이퍼 상태에서 테스트를 하기 때문에 다이에 있는 센싱패드(10)를 직접 접촉할 수 있어야 한다. 이렇게 웨이퍼 위의 센싱패드(10)를 직접 접촉하는 기구를 프로브(탐침) 이라고 하고, 가장 널리 사용되고 있는 탐침은 가늘고 긴 바늘 모양의 핀 여러 개를 센싱패드(10) 들의 간격에 맞도록 고정하여 사용한다.
즉, 프로브 카드의 복수 개의 탐침들을 반도체 장치의 복수의 센싱패드(10)에 동시에 접촉시킴으로써, 필요한 테스트 신호의 입력 및 출력 신호의 검출을 행한다. 그리고, 이 출력 신호의 관측 결과에 기초하여, 반도체 장치의 동작이 불량인지의 여부를 판정한다.
그리고, 스위칭 제어부(110)는 리셋신호 RESET와 제어신호 CON에 대응하여 스위칭 제어신호 SWCON를 스위칭부(120)에 출력한다. 그리고, 스위칭부(120)는 스위칭 제어신호 SWCON에 따라 터치 다운 테스트 동작시에는 센싱패드(10)와 노말 패드(130)를 연결하고, 터치 다운 테스트 동작 이후에는 센싱패드(10)와 입출력회로(140)를 연결한다.
노말 패드(130)는 터치 다운 테스트 동작시 스위칭부(120)의 스위칭 동작에 대응하여 센싱패드(10)로부터 특정 전위를 갖는 센싱 전압을 인가받는다. 그리고, 노말 패드(130)는 터치 다운 테스트 동작 이후에는 스위칭부(120)의 스위칭 동작에 대응하여 센싱패드(10)와의 연결 경로가 차단된다.
또한, 입출력회로(140)는 터치 다운 테스트 동작시 센싱 패드(10)와의 연결 경로가 차단된다. 그리고, 입출력회로(140)는 터치 다운 테스트 동작 이후에 스위칭부(120)의 스위칭 동작에 대응하여 센싱 패드(10)와 연결된다. 이에 따라, 입출력회로(140)는 터치 다운 이후의 노말 테스트 동작시 센싱 패드(10)를 이용하여 신호를 입출력한다.
또한, 리셋 제어부(150)는 노말 패드(130)의 출력과 리셋신호 RESET에 대응하여 전원공급부(160)의 동작 상태를 제어하기 위한 제어신호 CON를 출력한다. 이러한 리셋 제어부(150)는 앤드게이트 AND와, 낸드게이트 ND와, 인버터 IV1, IV2를 포함한다.
여기서, 앤드게이트 AND는 노말패드(130)의 출력과 노드 NODE1의 출력을 앤드연산한다. 그리고, 낸드게이트 ND는 앤드게이트 AND의 출력과 리셋신호 RESET를 낸드연산하여 노드 NODE1에 출력한다.
또한, 인버터 IV1는 앤드게이트 AND의 출력을 반전 구동하여 노드 NODE2에 출력한다. 그리고, 인버터 IV2는 노드 NODE2의 출력을 반전 구동하여 제어신호 CON를 전원공급부(160)에 출력한다.
또한, 전원공급부(160)는 제어신호 CON에 대응하여 전원전압 VDD을 스위칭부(120), 센싱패드(10)에 선택적으로 공급한다.
이러한 전원공급부(160)는 다이오드 형태의 PMOS 트랜지스터 P1를 포함한다. PMOS 트랜지스터 P1는 전원전압 VDD 인가단과 센싱 패드(10), 스위칭부(120)의 사이에 연결되어 게이트 단자를 통해 제어신호 CON가 인가된다. 이에 따라, PMOS 트랜지스터 P1는 제어신호 CON가 로우 레벨인 경우 턴 온 되고, 제어신호 CON가 하이 레벨인 경우 턴 오프 된다.
이러한 구성을 갖는 본 발명의 동작 과정을 도 2 및 도 3의 신호 파형도를 참조하여 설명하면 다음과 같다.
도 2는 도 1의 반도체 장치에서 패스 동작시 각 신호의 파형도이다.
먼저, 터치 다운 테스트 이전의 동작에서는 리셋신호 RESET가 로우 레벨이다. 그리고, 노드 NODE1가 하이 레벨이고, 노말 패드(120)와 노드 NODE2가 로우 레벨을 유지하게 된다.
이후에, 리셋신호 RESET 하이 레벨로 천이하게 된다. 리셋신호 RESET가 하이 레벨인 구간에서는 터치 다운 테스트 동작이 수행되어 프로브 접촉 상태의 이상 유무를 확인하게 된다.
그리고, 센싱패드(10)에는 로우 레벨의 전압이 인가되고 스위칭부(120)를 통해 노말패드(120)에 로우 레벨의 신호가 입력된다. 이후에, 스위칭부(120)는 스위칭 제어신호 SWCON에 의해 센싱 패드(10)와 노말 패드(130)를 연결한다.
이때, 스위칭 제어부(110)는 리셋신호 RESET가 하이 레벨이고 제어신호 CON가 로우 레벨인 경우 스위칭 제어신호 SWCON를 제 1레벨(예를 들면, 로우 레벨)로 출력하게 되다. 스위칭 제어신호 SWCON가 제 1레벨인 경우 스위칭부(120)는 센싱 패드(10)와 노말 패드(130)를 연결한다.
그러면, 노드 NODE1가 로우 레벨로 천이하고, 노드 NODE2가 하이 레벨로 천이하게 된다. 그리고, 전원공급부(160)는 턴 온 상태가 되어 전원전압 VDD가 센싱패드(10)를 통해 방전되어 접지전압 VSS 레벨로 천이하게 된다.
즉, 터치 다운 테스트시 센싱 패드(10)를 통해 접지전압을 인가하고 전원공급부(160)를 통해 반대전압(전원전압)을 인가하여 프로브가 센싱 패드(10)에 정상적으로 접촉되어 있는지의 여부를 판별한다.
이에 따라, 프로브가 센싱 패드(10)와 정확히 접촉(Touch down) 되는 경우 노말 패드(120)가 로우 레벨 상태를 유지하게 된다. 즉, 프로브를 통해 센싱패드(10)에 접지전압 VSS 레벨을 인가하는 경우 노말 패드(130)가 이 접지전압 VSS 레벨을 그대로 감지하게 된다.
본 발명의 실시예에서는 터치 다운 테스트시 센싱패드(10)에 접지전압 VSS을 인가하는 것을 그 일 예로 설명하였다. 하지만, 본 발명은 이에 한정되지 않으며 전원전압 VDD 레벨을 센싱패드(10)에 인가할 수도 있다.
이후에, 터치 다운 테스트 이후의 동작에서는 리셋신호 RESET가 로우 레벨로 다시 천이하게 된다. 그리고, 노드 NODE1가 하이 레벨로 천이하고, 노드 NODE2가 로우 레벨로 천이하게 된다. 이에 따라, 제어신호 CON가 하이 레벨로 천이하여 (A)와 같이 전원공급부(160)가 턴 오프 상태가 된다.
이때, 스위칭 제어부(110)는 리셋신호 RESET가 로우 레벨이고 제어신호 CON가 하이 레벨로 천이하는 경우 스위칭 제어신호 SWCON를 제 2레벨(예를 들면, 하이 레벨)로 출력하게 되다. 여기서, 스위칭 제어부(110)는 리셋신호 RESET가 로우 레벨로 천이하는 폴링 타이밍을 감지하여 스위칭 제어신호 SWCON를 제 2레벨로 출력한다.
다음에, 스위칭 제어신호 SWCON가 제 2레벨인 경우 스위칭부(120)는 센싱 패드(10)와 노말 패드(130)의 연결경로를 차단하고 센싱 패드(10)와 입출력회로(140)를 연결한다.
그리고, 리셋신호 RESET가 다시 로우 레벨로 천이하는 경우 전원공급부(160)를 턴 오프 시켜 센싱 패드(10)에 더 이상의 전원이 공급되지 않도록 한다. 그리고, 프로브를 통해 센싱패드(10)로 일반적인 칩 제어신호를 인가할 수 있다. 이에 따라, 센싱 패드(10)를 노말 패드용으로 사용하여 일반적인 신호를 입출력하게 된다.
도 3은 도 1의 반도체 장치에서 패일 동작시 각 신호의 파형도이다.
먼저, 터치 다운 테스트 이전의 동작에서는 리셋신호 RESET가 로우 레벨이다. 그리고, 노드 NODE1가 하이 레벨이고, 노말 패드(120)와 노드 NODE2가 로우 레벨을 유지하게 된다.
이때, 프로브가 센싱 패드(10)와 정확히 접촉(Touch down) 되지 않은 경우 센싱 패드(10)에 접지전압을 인가하여도 노말 패드(130)에 이 전압이 전달되지 않는다. 이에 따라, 전원공급부(160)에 의해 노말 패드(120)가 하이 레벨 상태를 유지하게 된다.
즉, 프로브를 통해 센싱패드(10)에 접지전압 VSS 레벨을 인가하여도 노말 패드(130)가 이 접지전압 VSS 레벨을 그대로 감지하지 못하고 노말 패드(130)를 통해 하이 전압 레벨이 감지된다. 이때, 터치 다운에 이상이 있는 경우 프로브의 위치를 수정하고 리셋신호 RESET를 다시 인가할 수 있다.
이후에, 리셋신호 RESET 하이 레벨로 천이한다. 리셋신호 RESET가 하이 레벨인 구간에서는 터치 다운 테스트 동작을 수행하게 된다.
그리고, 센싱패드(10)에는 로우 레벨의 전압이 인가되지만 스위칭부(120)를 통해 노말패드(120)에 하이 레벨의 신호가 입력된다. 이후에, 스위칭부(120)는 스위칭 제어신호 SWCON에 의해 센싱 패드(10)와 노말 패드(130)를 연결한다.
그러면, 노드 NODE1가 하이 레벨을 유지하게 되고, 노드 NODE2가 로우 레벨을 유지하게 된다. 그리고, 전원공급부(160)는 계속 턴 온 상태가 되어 노말 패드(120)에 하이 전압 레벨이 계속 인가된다.
이후에, 터치 다운 테스트 이후의 동작에서는 리셋신호 RESET가 로우 레벨로 다시 천이하게 된다. 하지만, 노드 NODE1, 노드 NODE2의 레벨이 변화되지 않고 제어신호 CON의 레벨이 변하지 않게 되어 전원공급부(160)가 계속 턴 온 상태가 된다. 이에 따라, 터치 다운 테스트의 패일시에는 센싱 패드(10)를 노말 패드용으로 사용하지 못하게 된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (20)

  1. 터치 다운 테스트시 프로브와의 접촉 여부를 테스트하기 위한 전압이 인가되는 센싱 패드; 및
    상기 센싱 패드로부터 인가되는 전압 레벨을 검출하여 상기 터치 다운 테스트를 수행하고, 상기 터치 다운 테스트 이후에 리셋신호에 대응하여 상기 센싱 패드를 입출력회로와 연결하여 노말 패드로 사용하는 패드 전환 제어부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서, 상기 센싱 패드는
    상기 터치 다운 테스트시 접지전압이 인가되는 것을 특징으로 하는 반도체 장치.
  3. 제 2항에 있어서, 상기 패드 전환 제어부는
    상기 터치 다운 테스트시 패스 상태인 경우 노말 패드를 통해 상기 접지전압이 검출되는 것을 특징으로 하는 반도체 장치.
  4. 제 2항에 있어서, 상기 패드 전환 제어부는
    상기 터치 다운 테스트시 패일 상태인 경우 노말 패드를 통해 전원전압이 검출되는 것을 특징으로 하는 반도체 장치.
  5. 제 1항에 있어서, 상기 센싱 패드는
    상기 터치 다운 테스트시 전원전압이 인가되는 것을 특징으로 하는 반도체 장치.
  6. 제 1항에 있어서, 상기 패드 전환 제어부는
    상기 리셋신호와 제어신호에 대응하여 스위칭 제어신호를 출력하는 스위칭 제어부;
    상기 스위칭 제어부에 의해 스위칭 동작이 제어되는 스위칭부;
    상기 스위칭부에 의해 상기 센싱패드와 선택적으로 연결되는 패드;
    상기 리셋신호와 상기 노말 패드의 출력에 대응하여 상기 제어신호를 출력하는 리셋 제어부; 및
    상기 제어신호에 의해 선택적으로 턴 온 되어 상기 스위칭부에 전원전압을 공급하는 전원공급부를 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제 6항에 있어서, 상기 스위칭 제어부는
    상기 리셋신호가 로우 레벨로 천이하는 폴링 시점을 검출하여 상기 스위칭 제어신호를 제어하는 것을 특징으로 하는 반도체 장치.
  8. 제 6항에 있어서, 상기 스위칭 제어부는
    상기 리셋신호가 하이 레벨이고 상기 제어신호가 로우 레벨인 경우 상기 스위칭 제어신호를 제 1레벨로 출력하고,
    상기 리셋신호가 로우 레벨이고 상기 제어신호가 하이 레벨인 경우 상기 스위칭 제어신호를 제 2레벨로 출력하는 것을 특징으로 하는 반도체 장치.
  9. 제 6항에 있어서, 상기 스위칭부는
    상기 터치 다운 테스트시 상기 센싱 패드와 상기 노말 패드를 연결하고, 상기 터치 다운 테스트 이후에 상기 센싱 패드와 상기 입출력회로를 연결하는 것을 특징으로 하는 반도체 장치.
  10. 제 6항에 있어서, 상기 노말 패드는
    상기 터치 다운 테스트시 패스 상태에서는 로우 레벨을 유지하고, 패일 상태에서는 하이 레벨을 유지하는 것을 특징으로 하는 반도체 장치.
  11. 제 6항에 있어서, 상기 리셋 제어부는
    상기 리셋신호가 하이 레벨인 구간에서 상기 터치 다운 테스트 동작이 수행되는 것을 특징으로 하는 반도체 장치.
  12. 제 6항에 있어서, 상기 리셋 제어부는
    상기 리셋신호가 하이 레벨인 경우 상기 제어신호를 로우 레벨로 출력하고, 상기 리셋신호가 로우 레벨인 경우 상기 제어신호를 하이 레벨로 출력하는 것을 특징으로 하는 반도체 장치.
  13. 제 6항에 있어서, 상기 리셋 제어부는
    상기 리셋신호가 제 1레벨인 경우 상기 제어신호를 제 1레벨로 출력하여 상기 전원구동부를 턴 온 시키도록 제어하고, 상기 리셋신호가 제 2레벨로 천이하는 경우 상기 제어신호를 제 2레벨로 출력하여 상기 전원구동부를 턴 오프 시키도록 제어하는 것을 특징으로 하는 반도체 장치.
  14. 제 13항에 있어서, 상기 리셋 제어부는 상기 터치 다운 테스트 이후에 상기 제어신호를 제 2레벨로 출력하는 것을 특징으로 하는 반도체 장치.
  15. 제 6항에 있어서, 상기 리셋 제어부는
    상기 노말 패드의 출력과 제 1출력신호를 앤드연산하는 앤드게이트;
    상기 리셋신호와 상기 앤드게이트의 출력을 낸드연산하여 상기 제 1출력신호를 출력하는 낸드게이트;
    상기 앤드게이트의 출력을 반전하는 제 1인버터; 및
    상기 제 1인버터의 출력을 반전하여 상기 제어신호를 출력하는 제 2인버터를 포함하는 것을 특징으로 하는 반도체 장치.
  16. 제 6항에 있어서, 상기 전원구동부는
    상기 터치 다운 테스트시 턴 온 되어 상기 노말 패드에 전원전압을 공급하고, 상기 터치 다운 테스트 이후에 턴 오프 되는 것을 특징으로 하는 반도체 장치.
  17. 제 6항에 있어서, 상기 전원구동부는
    상기 리셋신호가 로우 레벨로 천이하는 폴링 시점에서 턴 오프 되는 것을 특징으로 하는 반도체 장치.
  18. 제 6항에 있어서, 상기 전원구동부는
    상기 터치 다운 테스트시 결과가 패일인 경우 상기 리셋신호와 무관하게 턴 온 상태를 유지하는 것을 특징으로 하는 반도체 장치.
  19. 제 6항에 있어서, 상기 전원구동부는
    상기 센싱 패드가 상기 노말 패드로 사용되는 경우 턴 오프 상태가 되는 것을 특징으로 하는 반도체 장치.
  20. 제 6항에 있어서, 상기 전원구동부는
    전원전압 인가단과 상기 스위칭부 사이에 연결되어 게이트 단자를 통해 상기 제어신호가 인가되는 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 장치.
KR1020140178536A 2014-12-11 2014-12-11 반도체 장치 KR20160071160A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140178536A KR20160071160A (ko) 2014-12-11 2014-12-11 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140178536A KR20160071160A (ko) 2014-12-11 2014-12-11 반도체 장치

Publications (1)

Publication Number Publication Date
KR20160071160A true KR20160071160A (ko) 2016-06-21

Family

ID=56353767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140178536A KR20160071160A (ko) 2014-12-11 2014-12-11 반도체 장치

Country Status (1)

Country Link
KR (1) KR20160071160A (ko)

Similar Documents

Publication Publication Date Title
US8237462B2 (en) Method for wafer-level testing of integrated circuits
US9612276B2 (en) Test device and test system including the same
TWI660183B (zh) Component inspection method, probe card, interposer and inspection device
CN108181570B (zh) 芯片接地引脚连通性测试方法及装置、可读存储介质
CN104062534A (zh) 针对短路测试集成电路封装
US7944223B2 (en) Burn-in testing system
US8860455B2 (en) Methods and systems to measure a signal on an integrated circuit die
US20200174073A1 (en) Device inspection method
US9678107B2 (en) Substrate inspection apparatus
US10522529B2 (en) Circuit for providing electrostatic discharge protection on an integrated circuit and associated method and apparatus
US9575114B2 (en) Test system and device
KR20160071160A (ko) 반도체 장치
JP2010165755A (ja) 半導体装置
JP5358125B2 (ja) 半導体装置及び半導体チップのクラック検出方法
JP2014163851A (ja) オープン検出端子付き半導体集積回路
JP6197573B2 (ja) スイッチング素子検査方法及び電子回路ユニット
TWI449933B (zh) 晶片之測試系統
KR101856658B1 (ko) 반도체 장치
JP2006261391A (ja) 半導体装置およびその検査方法
KR101575959B1 (ko) 프로브 테스터 및 프로브 테스트 방법
US9329222B2 (en) Test device and test system of semiconductor device and test method for testing semiconductor device
KR20090097556A (ko) 데이터 입출력 라인 테스트 회로 및 그의 테스트 방법
CN117706144A (zh) 测试电路、探针卡、测试***及测试方法
KR100436048B1 (ko) 전류 감지 장치
JP2006105841A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination