TWI449933B

TWI449933B - 晶片之測試系統

Info

Publication number: TWI449933B
Application number: TW101138025A
Authority: TW
Inventors: Cheng Kuang Yang
Original assignee: Winbond Electronics Corp
Priority date: 2012-10-16
Filing date: 2012-10-16
Publication date: 2014-08-21
Also published as: TW201416685A

Description

晶片之測試系統

本發明係有關於一種測試系統，特別是有關於一種可偵測測試治具的等效阻抗的測試系統。

在積體電路(IC)的測試過程中，通常係利用測試治具電性連接IC。然而，由於測試治具需重複使用，因而會有損壞或氧化的問題，進而造成測試誤宰(overkill)，並影響產能利用率以及良率。因此，在IC測試前，需先進行一接觸測試(contact check)。接觸測試雖然可以偵測到嚴重的接觸問題，但靈敏度不夠，並且無法判斷出測試治具的氧化情況。

本發明提供一種測試系統，包括一測試機台、一測試治具以及一待測晶片。測試機台具有一第一主通道、一第二主通道以及複數第三主通道。一測試治具，具有複數第一次通道、一第二次通道以及複數第三次通道。第一次通道電性連接第一主通道。第二次通道電性連接第二主通道。第三次通道電性連接第三主通道。待測晶片包括複數電源墊、一測試電源墊以及複數信號墊。每一電源墊透過複數走線電性連接其它電源墊。測試電源墊透過走線電性連接電源墊之至少一者。當測試治具接觸待測晶片時，電源墊電性連接第一次通道，測試電源墊電性連接第二次通道，信號墊電性連接第三次通道。

為讓本發明之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

第1圖係為本發明之測試系統之示意圖。如圖所示，測試系統100包括一測試機台110、一測試治具120以及一待測晶片130。在本實施例中，測試機台110具有主通道141~143，用以傳送電壓及信號。在本實施例中，測試機台110係用以對待測晶片130的電源墊進行測試。

測試治具120耦接測試機台110，並提供次通道151~153。在本實施例中，測試治具120具網絡(network)功能，可將一主通道延伸成複數次通道或是單純地延伸主通道。舉例而言，測試治具120將主通道141延伸成複數次通道151，並單純延伸主通道142及143。因此，次通道151電性連接主通道141，次通道152電性連接主通道142，次通道153電性連接主通道143。

在一可能實施例中，測試治具120具有至少一探針卡(probe card)以及複數探針(probe tips)。探針卡(未顯示)用以將單一主通道(如141)延伸成複數次通道(如151)。複數探針(未顯示)設置在次通道151~153的末端，用以電性連接待測晶片130。

待測晶片130包括複數接觸墊(pad)。依照接觸墊的功能不同，接觸墊可分成電源墊以及信號墊。電源墊用以接收電源信號，信號墊用以傳送輸入/輸出信號。接觸墊的排列及種類係根據待測晶片的種類而定。為方便說明，第1圖僅顯示電源墊VDD 131~135。由於電源墊VDD 131~135接收相同的電壓位準，因此，電源墊VDD 131~135透過複數走線彼此電性連接。

假設，測試機台110欲測試待測晶片130的電源墊VDD 131~135，在本實施例中，電源墊VDD 131~135之一者作為一測試電源墊，並在測試治具120接觸待測晶片130時，電性連接次通道152，而其它的電源墊VDD電性連接次通道151。

本發明並不限定如何選擇測試電源墊。在一可能實施例中，由於電源墊VDD 132及135位於電源墊VDD 131~135的中間位置，故可將電源墊VDD 132或135作為一測試電源墊，但並非用以限制本發明。在其它實施例中，電源墊VDD 131~135之任一者均可作為一測試電源墊。

另外，次通道153係用以電性連接待測晶片130的信號墊，用以令待測晶片130進入不同的操作模式，因此，次通道153的數量與待測晶片130的種類有關。舉例而言，若只需控制五個信號墊的位準，便可改變待測晶片130的操作模式，則次通道153的數量為5，用以傳送設定信號至相對應的五個信號墊。

第2圖為本發明之測試系統之部分示意圖。在本實施例中，待測晶片130尚未經過一封裝(package)程序。為方便說明，第2圖僅顯示測試機台110所欲檢測的電源墊VDD。如圖所示，電源墊VDD 131~135透過走線136，彼此電性連接。在本實施例中，走線136係為一網絡，用以使電源墊VDD 131~135彼此電性連接。

當測試治具120接觸待測晶片130時，次通道151~152電性連接待測晶片130的電源墊VDD 131~135，其中電源墊135係為一測試電源墊。

測試機台110具有一電壓源111、一電流偵測器112以及一電壓偵測器113。電壓源111透過主通道141及次通道151，提供一操作電壓Vdd予電源墊131~134。電流偵測器112偵測主通道141的電流。電壓偵測器113偵測主通道142的電壓。

在一第一測試期間，測試機台110透過主通道143(未顯示)提供第一設定信號予待測物130的信號墊(未顯示)，用以令待測晶片130操作於一第一模式。在一第二測試期間，測試機台110透過主通道143(未顯示)提供第二設定信號予待測物130的信號墊(未顯示)，用以令待測晶片130操作於一第二模式。

當待測晶片130操作於不同模式時，將具有不同的耗電量，其中具有最小耗電量的模式可作為第一模式，而具有最大耗電量的模式可作為第二模式。在本實施例中，當待測晶片130操作於第一模式(如待機或休眠模式)時，待測晶片具有一第一耗電量。當待測晶片130操作於第二模式(如主動模式)時，待測晶片130具有一第二耗電量，其中第二耗電量大於第一耗電量。

假設，第一模式係為一待機模式，當待測晶片130操作於待機模式時，電流偵測器112測量主通道141的電流I_standby，電壓偵測器113偵測主通道142的電壓 VDD_M_standby，用以產生一第一測量結果。第一測量結果如下式所示：Vdd-VDD_M_standby=I_standby*R………………(1)

其中，Vdd為電壓源111所產生的操作電壓；R為主通道141的等效阻抗。

假設第二模式係為一主動模式，當待測晶片130操作於主動模式時，電流偵測器112測量主通道141的電流I_active，並且電壓偵測器113偵測主通道142的電壓VDD_M_active，用以產生一第二測量結果。第二測量結果如下式所示：Vdd-VDD_M_active=I_active *R………………(2)

將式(2)減去式(1)，再化簡後，可得知主通道141的等效阻抗R：

在得知主通道141的等效阻抗R後，測試機台110便可得知主通道141及次通道151的氧化情形，也就是得知測試治具120的氧化情形。因此，在一可能實施例中，當等效阻抗R過大時，測試機台110便停止測試，並且測試人員可根據測試機台110所提供的氧化報告，即時處理主通道141及次通道151。

舉例而言，當氧化情況嚴重時，主通道141及次通道151可能會發生過燙的情形，進而導致主通道141及次通道151燒毀。然而，藉由測試機台110所提供的氧化報告，測試人員可適時地更換或是處理測試治具120，以避免測試治具120發生燒針情況，並延長測試治具120的壽命，並可縮短測試時間，提高可靠度。

第3圖為本發明之測試系統之另一實施例。第3圖相似第2圖，不同之處在於測試機台310更包括一比較單元314。在本實施例中，測試機台310可根據主通道341的等效阻抗R，適當地調整操作電壓Vdd，用以補償主通道341及次通道351氧化所造成的電壓降(voltage drop)及誤宰(overkill)。

如圖所示，測試機台310包括一電壓源311、一電流偵測器312、一電壓偵測器313以及一調整單元114。電壓源311提供電壓Vdd。電流偵測器312偵測主通道341的電流。電壓偵測器313偵測主通道342的電壓。調整單元314根據電壓偵測器113的偵測結果，適當地調整電壓源311所產生的電壓Vdd，再將調整後的結果，透過主通道341及次通道351，提供予電源墊331~334，用以補償通道氧化所造成的電壓降。

在其它實施例中，測試機台310可根據主通道341的等效阻抗R，調整測試治具320接觸待測晶片330的壓力，以避免測試治具320的探針刺破待測晶片330的接觸墊。

第4圖為本發明之測試系統之另一可能實施例。第4圖相似第3圖，不同之處在於，第4圖的待測晶片430已經過一封裝程序。如圖所示，待測晶片430包括一晶粒(die)431、電源墊VDD、連接線432、基板(substrate)433以及錫球434。

藉由連接線432及基板433，電源墊VDD彼此電性連接。雖然第4圖僅顯示電源墊VDD，但並非用以限制本發明。在其它實施例中，待測晶片430更包括其它的電源墊以及信號墊。

基板433耦接於錫球434與電源墊VDD之間，用以使錫球434電性連接電源墊VDD。在本實施例中，當測試治具420接觸待測晶片430時，次通道451及452將電性連接錫球434。在本實施例中，錫球434中的一錫球B5係作為一測試電源墊。

在第一測試期間，測試機台410的電壓源411提供一操作電壓Vdd，並透過主通道441及次通道451，傳送至錫球B1~B4，並透過其它主通道(未顯示)及次通道(未顯示)，提供第一設定信號予待測晶片430的信號墊，用以使待測晶片430操作於第一模式。在第二測試期間，測試機台410提供第二設定信號予待測晶片430的信號墊，用以使待測晶片430操作於第二模式。

當待測晶片430操作於不同模式時，測試機台410的電流偵測器412測量主通道441的電流，並且電壓偵測器413測量主通道442的電壓。測試機台410根據兩次的測量結果，判斷出主通道441的等效阻抗。由於測試系統400的測試原理與第2圖相同，故不再贅述。

第5圖為本發明之測試系統之另一可能實施例。第5圖相似第4圖，不同之處在於，第5圖的測試機台510更包括一比較單元514。由於第5圖的測試機台510的動作原理與第3圖的測試機台310的動作原理相同，故不再贅述。

第6圖係為待測晶片430的俯視圖。在本實施例中，待測晶片430係為一記憶體，並具有電源墊VDD、VDDQ、VSS、VSSQ、VDDS以及信號墊DQ0~DQ15、LDQA、A0~A12、/CS、/RAS、/CAS…等。本發明並不限定電源墊及信號墊的數量，其係根據待測晶片430的種類而定。

另外，接收相同位準的電源墊透過複數走線彼此電性連接，而接收不同位準的電源墊彼此相絕緣。舉例而言，電源墊VDD間彼此電性連接，但與電源墊VSS絕緣。再者，當測試機台410欲測試待測晶片430的電源墊VDD時，則將多個電源墊VDD中之一者作為一測試電源墊，並提供一操作電壓予其它的電源墊VDD。

藉由測量測試電源墊的電壓位準，便可得知測試機台與待測晶片間的等效阻抗。當等效阻抗過高時，測試人員可即時更換或維修測試治具，以增加測試治具的壽命，並可縮短測試時間，提高可靠度。

另外，藉由已知的等效阻抗，便可適當地調整測試機台所輸出的操作電壓，或是適當地調整測試治具接觸待測晶片的應力，因而最佳化測試過程。再者，本發明的測試系統可應用於未封裝或已封裝的待測晶片，並且不需額外增加測試墊，因此，大幅增加測試彈性。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、400、500‧‧‧測試系統

110、310、410、510‧‧‧測試機台

120、320、420、520‧‧‧測試治具

130、330、430、530‧‧‧待測晶片

141~143、341~342、441~442、541~542‧‧‧主通道

151~153、351~352、451~452、551~552‧‧‧次通道

VDD、VDDQ、VSS、VSSQ、VDDS、131~135、331~335‧‧‧電源墊

DQ0~DQ15、LDQA、A0~A12、/CS、/RAS、/CAS‧‧‧信號墊

136、336‧‧‧走線

431、531‧‧‧晶粒

432、532‧‧‧連接線

433、533‧‧‧基板

434、B1~B5、534‧‧‧錫球

第1圖係為本發明之測試系統之示意圖。

第2-5圖為本發明之測試系統之其它實施示意圖。

第6圖係為本發明之待測晶片之一可能俯視圖。

100‧‧‧測試系統

110‧‧‧測試機台

120‧‧‧測試治具

130‧‧‧待測晶片

141~143‧‧‧主通道

151~153‧‧‧次通道

VDD‧‧‧電源墊

Claims

一種晶片之測試系統，包括：一測試機台，具有一第一主通道、一第二主通道以及複數第三主通道；一測試治具，具有複數第一次通道、一第二次通道以及複數第三次通道，其中該等第一次通道電性連接該第一主通道，該第二次通道電性連接該第二主通道，該等第三次通道電性連接該等第三主通道；以及一待測晶片，包括：複數電源墊，每一電源墊透過複數走線電性連接其它電源墊；一測試電源墊，透過該等走線電性連接該等電源墊之至少一者；以及複數信號墊；其中當該測試治具接觸該待測晶片時，該等電源墊電性連接該等第一次通道，該測試電源墊電性連接該第二次通道，該等信號墊電性連接該等第三次通道。
如申請專利範圍第1項所述之晶片之測試系統，其中在一第一測試期間下，該測試機台透過該第一主通道，提供一操作電壓予該等電源墊，並透過該等第三主通道，提供複數第一設定信號予該等信號墊，用以令該待測晶片操作於一第一模式；在一第二測試期間下，該測試機台透過該第一主通道，提供該操作電壓予該等電源墊，並透過該等第三主通道，提供複數第二設定信號予該等信號墊，用以令該待測晶片操作於一第二模式；當該待測晶片操作於該第一模式時，該待測晶片具有一第一耗電量，當該待測晶片操作於該第二模式時，該待測晶片具有一第二耗電量，該第二耗電量大於該第一耗電量。
如申請專利範圍第1項所述之晶片之測試系統，其中在該第一測試期間，該測試機台測量該第一主通道的電流以及該第二主通道的電壓，用以產生一第一測量結果；在該第二測試期間，該測試機台測量該第一主通道的電流以及該第二主通道的電壓，用以產生一第二測量結果；以及該測試機台根據第一及第二測量結果，得知該第一通道的一等效阻抗。
如申請專利範圍第3項所述之晶片之測試系統，其中該測試機台根據該等效阻抗，調整該操作電壓。
如申請專利範圍第3項所述之晶片之測試系統，其中該測試機台根據該等效阻抗，調整該測試治具接觸該待測晶片的壓力。
如申請專利範圍第1項所述之晶片之測試系統，其中該待測晶片並未經過一封裝程序。
如申請專利範圍第1項所述之晶片之測試系統，其中該待測晶片已經過一封裝程序。
如申請專利範圍第7項所述之晶片之測試系統，其中該待測晶片更包括：複數錫球；以及一基板，耦接於該等錫球與該等電源墊及該測試電源墊之間，用以使該等錫球電性連接該等電源墊及該測試電源墊。