JP2006105841A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 プローブテストにおいて、短チャネル効果などに発生するリーク電流以外の不良を容易に検出する。
【解決手段】 スクリーニングテスト前のスタンバイテストで、各テストポイントでの消費電流を測定し、それら消費電流値が第１の消費電流しきい値よりも大きい場合には、その半導体装置を不良とする。また、測定した消費電流値が判定基準範囲値内にあるかを判断し、範囲値外の半導体装置を不良とする。次に、スクリーニングテスト後のスタンバイテストでは、各テストポイントで測定した消費電流とスクリーニングテスト前に測定した消費電流との差分を算出し、それらが第２の消費電流しきい値よりも大きい半導体装置を不良品とする。続いて、スクリーニングテスト後に測定した消費電流値が第１の消費電流しきい値よりも小さいかを判断し、大きい消費電流値の半導体装置を不良品とする。
【選択図】 図２

Description

本発明は、半導体装置の製造技術に関し、特に、プローブテストにおける半導体装置の不良検出に適用して有効な技術に関するものである。

半導体装置の電気的特性を検査するプローブテストにおいて、ロジックテスト（機能テスト）で不良品と判別できない軽度な不具合を有した半導体装置を判別する有効なテスト技術として、いわゆるスタンバイテストが知られている。

このスタンバイテストは、たとえば、半導体装置の全機能が停止している状態（スタンバイモード）において、内部論理回路を様々な状態で固定した複数のテストポイントで半導体装置の消費電流を測定し、それら測定した電流値が、任意のしきい値よりも高いか低いかを判定（絶対値判定）することによって良品／不良品の判定を行っている。

なお、この種の半導体集積回路装置における静止時の電流テスト技術としては、半導体集積回路装置の２個以上の論理組合せ状態において、静止時の電源電流を測定し、この電源電流の最大値と電源電流の最小値とを半導体集積回路装置の電流測定装置で測定し、それら電源電流の最大値と最小値との差分を演算し、その差分が、メモリに予め記憶されている一定の値を越える場合に、該半導体集積回路装置をスクリーニング不良とするもの（特許文献１参照）、半導体集積回路装置を構成する複数素子の論理状態を順次変更設定しつつ、該複数素子を介した静止時電源電流を複数回測定し、それら測定された複数の電流値から最大値と最小値とを抽出し、その差分が所定の差分値を超えた際に半導体集積回路装置を不良と判定するもの（特許文献２参照）、および半導体集積回路に与えられる電源電流値を出力する電流値出力手段より出力される電流値を、任意の時点で保持し、現在の電流値と保持された電流値との電流値差と判定基準値とを比較し、その電源電流値の差をもって半導体集積回路装置の良否判定するもの（特許文献３参照）などがある。
特開２０００−８８９１４号公報 特開２００１−２１６０９号公報 特開２００３−８４０４８号公報

ところが、上記のような半導体装置におけるスタンバイテスト技術では、次のような問題点があることが本発明者により見い出された。

近年、半導体集積回路装置における半導体デバイスの微細化に伴い、ＭＯＳトランジスタの短チャネル効果によるリーク電流が増大する傾向にある。短チャネル効果によるリーク電流は、プロセスの製造ばらつきに大きく左右されために、この製造ばらつきを考慮して絶対判定を行う場合、判定基準となる電流値が大きくなってしまうことになる。

そのため、短チャネル効果によるリーク電流であるか不良によるリーク電流であるかを判定することが困難となり、半導体装置の不良品を判定することが困難となってしまうという問題がある。

本発明の目的は、プローブテストにおいて、短チャネル効果などに発生するリーク電流以外の不良を容易に検出することのできるテスト技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体装置の製造方法は、半導体装置に設けられた内部論理回路の全機能が停止しているスタンバイ状態で、該内部論理回路のノードにおける固定状態を変更するテストポイントを任意に変更しながら複数の消費電流値を測定する第１のテスト工程と、内部論理回路の全機能が停止しているスタンバイ状態で、該内部論理回路のノードにおける固定状態を任意に変更しながら複数の消費電流値を測定する第２のテスト工程と、第１のテスト工程で測定した各々の消費電流値と第２のテスト工程で測定した各々の消費電流値との差分を算出し、それら算出した消費電流値が、第１の判定範囲値外の場合に半導体装置を不良と判定する工程とを有したものである。

また、本発明による半導体装置の製造方法は、前記第１のテスト工程と前記第２のテスト工程との間に、少なくとも半導体装置を高温／高電圧で動作させる第３のテスト工程を有するものである。

さらに、本発明による半導体装置の製造方法は、前記第１のテスト工程が、該第１のテスト工程における各々のテストポイントで測定された消費電流値が、第２の判定範囲値外の場合に半導体装置を不良品と判定する工程を有し、前記第２のテスト工程が、該第２のテスト工程における各々のテストポイントで測定された消費電流値が、第２の判定範囲値外の場合に半導体装置を不良品と判定する工程を有するものである。

また、本発明による半導体装置の製造方法は、半導体装置のテストポイントが、少なくとも、内部論理回路によってすべてのノードが固定となる第１のテストポイント、半導体装置のレジスタに先頭アドレスから’０’と’１’とを交互に書き込む第２のテストポイント、半導体装置のレジスタに先頭アドレスから’１’と’０’とを交互に書き込む第３のテストポイント、半導体装置の外部ポートから、’１’と’０’とが交互に出力される第４のテストポイント、および半導体装置の外部ポートから、’０’と’１’とが交互に出力される第５のテストポイントを有するものである。

さらに、本発明による半導体装置の製造方法は、前記第１、および第２のテスト工程において、半導体装置の内部動作電源電圧を外部から供給するものである。

さらに、本発明による半導体装置の製造方法は、前記第１、および第２のテスト工程において、半導体装置のトランジスタのバックバイアス制御を行うものである。

また、本願のその他の発明の概要を簡単に示す。

本発明による半導体装置の製造方法は、半導体装置に設けられた内部論理回路の全機能が停止しているスタンバイ状態で、該内部論理回路のノードにおける固定状態を変更するテストポイントを任意に変更しながら複数の消費電流値を測定するテストをｎ回を行うテスト工程と、任意のテスト工程で測定した各々の消費電流値と任意のテスト工程の前工程、または後工程のいずれかで行われたテスト工程で測定した各々の消費電流値との差分を算出し、それら算出した消費電流値が、第１の判定範囲値外の場合に半導体装置を不良と判定する判定工程とを有したものである。

また、本発明による半導体装置の製造方法は、任意の前記テスト工程の間に、少なくとも半導体装置を高温／高電圧で動作させる第３のテスト工程を有するものである。

さらに、本発明による半導体装置の製造方法は、前記テスト工程が、該テスト工程における各々のテストポイントで測定された消費電流値が、第２の判定範囲値外の場合に半導体装置を不良品と判定する工程を有することを有するものである。

また、本発明による半導体装置の製造方法は、前記半導体装置のテストポイントが、少なくとも、内部論理回路によってすべてのノードが固定となる第１のテストポイント、半導体装置のレジスタに先頭アドレスから’０’と’１’とを交互に書き込む第２のテストポイント、半導体装置のレジスタに先頭アドレスから’１’と’０’とを交互に書き込む第３のテストポイント、半導体装置の外部ポートから、’１’と’０’とが交互に出力される第４のテストポイント、および半導体装置の外部ポートから、’０’と’１’とが交互に出力される第５のテストポイントを有するものである。

さらに、本発明による半導体装置の製造方法は、前記テスト工程において、半導体装置の内部動作電源電圧を外部から供給するものである。

また、本発明による半導体装置の製造方法は、前記ｎ回のテスト工程において、半導体装置のトランジスタのバックバイアス制御を行うものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

（１）単チャネル効果などによるリーク電流との判別を高精度に行いながら、半導体装置の不良品を容易に検出することができる。

（２）上記（１）により、半導体装置の信頼性を大幅に向上させることができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図１は、本発明の一実施の形態による半導体検査装置の構成を示す説明図、図２は、図１の半導体検査装置によるプローブテストの工程を示したフローチャート、図３は、図２のプローブテストに示すスタンバイテストの説明図、図４は、図１の半導体検査装置に検査される半導体装置における内部論理部の一例を示した説明図、図５は、スタンバイモードのテストポイントと半導体装置の内部論理回路のノードとの組み合わせのカバレジの一例を示した説明図、図６は、良品の半導体装置と不良品の半導体装置とのスタンバイテストにおける消費電流値の一例を示した説明図、図７は、半導体装置の不良により発生する消費電流の増減例を示す説明図、図８は、図２のロジックテスト終了後に実施されるスタンバイテストの一例を示すフローチャート、図９は、図２のスクリーニングテストの終了後に実施されるスタンバイテストの一例を示すフローチャート、図１０は、図２のロジックテスト終了後に実施されるスタンバイテストの他の例を示すフローチャート、図１１は、図２のスクリーニングテストの終了後に実施されるスタンバイテストの他の例を示すフローチャートである。

本実施の形態において、半導体検査装置１は、半導体ウエハにおける個々の半導体チップに形成された電極上にプローブ針を当てて各半導体チップの電気的試験を行う。半導体検査装置１は、図１の上方に示すように、テスタ２、制御装置３、およびテスタ端末４から構成されている。

テスタ２は、半導体ウエハに形成された個々の半導体チップの各電極とテスト回路とを接続し、半導体チップのテストを行う。制御装置３は、たとえば、ワークステーションやパーソナルコンピュータなどからなり、テストシステムにおけるすべての制御を司る。制御装置３には、内蔵メモリ３ａが設けられており、該内蔵メモリ３ａは、テストプログラム、テストパターン、変数などの様々なデータを格納する。

テスタ２は、図１の下方に示すように、プローブカード２ａ、ならびにテストヘッド２ｂなどから構成されている。プローブカード２ａは、半導体ウエハＷに形成された半導体チップの電極部の配置に合わせた導電性のプローブ針２ａ₁ が複数本配列されたカードであり、各半導体チップの電極部とテスト回路とを電気的に接続する。

プローブカード２ａには、テストヘッド２ｂが接続されている。このテストヘッド２ｂには、被測定デバイスである半導体チップに印加する直流電源などを生成する電源回路、タイミングジェネレータ出力、パターンジェネレータ出力部、およびデバイス出力を測定部に取り込むための入力部などから構成されており、半導体チップの評価などを行う。

図２は、半導体検査装置１によるプローブテストの工程を示したフローチャートである。

始めに、半導体ウエハ上に形成された個々の半導体チップにおけるロジックテストを行う（ステップＳ１０１）。そして、ロジックテストが終了すると、スタンバイテスト（第１のテスト工程）を行う（ステップＳ１０２）。続いて、スクリーニングテスト（第３のテスト工程）を行った後（ステップＳ１０３）、再び、スタンバイテスト（第２のテスト工程）を行う（ステップＳ１０４）。その後、ＤＣテストを行い（ステップＳ１０５）、続いて、再度ロジックテストを行う（ステップＳ１０６）。

ロジックテストは、半導体装置に搭載されたすべての機能を確認するテストである。半導体装置の判定は、たとえば、半導体装置の機能が動作する際に出力される信号状態が理想値と差がなければ良品と判定される。

スタンバイテストは、半導体装置をスタンバイモード（全機能が停止した状態）に設定し、その消費電流を測定するテストである。スクリーニングテストは、半導体装置を高温、高電圧で動作させる。

ＤＣテストは、ハードウェアマニュアルに記載したＤＣ特性を保証し得るかを確認するテストであり、大きく分けて消費電流テストやリーク電流テストなどのスタンバイテスト以外のテストである。

次に、ステップＳ１０２，Ｓ１０４の処理におけるスタンバイテストの種類について説明する。

スタンバイテストの種類は、たとえば、図３に示すように、１種類のハードウェアスタンバイ、および１０種類のソフトウェアスタンバイから構成されている。

ハードウェアスタンバイは、半導体装置の内部論理回路によってすべてのノードが固定となるテストポイント（テストポイントａ）のモードであり、ソフトウェアスタンバイは、特定の命令を実行することによって、ＲＡＭ、レジスタ、ポート以外のすべてのノードを固定するテストポイント（テストポイントｂ〜ｋ）のモードである。

ソフトウェアスタンバイは、すべての内部レジスタが’５５’をライトするテストポイント（テストポイントｂ）、すべての内部レジスタが’ＡＡ’をライトするテストポイント（テストポイントｃ）、すべての外部ポートが’５５’を出力するテストポイント（テストポイントｄ）、すべての外部ポートが’ＡＡ’を出力するテストポイント（テストポイントｅ）、ならびに後述するカバレジ（図５）がほぼ収束するように追加した６つのテストポイント（テストポイントｆ〜ｋ）からなる。

図４は、半導体装置における内部論理部の一例を示した図である。

半導体装置は、図示するように、外部ポートを介して入力される信号と内部のレジスタＲにより、各論理回路ＬＧのノードが決まることになる。つまり、外部入力信号の状態とレジスタＲの状態との組み合わせ分だけ、ノードの種類が存在することになる。しかし、入力信号の状態とレジスタＲの状態とのすべての組み合わせを再現することは、大量のテストパターンを必要とするために現実的ではない。そこで、テストパターンのカバレジから、ソフトウェアスタンバイにおけるテストポイント数を決定する。

図５は、ある半導体装置におけるスタンバイモードのテストポイントと該半導体装置の内部ノードとの組み合わせのカバレジを示した説明図である。

図示するように、この半導体装置の場合、１１本のテストポイントからカバレジが収束しており、テストポイントを増加させても１２本以降は、カバレジはほとんど上がっていない。よって、ここでは、１１本のテストポイントでスタンバイテストを実施している。

図５においては、ある半導体装置のカバレジの一例を示したものであり、図３に示したカバレジがほぼ収束するように追加したテストポイントは、半導体装置毎に異なるカバレジの収束数に依存して増減することになる。

たとえば、１５本のテストポイントからカバレジが収束する半導体装置の場合には、追加のテストポイントが１１本となり、８本のテストポイントからカバレジが収束する半導体装置の際には、追加のテストポイントが４本となる。

また、ハードウェアスタンバイとソフトウェアスタンバイとの違いについて説明する。

ハードウェアスタンバイは、図示するように、半導体装置に設けられたスタンバイ端子を’０’にすることによって、論理回路のすべてのノードが’１’（または’０’）に固定される状態である。このとき、すべてのレジスタに格納されるビット値は、’１’（または’０’）となっている。

ソフトウェアスタンバイは、レジスタに設けられたスタンバイモードを設定するスタンバイビットを’０’に設定することにより、内部ノードが固定される。但し、ハードウェアスタンバイと異なり、論理回路のノードの状態は、レジスタの設定値、および外部から入力される信号の状態よって決定されることになる。

さらに、図３に示したソフトウェアスタンバイにおけるレジスタが’５５’をライト（５５ライト）するテストポイント、およびレジスタが’ＡＡ’をライト（ＡＡライト）するテストポイントについて説明する。ここでは、レジスタＲが、たとえば、８ビットレジスタからなる場合の例について示している。

５５ライトとは、８ビットレジスタからなるレジスタＲに、先頭レジスタから、’０１０１０１０１’を書き込んだ状態である。また、ＡＡライトとは、８ビットレジスタからなるレジスタＲに、先頭レジスタから、’１０１０１０１０’を書き込んだ状態である。

また、図３に示した外部ポートが’５５’を出力（ＡＬＬ’５５’出力）するテストポイント、ならびに外部ポートが’ＡＡ’を出力（ＡＬＬ’ＡＡ’出力）するテストポイントについて説明する。ここでは、外部ポートがたとえば、８ビットポートの場合の例について示している。

ＡＬＬ’５５’出力とは、８ビットポートにおいて、先頭から、’０１０１０１０１’の信号が出力された状態である。また、ＡＬＬ’ＡＡ’出力とは、８ビットポートの先頭から’１０１０１０１０’の信号が出力された状態である。

図６は、良品の半導体装置と不良品の半導体装置とのスタンバイテストにおける消費電流値を示した説明図である。

図６において、横軸はスタンバイテストの種類（テストポイントａ〜ｋ）を示し、縦軸は各スタンバイテストの種類における半導体装置の消費電流値を示す。

図示するように、良品の半導体装置（図中、正常品１，２）では、同一の半導体装置であれば、各テストポイントａ〜ｋにおいて、消費電流値がほぼ一定となっている。ところが、不良品の半導体装置（不良品１，２）においては、スタンバイテストの種類（テストポイントｇ，ｄ）によって、消費電流値がほぼ一定とはならず、電流差が大きくなっている。

不良品１の半導体装置における消費電流値の増加の一例について説明する。

図７の上方に示すように、たとえば、２つのインバータＩｖ１，Ｉｖ２が直列接続されており、これらインバータＩｖ１，Ｉｖ２間に基準電位ＶＳＳへのリークパスがあるとすると、図７の右側下方に示すように、インバータＩｖ１の入力部のノードが’０’となると大きなリーク電流が流れ（テストポイントｇ）で大きなリーク電流が流れることになる。

また、その他のスタンバイテストの種類では、図７の左側下方に示すように、インバータＩｖ１に’１’が入力されることなり、基準電位ＶＳＳとの電位差がないためにリーク電流が流れずスタンバイ電流値に大きな変化がないことになる。

不良品１，２の半導体装置は、いずれも絶対判定値を下回っているために、個々の半導体装置におけるスタンバイ電流値によって良品／不良品を判定する絶対判定では問題とならないサンプルとなってしまう。そこで、本実施の形態による電流相対値判定を行うことによって、絶対判定では検出できない不良品の半導体装置を容易に検出することができる。

次に、本実施の形態における半導体検査装置１によって実施されるプローブテストにおけるスタンバイテスト、および電流差分判定の処理について説明する。

図８は、ロジックテスト終了後に実施されるスタンバイテスト（図２、ステップＳ１０２の処理）の一例を示すフローチャートである。

まず、図３に示したテストポイントａ〜ｋによるスタンバイテストを行い、各々のテストポイントａ〜ｋでの消費電流（スタンバイ電流）をそれぞれ測定する（ステップＳ２０１）。半導体検査装置１の制御装置３では、テストポイントａ〜ｋで測定された消費電流を変数Ａ１〜Ｋ１にそれぞれ代入し、該制御装置３に設けられた内蔵メモリ３ａに格納する。

その後、制御装置３は、各々のテストポイントａ〜ｋで測定した消費電流値が、内蔵メモリ３ａなどに予め設定されている第１の消費電流しきい値（たとえば、約９０μＡ程度）よりも大きいか否かをそれぞれ判断する（ステップＳ２０２）。

ステップＳ２０２の処理において、測定された消費電流値のうち、第１の消費電流しきい値よりも大きい消費電流値がある場合には、その半導体装置を不良品とする（ステップＳ２０３）。

続いて、ステップＳ２０３の処理で良品となった半導体装置において、測定された消費電流値が、第１の消費電流しきい値よりも小さい場合には、各々のテストポイントａ〜ｋで測定した消費電流値が、内蔵メモリ３ａなどに予め格納された判定基準範囲値（第２の判定範囲値）内（たとえば、±約５μＡ程度）にあり、ほぼ同じ程度か否かを判断する（ステップＳ２０４）。

ステップＳ２０４の処理において、各々のテストポイントａ〜ｋで測定した消費電流値が判定基準範囲値内にあり、ほぼ同じ程度の値である場合には、後工程のスクリーニングテスト（図２、Ｓ１０３の処理）を行い、測定した消費電流値が、判定基準範囲値外のほぼ同じ程度でなければその半導体装置を不良品とする（ステップＳ２０５）。

次に、スクリーニングテストの終了後に実施されるスタンバイテストの一例を図９のフローチャートを用いて説明する。

まず、ステップＳ２０１の処理と同様に、図３に示したテストポイントａ〜ｋによるスタンバイテストを行い、各々のテストポイントａ〜ｋでの消費電流を測定する（ステップＳ３０１）。

この場合も同様に、半導体検査装置１の制御装置３では、テストポイントａ〜ｋで測定された消費電流を変数Ａ２〜Ｋ２にそれぞれ代入し、該制御装置３に設けられた内蔵メモリ３ａに格納する。

続いて、ステップＳ３０１の処理で測定したテストポイントａ〜ｋによる消費電流（変数Ａ２〜Ｋ２）とステップＳ２０１の処理で測定したテストポイントａ〜ｋによる消費電流値（変数Ａ１〜Ｋ１）との差分を制御装置３がテストポイントａ〜ｋ毎に算出（たとえば、（変数Ａ２−変数Ａ１）＝Ａ３）し（ステップＳ３０２）、それら算出した消費電流値（Ａ３〜Ｋ３）と内蔵メモリ３ａなどに予め設定された第２の消費電流しきい値（第１の判定範囲値）とを比較する（ステップＳ３０３）。

算出した消費電流値うち、第２の消費電流しきい値（たとえば、約５μＡ程度）よりも大きい消費電流値がある場合には、その半導体装置を不良品とする（ステップＳ３０４）。

また、ステップＳ３０４の処理で良品となった半導体装置において、算出したすべての消費電流値が第２の消費電流しきい値よりもそれぞれ小さい場合には、ステップＳ３０１で測定した消費電流値が第１の消費電流しきい値よりも小さいか否かを判断する（ステップＳ３０５）。

各々のテストポイントａ〜ｋで測定した消費電流値のうち、第１の消費電流しきい値よりも大きい消費電流値がある場合には、その半導体装置を不良品とする（ステップＳ３０６）。

また、テストポイントａ〜ｋで測定した消費電流値が第２の消費電流しきい値よりも小さい場合には、ステップＳ３０１で測定した各々のテストポイントａ〜ｋで測定した消費電流値（Ａ２〜Ｋ２）が判定基準範囲値（たとえば、±約５μＡ程度）内にあり、ほぼ同じ程度の値か否かを判断し（ステップＳ３０７）、消費電流値が同じ程度であれば、後工程のＤＣテスト（図２、ステップ１０５）を実行し、同じ程度でなければ、その半導体装置を不良とする（ステップＳ３０８）。

さらに、図８、図９に示すスタンバイテストにおいては、半導体装置の内部動作電源電圧を、たとえば、電源回路外付け用容量端子などの外部ポートを介して外部から供給するようにしてもよい。

これにより、半導体装置における内部動作電源電圧が安定するので、スタンバイテストにおいて、より正確な消費電流を測定することが可能となる。

ここで、第１の消費電流しきい値、第２の消費電流しきい値、および判定基準範囲値は、一例を示したものであり、品種の異なる半導体装置毎にこれらの値は増減する。

また、ロジックテスト終了後に実施されるスタンバイテスト（図２、ステップＳ１０２の処理）、およびスクリーニングテスト（図２、ステップＳ１０３）の終了後に実施されるスタンバイテストにおける他の処理例を、図１０、図１１のフローチャートを用いてそれぞれ説明する。

まず、図１０において、図３に示したテストポイントａ〜ｋによるスタンバイテストを行い、各々のテストポイントａ〜ｋでの消費電流をそれぞれ測定する（ステップＳ４０１）。制御装置３は、テストポイントａ〜ｋで測定された消費電流を変数Ａ１〜Ｋ１にそれぞれ代入し、内蔵メモリ３ａに格納する。

その後、制御装置３は、各々のテストポイントａ〜ｋで測定した消費電流値が、予め設定されている第１の消費電流しきい値よりも大きいか否かをそれぞれ判断する（ステップＳ４０２）。

このステップＳ４０２の処理において、測定された消費電流値のうち、第１の消費電流しきい値よりも大きい消費電流値がある場合には、その半導体装置を不良とし（ステップＳ４０３）、すべての測定された消費電流値が、第１の消費電流しきい値よりも小さい場合には、各々のテストポイントａ〜ｋで測定した消費電流値がほぼ同じ程度の値か否かを判断する（ステップＳ４０４）。

ステップＳ４０４の処理において、各々のテストポイントａ〜ｋで測定した消費電流値がほぼ同じ程度の値である場合には、後工程のスクリーニングテスト（図２、Ｓ１０３の処理）を行い、測定した消費電流値がほぼ同じ程度でなければその半導体装置を不良品とする（ステップＳ２０５）。

次に、スクリーニングテストの終了後に実施されるスタンバイテストにおいて、図１１に示すように、ステップＳ２０１の処理と同様に、図３に示したテストポイントａ〜ｋによるスタンバイテストを行い、各々のテストポイントａ〜ｋでの消費電流を測定する（ステップＳ５０１）。

ここでも同様に、半導体検査装置１の制御装置３では、テストポイントａ〜ｋで測定された消費電流を変数Ａ２〜Ｋ２にそれぞれ代入し、該制御装置３に設けられた内蔵メモリ３ａに格納される。

続いて、ステップＳ５０１の処理で測定したテストポイントａ〜ｋによる消費電流（変数Ａ２〜Ｋ２）とステップＳ２０１の処理で測定したテストポイントａ〜ｋによる消費電流値（変数Ａ１〜Ｋ１）との差分を制御装置３がテストポイントａ〜ｋ毎に算出（たとえば、（変数Ａ２−変数Ａ１）＝Ａ３）し（ステップＳ５０２）、それら算出した消費電流値（Ａ３〜Ｋ３）がほぼ同じ程度であるか否かを比較する（ステップＳ５０３）。算出した消費電流値がほぼ同じ程度でない場合にはその半導体装置を不良品とする（ステップＳ５０４）。

また、算出した消費電流値がほぼ同じ程度の値の場合には、ステップＳ５０１で測定した消費電流値が第１の消費電流しきい値よりも小さいか否かを判断する（ステップＳ５０５）。各々のテストポイントａ〜ｋで測定した消費電流値のうち、第１の消費電流しきい値よりも大きい消費電流値がある場合にはその半導体装置を不良品とする（ステップＳ５０６）。

ステップＳ５０６の処理で良品となった半導体装置において、テストポイントａ〜ｋで測定した消費電流値が第１の消費電流しきい値よりも小さい場合には、ステップＳ４０１の処理で測定したテストポイントａの測定値とステップＳ５０１の処理で測定したテストポイントａ〜ｋの消費電力とをそれぞれ比較する（ステップＳ５０７〜Ｓ５１７）。

これらステップＳ５０７〜Ｓ５１７の処理において、比較した消費電流値が同じ程度でない場合には、その半導体装置を不良品とする（ステップＳ５１８）。

それにより、本実施の形態によれば、単チャネル効果などによる半導体装置のリーク電流との判別を容易に行うことが可能となり、ロジックテストにおいて選別することのできなかった不良を容易に判別することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

たとえば、前記実施の形態では、スタンバイテストをスクリーングテストの前後工程でそれぞれ行う場合について記載したが、このスタンバイテストのテスト回数は、２回以上の複数回のスタンバイテストを任意の工程で行うようにしてもよい。

本発明の半導体装置の製造方法は、プローブテストにおける半導体装置の不良判別技術に適している。

本発明の一実施の形態による半導体検査装置の構成を示す説明図である。 図１の半導体検査装置によるプローブテストの工程を示したフローチャートである。 図２のプローブテストに示すスタンバイテストの説明図である。 図１の半導体検査装置に検査される半導体装置における内部論理部の一例を示した説明図である。 スタンバイモードのテストポイントと半導体装置の内部論理回路のノードとの組み合わせのカバレジの一例を示した説明図である。 良品の半導体装置と不良品の半導体装置とのスタンバイテストにおける消費電流値の一例を示した説明図である。 半導体装置の不良により発生する消費電流の増減例を示す説明図である。 図２のロジックテスト終了後に実施されるスタンバイテストの一例を示すフローチャートである。 図２のスクリーニングテストの終了後に実施されるスタンバイテストの一例を示すフローチャートである。 図２のロジックテスト終了後に実施されるスタンバイテストの他の例を示すフローチャートである。 図２のスクリーニングテストの終了後に実施されるスタンバイテストの他の例を示すフローチャートである。

符号の説明

１ 半導体検査装置
２ テスタ
２ａ プローブカード
２ａ₁ プローブ針
２ｂ テストヘッド
３ 制御装置
３ａ 内蔵メモリ
４ テスタ端末
Ｗ 半導体ウエハ

Claims (12)

1. 半導体装置に設けられた内部論理回路の全機能が停止しているスタンバイ状態で、前記内部論理回路のノードにおける固定状態を変更するテストポイントを任意に変更しながら複数の消費電流値を測定する第１のテスト工程と、
   前記内部論理回路の全機能が停止しているスタンバイ状態で、前記内部論理回路のノードにおける固定状態を任意に変更しながら複数の消費電流値を測定する第２のテスト工程と、
   前記第１のテスト工程で測定した各々の消費電流値と前記第２のテスト工程で測定した各々の消費電流値との差分を算出し、それら算出した消費電流値が、第１の判定範囲値外の場合に前記半導体装置を不良と判定する工程とを有したことを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記第１のテスト工程と前記第２のテスト工程との間に、少なくとも前記半導体装置を高温／高電圧で動作させる第３のテスト工程を有することを特徴とする半導体装置の製造方法。
3. 請求項１または２記載の半導体装置の製造方法において、
   前記第１のテスト工程は、前記第１のテスト工程における各々のテストポイントで測定された消費電流値が、第２の判定範囲値外の場合に前記半導体装置を不良品と判定する工程を有し、
   前記第２のテスト工程は、前記第２のテスト工程における各々のテストポイントで測定された消費電流値が、第２の判定範囲値外の場合に前記半導体装置を不良品と判定する工程を有することを特徴とする半導体装置の製造方法。
4. 請求項１〜３のいずれか１項に記載の半導体装置の製造方法において、
   前記半導体装置のテストポイントは、少なくとも、前記内部論理回路によってすべてのノードが固定となる第１のテストポイント、前記半導体装置のレジスタに先頭アドレスから’０’と’１’とを交互に書き込む第２のテストポイント、前記半導体装置のレジスタに先頭アドレスから’１’と’０’とを交互に書き込む第３のテストポイント、前記半導体装置の外部ポートから、’１’と’０’とが交互に出力される第４のテストポイント、および前記半導体装置の外部ポートから、’０’と’１’とが交互に出力される第５のテストポイントを有することを特徴とする半導体装置の製造方法。
5. 請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、
   前記第１、および第２のテスト工程は、前記半導体装置の内部動作電源電圧を外部から供給することを特徴とする半導体装置の製造方法。
6. 請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
   前記第１、および第２のテスト工程は、前記半導体装置のトランジスタのバックバイアス制御を行うことを特徴とする半導体装置の製造方法。
7. 半導体装置に設けられた内部論理回路の全機能が停止しているスタンバイ状態で、前記内部論理回路のノードにおける固定状態を変更するテストポイントを任意に変更しながら複数の消費電流値を測定するテストをｎ回を行うテスト工程と、
   任意の前記テスト工程で測定した各々の消費電流値と前記任意のテスト工程の前工程、または後工程のいずれかで行われた前記テスト工程で測定した各々の消費電流値との差分を算出し、それら算出した消費電流値が、第１の判定範囲値外の場合に前記半導体装置を不良と判定する判定工程とを有したことを特徴とする半導体装置の製造方法。
8. 請求項７記載の半導体装置の製造方法において、
   任意の前記テスト工程の間に、少なくとも前記半導体装置を高温／高電圧で動作させる第３のテスト工程を有することを特徴とする半導体装置の製造方法。
9. 請求項７または８記載の半導体装置の製造方法において、
   前記テスト工程は、前記テスト工程における各々のテストポイントで測定された消費電流値が、第２の判定範囲値外の場合に前記半導体装置を不良品と判定する工程を有することを有することを特徴とする半導体装置の製造方法。
10. 請求項７〜９のいずれか１項に記載の半導体装置の製造方法において、
    前記半導体装置のテストポイントは、少なくとも、前記内部論理回路によってすべてのノードが固定となる第１のテストポイント、前記半導体装置のレジスタに先頭アドレスから’０’と’１’とを交互に書き込む第２のテストポイント、前記半導体装置のレジスタに先頭アドレスから’１’と’０’とを交互に書き込む第３のテストポイント、前記半導体装置の外部ポートから、’１’と’０’とが交互に出力される第４のテストポイント、および前記半導体装置の外部ポートから、’０’と’１’とが交互に出力される第５のテストポイントを有することを特徴とする半導体装置の製造方法。
11. 請求項７〜１０のいずれか１項に記載の半導体装置の製造方法において、
    前記テスト工程は、前記半導体装置の内部動作電源電圧を外部から供給することを特徴とする半導体装置の製造方法。
12. 請求項７〜１１のいずれか１項に記載の半導体装置の製造方法において、
    前記ｎ回のテスト工程は、前記半導体装置のトランジスタのバックバイアス制御を行うことを特徴とする半導体装置の製造方法。

Images