KR101575959B1 - 프로브 테스터 및 프로브 테스트 방법 - Google Patents

프로브 테스터 및 프로브 테스트 방법 Download PDF

Info

Publication number
KR101575959B1
KR101575959B1 KR1020140062565A KR20140062565A KR101575959B1 KR 101575959 B1 KR101575959 B1 KR 101575959B1 KR 1020140062565 A KR1020140062565 A KR 1020140062565A KR 20140062565 A KR20140062565 A KR 20140062565A KR 101575959 B1 KR101575959 B1 KR 101575959B1
Authority
KR
South Korea
Prior art keywords
transistor
transistors
probe
needle
pad
Prior art date
Application number
KR1020140062565A
Other languages
English (en)
Other versions
KR20150134982A (ko
Inventor
김남형
이재성
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020140062565A priority Critical patent/KR101575959B1/ko
Publication of KR20150134982A publication Critical patent/KR20150134982A/ko
Application granted granted Critical
Publication of KR101575959B1 publication Critical patent/KR101575959B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 간단한 회로 구성을 통해 측정용 프로브의 이상 유무를 테스트 할 수 있는 프로브 테스터 및 프로브 테스트 방법에 관한 것이다.
본 발명의 일실시예에 의한 프로브 테스터는 프로브의 이상 유무를 테스트하기 위한 테스터에 있어서, 상기 프로브에 구비된 바늘이 접촉될 수 있는 복수의 패드; 및 상기 복수의 패드에 각각 연결되는 복수의 제1트랜지스터 및 제2트랜지스터-상기 제1트랜지스터 및 제2트랜지스터는 병렬로 연결되고, 상기 제2트랜지스터 사이즈는 상기 제1트랜지스터 사이즈보다 큼-;를 포함할 수 있다. 특히, 상기 복수의 제1트랜지스터 및 상기 제2트랜지스터는 개별적으로 온(on)/오프(off)가 제어될 수 있다.

Description

프로브 테스터 및 프로브 테스트 방법{PROBE TESTER AND PROBE TEST METHOD}
본 발명은 프로브 테스터 및 프로브 테스트 방법에 관한 것으로, 보다 상세하게는 간단한 회로 구성을 통해 측정용 프로브의 이상 유무를 테스트 할 수 있는 프로브 테스터 및 프로브 테스트 방법에 관한 것이다.
일반적으로, 반도체 장치는 반도체 기판 상에 패턴을 형성하는 공정과, 패턴이 형성된 반도체 기판을 복수개의 칩들로 형성하는 공정으로 제조된다. 한편, 이러한 공정들 사이에는 각 칩들의 전기적 특성을 검사하기 위한 공정(Electrical Die Sorting: 이하 EDS 공정)을 수행하게 된다.
EDS 공정은 비정상 칩을 판별하기 위한 공정으로서, 각 칩들에 검사 전류를 공급하여 각 칩들로부터 출력되는 전기적 신호를 검사하여 칩들의 불량 여부를 판별하기 위해, 각 칩에 프로브(probe)를 직접 접촉시켜 전기적으로 그 성능을 검사하는 자동화된 프로빙 검사장치를 사용한다. 관련된 선행문헌으로 공개특허 10-2011-0079723호가 있다.
한편, 반도체 기반 고주파 회로 또는 시스템 제작 시 일반적으로 웨이퍼(wafer) 상에서 프로빙(probing) 방식을 통해 측정이 이루어진다. 이 때 사용되는 프로브(probe)의 경우 크기가 작고 민감하여 측정 시 고장률이 상당히 높으며, 고장 시 프로브 이상 유무를 파악하기 어렵다.
따라서 사용자게 손쉽게 프로브의 이상 유무를 판단할 수 있는 기술에 대한 연구가 필요한 실정이다.
본 발명의 목적은 간단한 회로 구성을 통해 사용자가 프로브의 이상 유무를 빠르게 판단할 수 있는 프로브 테스터 및 프로브 테스트 방법을 제공하는 데 있다.
본 발명의 목적은 프로브에 구비된 복수의 바늘의 이상 유무를 개별적으로 판단할 수 있는 프로브 테스터 및 프로브 테스트 방법을 제공하는 데 있다.
상기 목적을 달성하기 위해 본 발명의 일실시예에 의하면, 프로브의 이상 유무를 테스트하기 위한 테스터에 있어서, 상기 프로브에 구비된 바늘이 접촉될 수 있는 복수의 패드; 및 상기 복수의 패드에 각각 연결되는 복수의 제1트랜지스터 및 제2트랜지스터-상기 제1트랜지스터 및 제2트랜지스터는 병렬로 연결되고, 상기 제2트랜지스터 사이즈는 상기 제1트랜지스터 사이즈보다 큼-;를 포함하되, 상기 복수의 제1트랜지스터 및 상기 제2트랜지스터는 개별적으로 온(on)/오프(off)가 제어되는 프로브 테스터가 개시된다.
상기 목적을 달성하기 위해 본 발명의 일실시예에 의하면, 프로브에 구비된 바늘이 접촉될 수 있는 복수의 패드; 및 상기 복수의 패드에 각각 연결되는 복수의 제1트랜지스터 및 제2트랜지스터-상기 제1트랜지스터 및 제2트랜지스터는 병렬로 연결되고, 상기 제2트랜지스터 사이즈는 상기 제1트랜지스터 사이즈보다 큼-;를 포함하는 프로브 테스터를 이용한 테스트 방법으로서, 테스트 하고자 하는 특정 바늘이 접촉된 특정 패드에 연결된 제1트랜지스터 및 제2트랜지스터 중 상기 제1트랜지스터는 온(on)시키고, 상기 제2트랜지스터는 오프(off)시키는 단계; 및 상기 특정 바늘 이외의 다른 바늘이 접촉된 패드에 연결된 제1트랜지스터 및 제2트랜지스터 중 상기 제2트랜지스터는 온(on)시키고, 상기 제1트랜지스터는 오프(off)시키는 단계를 포함하는 프로브 테스트 방법이 개시된다.
본 발명의 일실시예에 의한 프로브 테스터 및 프로브 테스트 방법은 프로브의 DC 특성 검사를 통해 프로브 이상 유무를 쉽고 빠르게 파악할 수 있으며 불필요한 프로브 수리 과정을 줄일 수 있고, 간접적으로 반도체 기반의 회로 및 시스템의 이상 유무를 파악할 수 있도록 도와줄 있다.
도 1은 일반적인 웨이퍼상 회로 및 시스템을 측정하기 위한 프로브 및 측정용 패드를 나타낸다.
도 2는 본 발명의 일실시예와 관련된 프로브 테스터의 구조를 나타낸 도면이다.
도 3은 본 발명의 일실시예와 관련된 프로브 테스터에서 단일 패드에 연결된 switch용 트랜지스터와 GND용 트랜지스터를 나타낸 도면이다.
도 4는 본 발명의 일실시예와 관련된 프로브 테스터를 이용하여 프로브를 테스트하는 방법을 나타내는 흐름도이다.
도 5 및 도 6은 도 4의 테스트 방법에 의해 테스터가 동작하는 원리를 설명하기 위한 도면이다.
도 7은 본 발명의 다른 일실시예와 관련된 프로브 테스터를 이용하여 프로브를 테스트하는 방법을 나타내는 흐름도이다.
이하, 본 발명의 일실시예와 관련된 프로브 테스터 및 프로브 테스트 방법에 대해 도면을 참조하여 설명하도록 하겠다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
먼저, 본 발명의 일실시예와 관련된 프로브 테스터 및 프로브 테스트 방법을 설명하기 전에 일반적인 프로브 및 측정용 프로브 패드에 대해 설명하기로 한다.
도 1은 일반적인 웨이퍼상 회로 및 시스템을 측정하기 위한 프로브 및 측정용 패드를 나타낸다.
도시된 바와 같이, 일반적으로 측정용 프로브(100)는 복수의 바늘(N1, N2,...,Nn)을 구비할 수 있다. 상기 복수 바늘(N1, N2,... Nn)의 개수는 측정용 패드(PAD1, PAD2,...,PADn)의 개수와 동일하거나 그보다 적을 수 있다. 상기 프로브(100)는 DC(Direct Currrent)용 프로브 및 RF용 프로브를 포함할 수 있다. 상기 측정용 패드(PAD1, PAD2,...,PADn)는 칩이나 웨이퍼에 있는 구조물로, 상기 복수의 바늘(N1, N2,...,Nn)이 각각 대응되게 접촉될 수 있는 구조물을 의미한다.
도 2는 본 발명의 일실시예와 관련된 프로브 테스터의 구조를 나타낸 도면이다.
도시된 바와 같이, 프로브 테스터(200)는 프로브(100)의 이상 유무를 판단하기 위한 기기로서, 복수의 패드(PAD1, PAD2,...,PADn), 각 패드에 대응되는 switch용 트랜지스터(M1_switch,...,Mn_switch) 및 GND(ground)용 트랜지스터(M1_GND,...,Mn_GND), switch용 먹스(MUX_switch), 및 GND용 먹스(MUX_GND)를 포함할 수 있다.
프로브의 각 측정용 바늘과 연결된 각각의 측정용 패드(PAD1, PAD2,...,PADn)는 각각 2개의 트랜지스터 세트로 구성될 수 있다. 또한, 모든 트랜지스터의 소스(source)단은 모두 하나의 노드(node)로 연결될 수 있다. 각 패드에 붙은 트랜지스터는 각각 switch용 트랜지스터(M1_switch,...,Mn_switch)과 GND용 트랜지스터(M1_GND,...,Mn_GND)로 구분이 될 수 있다. 각 패드에 붙은 switch용 트랜지스터(M1_switch,...,Mn_switch)와 GND용 트랜지스터(M1_GND,...,Mn_GND)의 게이트(gate)는 각각의 MUX(switch용 먹스(MUX_switch), 및 GND용 먹스(MUX_GND))에 연결되어 붙은 switch용 트랜지스터(M1_switch,...,Mn_switch)와 GND용 트랜지스터(M1_GND,...,Mn_GND)의 on/off 상태가 개별적으로 제어될 수 있다.
도 3은 본 발명의 일실시예와 관련된 프로브 테스터에서 단일 패드에 연결된 switch용 트랜지스터와 GND용 트랜지스터를 나타낸 도면이다. 도시된 실시예에 의한 패드는 PAD1을 예로서 설명하나, 다른 패드들도 PAD1의 설명이 동일하게 적용될 수 있다.
Switch용 트랜지스터(M1_switch)는 Vdd 전압 인가 시 일정한 전류 I1이 흐르도록 설계가 되며 GND용 트랜지스터(M1_CND)는 I1<<I2가 되는 충분히 큰 사이즈를 가지도록 설계가 된다.
도 4는 본 발명의 일실시예와 관련된 프로브 테스터를 이용하여 프로브를 테스트하는 방법을 나타내는 흐름도이다. 도 4는 도 2와 같은 프로브 테스터(200)에서 트랜지스터(M1_switch,...,Mn_switch)과 GND용 트랜지스터(M1_GND,...,Mn_GND)의 개별적 온/오프 제어 동작을 나타낸다.
먼저, 테스트 하고자 하는 특정 바늘의 고장 유무를 테스트할 수 있다. 테스트 하고자 하는 특정 바늘이 접촉된 패드(예: PAD1)와 연결된 트랜지스터 세트(switch용 트랜지스터(M1_switch) 및 GND용 트랜지스터(M1_CND))에서 switch용 트랜지스터(M1_switch)는 온시키고, 상기 GND용 트랜지스터(M1_CND)는 오프시킨다(S410).
그리고 상기 패드(예: PAD1)를 제외한 나머지 패드와 연결된 트랜지스터 세트에서는 switch용 트랜지스터는 오프시키고, GND용 트랜지스터 온시킨다(S420).
그리고 상기와 같은 상황에서 상기 패드(예: PAD1)에 흐르는 전류를 모니터링하여 상기 패드(예: PAD1)에 접촉된 측정용 바늘의 이상 유무를 판단할 수 있다(S430).
도 5 및 도 6은 도 4의 테스트 방법에 의해 테스터가 동작하는 원리를 설명하기 위한 도면이다. 도시된 실시예는 패드가 2개가 있는 경우이고, PAD1에 접촉된 바늘의 이상 유무를 판단하기 위한 예이다.
도 5는 PAD1에는 switch용 트랜지스터(M1_swtich)만 on상태로 연결이 되고 PAD2에는 GND용 트랜지스터(M2_GND)만 on상태로 연결된 상황을 나타낸다. 이 때, PAD1에 연결된 switch용 트랜지스터(M1_swtich)와 PAD2에 연결된 GND용 트랜지스터(M2_GND)는 스택(stack) 구조로 연결된 두 개의 트랜지스터와 같은 효과를 나타내며 이는 도 6과 같이 나타낼 수 있다.
switch용 트랜지스터(M1_swtich)에 흐르는 전류 I1이고, GND용 트랜지스터(M2_GND)에 흐르는 전류 I2이다. 이 경우, I1<<I2이므로 도 6와 같이 스택으로 트랜지스터가 연결이 되고 PAD1에는 Vdd 전압이 걸리고, PAD2는 접지가 되면 두 패드 사이에 흐르는 전류는 I1에 제한이 걸리게 되어 I1만 흐르게 된다. 이는 PAD2 외에 PADn이 추가로 연결되고 GND용 트랜지스터가 추가적으로 on이 되어도 같다. 이러한 특성을 이용하면 PAD1에 연결된 측정용 바늘이 정상적으로 PAD1에 접촉이 정상적으로 되었는지 여부를 흐르는 전류가 I1임을 판단하여 확인할 수 있게 된다.
마찬가지로 PAD2에 접촉되는 측정용 바늘이 정상적으로 접촉이 되고 이상이 없는지를 판단하기 위해서는 PAD2에 연결된 switch용 트랜지스터(M2_swtich)를 on 상태로 두고 PAD1에 연결된 GND용 트랜지스터(M1_GND)를 on상태로 두고 나머지를 off 상태로 두고 I1의 전류가 흐르는지를 확인하면 된다. 이러한 방식을 통해 각각의 패드에 프로빙(probing)된 측정용 바늘의 이상유무 및 접촉불량 여부를 확인할 수 있다.
한편, 본 발명의 일실예와 관련된 프로브 테스터(200)는 인접한 측정용 바늘끼리의 단락 여부도 확인할 수 있다.
도 7은 본 발명의 다른 일실시예와 관련된 프로브 테스터를 이용하여 인접한 측정용 바늘끼리의 단락 여부를 확인하는 방법을 나타내는 흐름도이다.
먼저, 인접한 측정용 바늘끼리의 단락 여부를 확인하기 위해서는 모든 트랜지스터(각 패드에 연결된 switch용 트랜지스터 및 GND용 트랜지스터)가 off 상태가 조절한다(S710).
그리고 모든 트랜지스터가 off된 상태에서 인접한 측정용 바늘끼리의 단락 여부가 의심이 되는 제1바늘과 제2바늘에 전압을 인가할 수 있다(S720). 예를 들어, 제1바늘에는 Vdd(0V가 아닌 특정 전압)을 인가하고, 제2바늘에는 0V의 전압을 인가할 수 있다.
그리고 인접한 두 패드에 연결된 측정용 바늘 사이의 전류를 모니터링하여 인접한 측정용 바늘끼리의 단락 여부를 확인할 수 있다(S730). 예를 들어, 인접한 두 패드에 전류가 흐르지 않는다면, 인접한 측정용 바늘끼리 단락되지 않았다고 판단하고, 두 패드에 전류가 흐른다면, 인접한 측정용 바늘끼리의 단락되었다고 판단할 수 있다.
전술한 바와 같이, 본 발명의 일실시예에 의한 프로브 테스터 및 프로브 테스트 방법은 프로브의 DC 특성 검사를 통해 프로브 이상 유무를 쉽고 빠르게 파악할 수 있으며 불필요한 프로브 수리 과정을 줄일 수 있고, 간접적으로 반도체 기반의 회로 및 시스템의 이상 유무를 파악할 수 있도록 도와줄 있다.
상기와 같이 설명된 프로브 테스터 및 프로브 테스트 방법은 상기 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
N: 바늘
200: 프로브 테스터
PAD: 패드
switch: switch용 트랜지스터
GND: GND(ground)용 트랜지스터
MUX_switch: switch용 먹스
MUX_GND: GND용 먹스

Claims (9)

  1. 프로브의 이상 유무를 테스트하기 위한 테스터에 있어서,
    상기 프로브에 구비된 바늘이 접촉될 수 있는 복수의 패드; 및
    상기 복수의 패드에 각각 연결되는 복수의 제1트랜지스터 및 제2트랜지스터-상기 제1트랜지스터 및 제2트랜지스터는 병렬로 연결되고, 상기 제2트랜지스터 사이즈는 상기 제1트랜지스터 사이즈보다 큼-;를 포함하되,
    상기 복수의 제1트랜지스터 및 상기 제2트랜지스터는 개별적으로 온(on)/오프(off)가 제어되되,
    상기 복수의 제1트랜지스터 및 제2트랜지스터의 개별적 온/오프(off) 제어는 테스트 하고자 하는 특정 바늘이 접촉된 특정 패드에 연결된 제1트랜지스터 및 제2트랜지스터 중 상기 제1트랜지스터만 온시키고, 상기 특정 바늘 이외의 다른 바늘이 접촉된 패드에 연결된 제1트랜지스터 및 제2트랜지스터 중 상기 제2트랜지스터만 온시키는 제어를 포함하는 것을 특징으로 하는 프로브 테스터.
  2. 제 1 항에 있어서, 상기 프로브 테스터는
    상기 복수의 제1트랜지스터의 게이트와 연결된 제1먹스(MUX); 및
    상기 복수의 제2트랜지스터의 게이트와 연결된 제2먹스(MUX)를 더 포함하되,
    상기 제1먹스(MUX)는 상기 복수의 제1트랜지스터의 온/오프를 개별적으로 제어하고,
    상기 제2먹스(MUX)는 상기 복수의 제2트랜지스터의 온/오프를 개별적으로 제어하는 것을 특징으로 하는 프로브 테스터.
  3. 제 1 항에 있어서,
    상기 복수의 제1트랜지스터 및 제2트랜지스터의 소스단은 하나의 노드로 연결되는 것을 특징으로 하는 프로브 테스터.
  4. 삭제
  5. 제 1 항에 있어서, 상기 복수의 제1트랜지스터 및 제2트랜지스터의 개별적 온/오프(off) 제어는
    상기 복수의 제1트랜지스터 및 제2트랜지스터가 오프된 상태에서 제1패드에 접촉된 제1바늘에 특정 전압을 인가시키고, 제2패드에 접촉된 제2바늘에는 0V 전압을 인가시키는 제어를 포함하되, 상기 특정 전압은 0V가 아닌 것을 특징으로 하는 프로브 테스터.
  6. 프로브에 구비된 바늘이 접촉될 수 있는 복수의 패드; 및 상기 복수의 패드에 각각 연결되는 복수의 제1트랜지스터 및 제2트랜지스터-상기 제1트랜지스터 및 제2트랜지스터는 병렬로 연결되고, 상기 제2트랜지스터 사이즈는 상기 제1트랜지스터 사이즈보다 큼-;를 포함하는 프로브 테스터를 이용한 테스트 방법으로서,
    테스트 하고자 하는 특정 바늘이 접촉된 특정 패드에 연결된 제1트랜지스터 및 제2트랜지스터 중 상기 제1트랜지스터는 온(on)시키고, 상기 제2트랜지스터는 오프(off)시키는 단계; 및
    상기 특정 바늘 이외의 다른 바늘이 접촉된 패드에 연결된 제1트랜지스터 및 제2트랜지스터 중 상기 제2트랜지스터는 온(on)시키고, 상기 제1트랜지스터는 오프(off)시키는 단계를 포함하는 것을 특징으로 하는 프로브 테스트 방법.
  7. 제 6 항에 있어서, 상기 프로브 테스트 방법은
    복수의 제1트랜지스터 및 제2트랜지스터를 오프시키는 단계; 및
    상기 복수의 제1트랜지스터 및 제2트랜지스터가 오프된 상태에서 제1패드에 접촉된 제1바늘에 특정 전압을 인가시키고, 제2패드에 접촉된 제2바늘에는 0V 전압을 인가시키는 단계-상기 특정 전압은 0V가 아닌 전압임-;를 더 포함하는 것을 특징으로 하는 프로브 테스트 방법.
  8. 제 6 항에 있어서,
    상기 프로브 테스터는 상기 복수의 제1트랜지스터의 게이트와 연결된 제1먹스(MUX); 및 상기 복수의 제2트랜지스터의 게이트와 연결된 제2먹스(MUX)를 더 포함하고,
    상기 제1먹스(MUX)는 상기 복수의 제1트랜지스터의 온/오프를 개별적으로 제어하고, 상기 제2먹스(MUX)는 상기 복수의 제2트랜지스터의 온/오프를 개별적으로 제어하는 것을 특징으로 하는 프로브 테스트 방법.
  9. 제 6 항에 있어서,
    상기 테스터에 포함된 상기 복수의 제1트랜지스터 및 제2트랜지스터의 소스단은 하나의 노드로 연결되는 것을 특징으로 하는 프로브 테스트 방법.
KR1020140062565A 2014-05-23 2014-05-23 프로브 테스터 및 프로브 테스트 방법 KR101575959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140062565A KR101575959B1 (ko) 2014-05-23 2014-05-23 프로브 테스터 및 프로브 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140062565A KR101575959B1 (ko) 2014-05-23 2014-05-23 프로브 테스터 및 프로브 테스트 방법

Publications (2)

Publication Number Publication Date
KR20150134982A KR20150134982A (ko) 2015-12-02
KR101575959B1 true KR101575959B1 (ko) 2015-12-10

Family

ID=54883334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140062565A KR101575959B1 (ko) 2014-05-23 2014-05-23 프로브 테스터 및 프로브 테스트 방법

Country Status (1)

Country Link
KR (1) KR101575959B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118136091A (zh) * 2024-04-29 2024-06-04 全芯智造技术有限公司 用于静态随机存储器的测试结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787829B1 (ko) * 2007-09-07 2007-12-27 (주)큐엠씨 프로브 카드 테스트 장치 및 테스트 방법
KR100942064B1 (ko) 2008-01-04 2010-02-11 주식회사 에스디에이 프로브 카드 오픈검사장치 및 그 제공방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787829B1 (ko) * 2007-09-07 2007-12-27 (주)큐엠씨 프로브 카드 테스트 장치 및 테스트 방법
KR100942064B1 (ko) 2008-01-04 2010-02-11 주식회사 에스디에이 프로브 카드 오픈검사장치 및 그 제공방법

Also Published As

Publication number Publication date
KR20150134982A (ko) 2015-12-02

Similar Documents

Publication Publication Date Title
US8237462B2 (en) Method for wafer-level testing of integrated circuits
JP5785194B2 (ja) 静止電流（ｉｄｄｑ）指示および試験装置および方法
JP2004006857A (ja) 集積回路チップ及びそれの製造方法
US10012687B2 (en) Methods, apparatus and system for TDDB testing
US10481204B2 (en) Methods and systems to measure a signal on an integrated circuit die
CN104062534A (zh) 针对短路测试集成电路封装
US11644503B2 (en) TSV testing using test circuits and grounding means
US9748150B2 (en) Test line structure and method for performing wafer acceptance test
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
KR101274208B1 (ko) 접촉 불량 검출회로를 구비하는 반도체 장치
KR101575959B1 (ko) 프로브 테스터 및 프로브 테스트 방법
US7541825B2 (en) Isolation circuit
GB2387445A (en) Measuring junction leakage in a semiconductor device
US6940299B1 (en) Method of testing for short circuits between adjacent input/output pins of an integrated circuit
US8890557B2 (en) Built-in self-test method and structure
US20230066905A1 (en) Test circuit and method for operating the same
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
JP2007141882A (ja) 半導体装置、半導体装置の試験装置および試験方法
US10496505B2 (en) Integrated circuit test method
JP2014163851A (ja) オープン検出端子付き半導体集積回路
US10859625B2 (en) Wafer probe card integrated with a light source facing a device under test side and method of manufacturing
US11131711B1 (en) Testing system and method for in chip decoupling capacitor circuits
US7705620B2 (en) Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level
JPWO2008069025A1 (ja) 半導体装置
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 4