JP6197573B2

JP6197573B2 - スイッチング素子検査方法及び電子回路ユニット

Info

Publication number: JP6197573B2
Application number: JP2013220063A
Authority: JP
Inventors: 健司中尾; 武志岡村
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2013-10-23
Filing date: 2013-10-23
Publication date: 2017-09-20
Anticipated expiration: 2033-10-23
Also published as: WO2015059867A1; JP2015081848A

Description

本発明は、スイッチング素子検査方法及び電子回路ユニットに関し、特に並列接続されたスイッチング素子を含む電子回路ユニットのスイッチング素子検査方法に関する。

負荷回路と電源との間に電源スイッチを設け、負荷への電源供給を制御することが行われている。近年、負荷回路の消費電力が増加したことに伴い、この電源スイッチにも高い電流供給能力が要求されている。そこで、電源スイッチの電流供給能力を向上させる手段の１つとして、スイッチング素子を並列接続することが行われている。

また、このような並列接続されたスイッチング素子を有する電子回路ユニットについても、電子回路ユニットに搭載されたスイッチング素子が正しく機能していることを保証するテストを行うことが、他の電子回路ユニット同様に求められる。そこで、並列接続された回路素子をテストする方法が特許文献１に開示されている。

特許文献１では、並列接続された複数のインバータを有し、当該複数のインバータを構成する複数のトランジスタを個別に制御する信号をデコーダにより生成することで、複数のトランジスタを個別にテストする。

特開２０１２−２０８０３７号公報

しかしながら、電流供給能力を向上させるために並列接続された複数のスイッチング素子は、通常一括して制御される。そのため、特許文献１に記載の技術のように、並列接続された複数のスイッチング素子を個別にテストするためにデコーダ等の通常の状態とは異なる信号状態を生成する回路を設けることは、回路素子の増加、或いは、回路の実装面積の増加を招くため問題である。

本発明は、上記事情に鑑みてなされたものであり、テストのために追加される回路を少なくしながら、並列接続された複数のスイッチング素子を有する電子回路ユニットにおいてスイッチング素子を個別に検査することで信頼性を向上させることを目的とするものである。

本発明にかかるスイッチング素子検査方法の一態様は、並列に接続された複数のスイッチング素子を含む電子回路ユニットを検査するスイッチング素子検査方法であって、前記スイッチング素子の第１の端子と第２の端子に、それぞれ第１の検査用端子と第２の検査用端子を設置するステップと、前記複数のスイッチング素子から選択した１つの検査対象スイッチング素子の制御端子に検査信号を与える検査信号入力端子を設置するステップと、前記検査信号として前記検査対象スイッチング素子の閾値電圧よりも大きな第１のテスト電圧を印加するステップと、前記第１の検査用端子と、前記第２の検査用端子と、の間の電圧差を検査するステップと、を有する。

本発明にかかる電子回路ユニットの一態様は、電源供給端子と出力端子との間に並列に接続される複数のスイッチング素子と、前記複数のスイッチング素子を制御する制御信号を前記複数のスイッチング素子に一括して与える制御信号生成回路と、前記制御信号生成回路と前記複数のスイッチング素子との間に設けられ、前記複数のスイッチング素子毎に制御端子に電圧を与える複数のテストパッドを備えるテスト電圧生成回路と、を有し、前記テスト電圧生成回路は、テスト対象の検査対象スイッチング素子に対応するテストパッドに与えられる第１のテスト電圧から、前記複数のスイッチング素子の閾値電圧よりも小さな第２のテスト電圧を生成し、検査対象スイッチング素子以外の非検査対象スイッチング素子に前記第２のテスト電圧を与える。

本発明によれば、並列接続された複数のスイッチング素子を有する電子回路ユニットの信頼性を向上させることができる。

実施の形態１にかかる電子回路ユニットのブロック図である。実施の形態１にかかるスイッチング素子検査方法を説明するフローチャートである。実施の形態１にかかる電子回路ユニットの比較例となる電子回路ユニットのブロック図である。実施の形態２にかかる電子回路ユニットのブロック図である。実施の形態２にかかるスイッチング素子検査方法を説明するフローチャートである。

以下、図面を参照して本発明の実施の形態について説明する。まず、本発明にかかるスイッチング素子検査方法において検査対象となる電子回路ユニットについて説明する。そこで、図１に実施の形態１にかかる電子回路ユニット１のブロック図を示す。この電子回路ユニットは、例えば、ＰＣＢ（Printed Circuit Board）基板の上にスイッチング素子、スイッチング素子を制御する制御回路（例えば、ゲート駆動回路）、及び、その他付随する回路素子が実装されたものである。また、電子回路ユニットには、スイッチング素子に供給する電源と、制御回路等のその他回路素子に供給される電源とが個別に供給されるものとする。なお、制御回路等のスイッチング素子以外の素子に対する電源供給は、スイッチング素子に供給される電源からＰＣＢ基板上に搭載される電源回路を用いて行っても良い。また、以下の説明では、スイッチング素子以外の回路素子に対する電源供給経路については説明を省略する。

図１に示すように、実施の形態１にかかる電子回路ユニット１は、制御回路（例えば、ゲート駆動回路１０）、スイッチング素子（例えば、スイッチングトランジスタＭ１、Ｍ２）、電源供給端子ＶＣＣ、出力端子ＯＵＴ、ドレインパッドＰＡＤｄ、ソースパッドＰＡＤｓ、テストパッドＰＡＤ１、ＰＡＤ２を有する。

ゲート駆動回路１０は、複数のスイッチング素子（例えば、スイッチングトランジスタＭ１、Ｍ２）を制御する制御信号をスイッチングトランジスタＭ１、Ｍ２に一括して与える。また、ゲート駆動回路１０は、ゲート制御信号生成回路１１及びテスト電圧生成回路１２を有する。ゲート駆動回路１０では、スイッチングトランジスタＭ１、Ｍ２の制御端子（例えば、ゲート端子）に一括で与える制御信号をゲート制御信号生成回路１１で生成する。また、ゲート駆動回路１０では、ゲート制御信号生成回路１１で生成された制御信号の電圧を、テスト電圧生成回路１２を用いてスイッチングトランジスタＭ１、Ｍ２の制御に適した電圧に変換する。

テスト電圧生成回路１２は、上記したように、通常動作において制御信号の電圧をスイッチングトランジスタＭ１、Ｍ２の制御に適した電圧に変換するものではある。しかし、実施の形態１では、テスト電圧生成回路１２が、テスト時にゲート駆動回路１０内に設けられるテストパッドＰＡＤ１、ＰＡＤ２に与えられる検査信号からスイッチングトランジスタＭ１、Ｍ２のゲートに与える電圧を生成するものであるため、説明のために、テスト電圧生成回路と称した。つまり、テスト電圧生成回路１２は、ゲート駆動回路１０において通常動作で用いられものであり、テストのために新たに設けられるものではない。このテスト電圧生成回路１２の詳細は後述する。

ゲート制御信号生成回路１１は、例えば、電源電圧ＶＣＣを昇圧した電圧をスイッチングトランジスタＭ１、Ｍ２を導通状態とする制御信号として出力する。また、ゲート制御信号生成回路１１は、図示しない他の回路からの指示に基づき制御信号をハイレベル（例えば、昇圧電圧）とするかロウレベルとするかを切り替える。

スイッチングトランジスタＭ１、Ｍ２は、電源電圧ＶＣＣが与えられる電源端子と出力端子ＯＵＴとの間に並列接続される。スイッチングトランジスタＭ１、Ｍ２の制御端子（例えば、ゲート）には、通常使用モードでは、ゲート制御信号生成回路１１から同じ論理レベルの制御信号が与えられる。また、スイッチングトランジスタＭ１、Ｍ２のゲートには、テストモードにおいては異なる論理レベルの電圧が印加される。このテストモード時の動作の詳細は後述する。

また、実施の形態１にかかる電子回路ユニット１の出力端子ＯＵＴと接地電圧ＧＮＤが与えられる接地端子との間には、負荷回路を擬似的に再現した負荷抵抗ＲＬが接続される。また、電子回路ユニット１では、スイッチングトランジスタＭ１、Ｍ２の第１の端子（例えば、ドレイン端子）にドレインパッドＰＡＤｄが設けられる。電子回路ユニット１では、スイッチングトランジスタＭ１、Ｍ２の第２の端子（例えば、ソース端子）にソースパッドＰＡＤｓが設けられる。

続いて、テスト電圧生成回路の詳細について説明する。ここでは、特に、テスト時を想定したテスト電圧生成回路１２の構成について説明する。テスト電圧生成回路１２は、ゲート制御信号生成回路１１とスイッチングトランジスタＭ１、Ｍ２との間に設けられ、第１のテスト電圧から第２のテスト電圧を生成する。また、テスト電圧生成回路１２は、複数のスイッチング素子毎にスイッチング素子のゲートに電圧を与える複数のテストパッドを備える。テスト電圧生成回路１２は、第２のテスト電圧により、第１のテスト電圧がゲートに与えられる検査対象スイッチングトランジスタ以外の非検査対象スイッチングトランジスタを遮断状態とする。

また、テスト電圧生成回路１２は、スイッチング素子毎に、ゲート制御信号生成回路１１とスイッチングトランジスタのゲートとを接続する配線上に挿入される第１の抵抗と、第１の抵抗とスイッチングトランジスタのゲートとを接続する配線と接地端子との間に設けられる第２の抵抗と、を有する。図１に示す例では、抵抗Ｒ１１がスイッチングトランジスタＭ１に対応して設けられる第１の抵抗であり、抵抗Ｒ１２がスイッチングトランジスタＭ１に対応して設けられる第２の抵抗である。また、抵抗Ｒ２１がスイッチングトランジスタＭ２に対応して設けられる第１の抵抗であり、抵抗Ｒ２２がスイッチングトランジスタＭ２に対応して設けられる第２の抵抗である。

より具体的には、抵抗Ｒ１１は、ゲート制御信号生成回路１１とスイッチングトランジスタＭ１のゲートとの間に設けられる。抵抗Ｒ１２は、抵抗Ｒ１１とスイッチングトランジスタＭ１のゲートとを接続する配線と接地端子との間に設けられる。そして、テスト電圧生成回路１２では、抵抗Ｒ１１とスイッチングトランジスタＭ１のゲートとを接続する配線にテストパッドＰＡＤ１が設けられる。また、抵抗Ｒ２１は、ゲート制御信号生成回路１１とスイッチングトランジスタＭ２のゲートとの間に設けられる。抵抗Ｒ２２は、抵抗Ｒ２１とスイッチングトランジスタＭ２のゲートとを接続する配線と接地端子との間に設けられる。そして、テスト電圧生成回路１２では、抵抗Ｒ２１とスイッチングトランジスタＭ２のゲートとを接続する配線にテストパッドＰＡＤ２が設けられる。つまり、テスト電圧生成回路１２は、第１の抵抗とスイッチングトランジスタのゲートとを接続する配線にテスト電圧が印加される。テスト電圧は、図示していない検査装置から出力されるものである。

ここで、テスト電圧生成回路１２に印加される第１のテスト電圧と、テスト電圧生成回路１２が生成する第２のテスト電圧との関係について説明する。この第１のテスト電圧は、電子回路ユニット１のテストモードにおいて図示していない検査装置から検査信号として与えられる物である。

実施の形態１にかかるスイッチング素子の検査方法では、電子回路ユニット１をテストモードとした場合、ゲート制御信号生成回路１１の出力を遮断状態とする。そして、検査装置からテストの対象となる検査対象スイッチングトランジスタのゲートに接続されるテストパッドに第１のテスト電圧を印加すると共に、テスト電圧生成回路１２により第２のテスト電圧を生成する。これにより、検査対象スイッチングトランジスタが導通状態となり、検査対象スイッチングトランジスタ以外の非検査対象スイッチングトランジスタを遮断状態とする。

第１のテスト電圧と第２のテスト電圧との関係は、スイッチングトランジスタＭ１を検査対象とした場合、（１）式のような関係となる。この（１）式において、Ｖｇ１は、第１のテスト電圧であって、テストパッドＰＡＤ１に印加されるものである。Ｖｇ２は、第２のテスト電圧であって、スイッチングトランジスタＭ２のゲートに印加されるものである。Ｖｔｈ２は、非検査対象スイッチングトランジスタであるスイッチングトランジスタＭ２の閾値電圧である。また、Ｒ１１、Ｒ２１、Ｒ２２はそれぞれ抵抗Ｒ１１、Ｒ２１、Ｒ２２の抵抗値でる。

なお、第１の抵抗と第２の抵抗との関係が上記（１）式を満たせない場合、第２のテスト電圧として、非検査対象スイッチングトランジスタのゲートに接地電圧ＧＮＤを与えても良い。

続いて、実施の形態１にかかるスイッチング素子検査方法について詳細に説明する。そこで、実施の形態１にかかるスイッチング素子検査方法の手順を示すフローチャートを図２に示す。

図２に示すように、実施の形態１にかかるスイッチング素子検査方法では、まず電子回路ユニット１のドレインパッドＰＡＤｄ及びソースパッドＰＡＤｓに検査装置の第１の検査用端子及び第２の検査用端子を設置すると共に、テストパッドＰＡＤ１、ＰＡＤ２に制御信号入力端子を設置する（ステップＳ１）。なお、以下の説明では、第１の検査用端子、第２の検査用端子及び検査信号入力端子をプローブピンと称す。

続いて、実施の形態１にかかるスイッチング素子検査方法では、スイッチングトランジスタＭ１、Ｍ２に電源電圧ＶＣＣを印加する（ステップＳ２）。このステップＳ２では、テストパッドＰＡＤ１、ＰＡＤ２には電圧が印加されおらず、かつ、ゲート制御信号生成回路１１がオフ又は出力が遮断状態となっているため、ドレインパッドＰＡＤｄが電源電圧ＶＣＣとなり、ソースパッドＰＡＤｓが接地電圧ＧＮＤとなる。

続いて、実施の形態１にかかるスイッチング素子検査方法では、テストパッドＰＡＤ１に検査信号として第１のテスト電圧Ｖｇ１を印加して、検査対象のスイッチングトランジスタＭ１のゲートに第１のテスト電圧Ｖｇ１を印加すると共に、非検査対象のスイッチングトランジスタＭ２のゲートに印加する第２のテスト電圧Ｖｇ２を生成する（ステップＳ３）。この第１のテスト電圧Ｖｇ１は、検査対象のスイッチングトランジスタＭ１を導通状態とするのに十分な電圧である。また、第２のテスト電圧Ｖｇ２は、（１）式で算出される電圧であり、スイッチングトランジスタＭ２を遮断状態とするのに十分な電圧である。

続いて、実施の形態１にかかるスイッチング素子検査方法では、ドレインパッドＰＡＤｄの電圧とソースパッドＰＡＤｓの電圧とを測定して、検査対象のスイッチングトランジスタＭ１のドレイン・ソース間電圧が規定電圧Ｖｐａｓｓよりも小さいか否かを判定する（ステップＳ４）。そして、ドレイン・ソース間電圧が規定電圧Ｖｐａｓｓよりも大きいと判断された場合、スイッチングトランジスタＭ１の実装状態或いは素子特性に不具合があると判断して測定を終了する。一方、ドレイン・ソース間電圧が規定電圧Ｖｐａｓｓ以下であると判断された場合、スイッチングトランジスタＭ１の実装状態或いは素子特性は正しい状態であると判断してスイッチングトランジスタＭ１の測定を終了する。

続いて、実施の形態１にかかるスイッチング素子検査方法では、テストパッドＰＡＤ２に第１のテスト電圧Ｖｇ１を印加して、検査対象のスイッチングトランジスタＭ２のゲートに第１のテスト電圧Ｖｇ１を印加すると共に、非検査対象のスイッチングトランジスタＭ１のゲートに印加する第２のテスト電圧Ｖｇ２を生成する（ステップＳ５）。この第１のテスト電圧Ｖｇ１は、検査対象のスイッチングトランジスタＭ２を導通状態とするのに十分な電圧である。また、第２のテスト電圧Ｖｇ２は、（１）式で算出される電圧であり、スイッチングトランジスタＭ１を遮断状態とするのに十分な電圧である。

続いて、実施の形態１にかかるスイッチング素子検査方法では、ドレインパッドＰＡＤｄの電圧とソースパッドＰＡＤｓの電圧とを測定して、検査対象のスイッチングトランジスタＭ２のドレイン・ソース間電圧が規定電圧Ｖｐａｓｓよりも小さいか否かを判定する（ステップＳ６）。そして、ドレイン・ソース間電圧が規定電圧Ｖｐａｓｓよりも大きいと判断された場合、スイッチングトランジスタＭ２の実装状態或いは素子特性に不具合があると判断して測定を終了する。一方、ドレイン・ソース間電圧が規定電圧Ｖｐａｓｓ以下であると判断された場合、スイッチングトランジスタＭ２の実装状態或いは素子特性は正しい状態であると判断して測定を終了する。

続いて、実施の形態１にかかるスイッチング素子検査方法では、電子回路ユニット１のテストパッドから検査装置のプローブピンから外して測定を終了する（ステップＳ７）。

なお、上記フローチャートにおける規定電圧Ｖｐａｓｓは、スイッチングトランジスタのオン抵抗と、負荷抵抗ＲＬに流れる電流として想定される出力電流値との積に基づき設定されるものである。

上記説明より、実施の形態１にかかるスイッチング素子検査方法及び電子回路ユニットによれば、並列接続されたスイッチングトランジスタのゲートに個別に電圧を印加するテストパッドにより、複数のスイッチングトランジスタを個別に導通状態とすることができる。また、実施の形態１にかかるスイッチング素子検査方法では、テスト電圧生成回路１２により検査対象のスイッチングトランジスタを導通状態とする第１のテスト電圧から非検査対象のスイッチングトランジスタを遮断状態とする第２のテスト電圧を生成することができる。そのため、実施の形態１にかかるスイッチング素子検査方法及び電子回路ユニット１を用いることで、１つの電圧出力と２つの電圧観測のみを行う検査装置により、１つの制御信号により一括して制御され、かつ、並列接続された複数のスイッチングトランジスタを個別に検査することができる。

また、実施の形態１にかかるスイッチング素子検査方法及び電子回路ユニット１によれば、テスト電圧生成回路１２は、ゲート駆動回路１０において通常使われる回路であり、上記動作を実現するために別途回路を追加する必要がない。

ここで、上記効果をさらに説明するために、１つの電圧出力と２つの電圧観測のみを行う検査装置により、１つの制御信号により一括して制御され、かつ、並列接続された複数のスイッチングトランジスタを個別に検査する場合の電子回路ユニット１００のブロック図を図３に示す。図３に示す例では、１つの電圧を印加することで２つのスイッチングトランジスタを導通状態とするために、ゲート制御信号生成回路１１の出力にテストパッドＰＡＤｇが設けられる。この図３に示す電子回路ユニット１００は、テストパッドＰＡＤｇにテスト電圧を印加することで、スイッチングトランジスタＭ１、Ｍ２の両方を一度の検査することができる。しかしながら、電子回路ユニット１００では、スイッチングトランジスタＭ１、Ｍ２のいずれか一方の不具合があった場合であっても正常なスイッチングトランジスタにより、正常と判断されうるドレイン・ソース間電圧が測定されてしまう、誤判定が生じる可能性がある。

しかしながら、実施の形態１にかかるスイッチング素子検査方法及び電子回路ユニット１では、個別にスイッチングトランジスタを検査できるため、上記のような誤判定は発生しない。また、実施の形態１にかかるスイッチング素子検査方法及び電子回路ユニット１は、スイッチングトランジスタの誤判定が防止できることで、電子回路ユニット１の信頼性を向上させることができる。

なお、上記説明では、検査処理中は、ゲート制御信号生成回路１１をオフ状態又は出力が遮断された状態とするとした。しかし、検査処理中にゲート制御信号生成回路１１の出力をロウレベルとしてもよい。検査処理中にゲート制御信号生成回路１１の出力をロウレベルとした場合、第１の抵抗と第２の抵抗の抵抗値に関わらず非検査対象のスイッチングトランジスタを遮断状態とすることができる。また、この場合、ゲート制御信号生成回路１１の第２の抵抗は削除することもできる。

なお、実施の形態１にかかる電子回路ユニット１では、テスト電圧生成回路１２が第１の抵抗及び第２の抵抗を有することで、ゲート制御信号生成回路１１が設けられていない状態、或いは、ゲート制御信号生成回路１１が確実に測定に影響しない状態とした状態で検査を実施出来る点で有利である。

実施の形態２
実施の形態２では、実施の形態１にかかる電子回路ユニット１のスイッチングトランジスタの並列数をさらに多くした場合のスイッチング素子検査方法について説明する。そこで、実施の形態２にかかる電子回路ユニット２のブロック図を図４に示す。なお、実施の形態２の説明では、実施の形態１で説明した構成要素と同じ構成要素については、実施の形態１と同じ符号を付して説明を省略する。

図４に示すように、実施の形態２にかかる電子回路ユニット２は、ｎ個のスイッチングトランジスタが並列接続される。また、電子回路ユニット２は、ｎ個のスイッチングトランジスタに制御信号を伝達する配線に、それぞれ、第１の抵抗（図４の抵抗Ｒ１１〜Ｒｎ１）と第２の抵抗（図４の抵抗Ｒ１２〜Ｒｎ２）とを有する。第１の抵抗は、制御信号を伝達する配線に直列に設けられるものであり、第２の抵抗は、制御信号を伝達する配線と接地端子との間に設けられるものである。また、図４では、抵抗Ｒ１１〜Ｒｎ１と、抵抗１２〜Ｒｎ２とを有する回路として、テスト電圧生成回路２１を示した。また、テスト電圧生成回路１１に変えてテスト電圧生成回路２１を有するゲート駆動回路の符号を２０とした。

また、テスト電圧生成回路２１は、ｎ個のスイッチングトランジスタのそれぞれに対応した複数のテストパッドＰＡＤ１〜ＰＡＤｎを有する。テストパッドＰＡＤ１〜ＰＡＤｎのうち検査対象として選択されたスイッチングトランジスタに対応するテストパッドには、スイッチングトランジスタを導通状態とする第１のテスト電圧が印加される。

続いて、実施の形態２にかかるスイッチング素子検査方法の手順について説明する。そこで、図５に実施の形態２にかかるスイッチング素子検査方法の手順を示すフローチャートを示す。

図５に示すように、実施の形態２にかかるスイッチング素子検査方法では、まず電子回路ユニット１のテストパッド（例えば、ドレインパッドＰＡＤｄ、ソースパッドＰＡＤｓ、テストパッドＰＡＤ１〜ＰＡＤｎ）に検査装置のプローブピンを接続する（ステップＳ１１）。

続いて、実施の形態２にかかるスイッチング素子検査方法では、スイッチングトランジスタＭ１〜Ｍｎに電源電圧ＶＣＣを印加する（ステップＳ１２）。このステップＳ１２では、テストパッドＰＡＤ１〜ＰＡＤｎには電圧が印加されおらず、かつ、ゲート制御信号生成回路１１がオフ又は出力が遮断状態となっているため、ドレインパッドＰＡＤｄが電源電圧ＶＣＣとなり、ソースパッドＰＡＤｓが接地電圧ＧＮＤとなる。

続いて、実施の形態２にかかるスイッチング素子検査方法では、検査対象のスイッチングトランジスタの番号をｉとした場合、検査装置にて、選択するスイッチングトランジスタを１番目（つまり、ｉ＝１）に設定する（ステップＳ１３）。その後、テストパッドＰＡＤｉに第１のテスト電圧Ｖｇ１を印加して、検査対象のスイッチングトランジスタＭｉのゲートに第１のテスト電圧Ｖｇ１を印加すると共に、非検査対象のスイッチングトランジスタＭｊのゲートに印加する第２のテスト電圧Ｖｇ２を生成する（ステップＳ１４）。なお、ｊはｉ以外の数字を示すものであり、ｎ個のスイッチングトランジスタがある場合、ｉ以外の１〜ｎの整数を示す。また、この第１のテスト電圧Ｖｇ１は、検査対象のスイッチングトランジスタＭｉを導通状態とするのに十分な電圧である。また、第２のテスト電圧Ｖｇ２は、（１）式で算出される電圧であり、スイッチングトランジスタＭｊを遮断状態とするのに十分な電圧である。

続いて、実施の形態２にかかるスイッチング素子検査方法では、ドレインパッドＰＡＤｄの電圧とソースパッドＰＡＤｓの電圧とを測定して、検査対象のスイッチングトランジスタＭｉのドレイン・ソース間電圧が規定電圧Ｖｐａｓｓよりも小さいか否かを判定する（ステップＳ１５）。そして、ドレイン・ソース間電圧が規定電圧Ｖｐａｓｓよりも大きいと判断された場合、スイッチングトランジスタＭｉの実装状態或いは素子特性に不具合があると判断して測定を終了する。一方、ドレイン・ソース間電圧が規定電圧Ｖｐａｓｓ以下であると判断された場合、スイッチングトランジスタＭｉの実装状態或いは素子特性は正しい状態であると判断する。

続いて、実施の形態２にかかるスイッチング素子検査方法では、検査対象のスイッチングトランジスタの番号を示すｉがｎ以上の値であるかを判断し（ステップＳ１６）、ｉがｎより小さい場合は、ｉを１つ増加させて（ステップＳ１７）、ステップＳ１４〜Ｓ１５の処理を繰り返す。一方、ステップＳ１６で検査対象のスイッチングトランジスタの番号を示すｉがｎ以上の値であると判断された場合、電子回路ユニット２のテストパッドから検査装置のプローブピンから外して測定を終了する（ステップＳ１８）。

上記説明より、実施の形態２にかかるスイッチング素子検査方法及び電子回路ユニット２においても、テスト電圧生成回路２１を備えることで、１つの制御信号により一括して制御され、かつ、並列接続された複数のスイッチングトランジスタを個別に検査することができる。また、実施の形態２にかかるスイッチング素子検査方法及び電子回路ユニット２においても電子回路ユニット２の信頼性を高めることができる。また、実施の形態２においても、第２のテスト電圧Ｖｇ２を生成するために新たに追加する回路は必要ない。

上記説明は、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。例えば、上記実施の形態では、スイッチング素子として、ＭＯＳ（Metal Oxide Semiconductor）型トランジスタを採用した例について説明したが、バイポーラ型トランジスタをスイッチング素子として利用することもできる。この場合、第１の端子はバイポーラトランジスタのコレクタ端子に相当し、第２の端子はバイポーラトランジスタのエミッタ端子に相当し、制御端子はバイポーラトランジスタのベース端子となる。

１、２電子回路ユニット
１０、２０ゲート駆動回路
１１ゲート制御信号生成回路
１２、２１テスト電圧生成回路
ＰＡＤｄドレインパッド
ＰＡＤｓソースパッド
ＰＡＤ１、ＰＡＤ２、ＰＡＤｍ、ＰＡＤｎテストパッド

Claims

並列に接続された複数のスイッチング素子を含む電子回路ユニットを検査するスイッチング素子検査方法であって、
前記電子回路ユニットは、
前記複数のスイッチング素子を制御する制御信号を前記複数のスイッチング素子に一括して与える制御信号生成回路と、
前記制御信号生成回路と前記複数のスイッチング素子との間に設けられ、検査対象スイッチング素子の閾値電圧よりも大きな第１のテスト電圧から前記検査対象スイッチング素子以外の非検査対象スイッチング素子の制御端子に印加する第２のテスト電圧を生成するテスト電圧生成回路と、を有し、
前記テスト電圧生成回路は、前記スイッチング素子毎に、
前記制御信号生成回路と前記スイッチング素子の制御端子とを接続する配線上に挿入される第１の抵抗と、
前記第１の抵抗と前記スイッチング素子の制御端子とを接続する配線と接地端子との間に設けられる第２の抵抗と、を有し、
前記第１の抵抗と前記スイッチング素子の制御端子とを接続する配線に前記第１のテスト電圧が印加され、
前記スイッチング素子の第１の端子と第２の端子に、それぞれ第１の検査用端子と第２の検査用端子を設置するステップと、
前記複数のスイッチング素子から選択した１つの検査対象スイッチング素子の制御端子に検査信号を与える検査信号入力端子を設置するステップと、
前記検査信号として前記第１のテスト電圧を印加するステップと、
前記第１の検査用端子と、前記第２の検査用端子と、の間の電圧差を検査するステップと、
を有するスイッチング素子検査方法。
前記第１のテスト電圧を、前記検査対象スイッチング素子を切り替えながら印加する請求項１に記載のスイッチング素子検査方法。
前記第２のテスト電圧は、
前記検査対象スイッチング素子の制御端子に接続される前記第１の抵抗と、前記検査対象スイッチング素子以外の非検査対象スイッチング素子の制御端子に接続される前記第１の抵抗及び前記第２の抵抗と、から算出される第１の合成抵抗と、前記非検査対象スイッチング素子の制御端子に接続される前記第２の抵抗と、の抵抗比と、前記第１のテスト電圧と、の積が、前記非検査対象スイッチング素子の閾値電圧よりも小さくなるように設定される請求項１に記載のスイッチング素子検査方法。
前記テスト電圧生成回路は、
前記第１の抵抗と前記スイッチング素子の制御端子とを接続する配線に設けられ、前記第１のテスト電圧が印加されるテストパッドが設けられる請求項１に記載のスイッチング素子検査方法。
前記テスト電圧生成回路は、前記制御信号生成回路を含むゲート駆動回路内において前記ゲート駆動回路の出力に設けられる請求項１乃至４のいずれか１項に記載のスイッチング素子検査方法。
前記第１のテスト電圧を前記検査対象スイッチング素子の制御端子に印加する期間に、前記検査対象スイッチング素子以外の非検査対象スイッチング素子の制御端子に接地電圧を印加する請求項１乃至５のいずれか１項に記載のスイッチング素子検査方法。
電源供給端子と出力端子との間に並列に接続される複数のスイッチング素子と、
前記複数のスイッチング素子を制御する制御信号を前記複数のスイッチング素子に一括して与える制御信号生成回路と、
前記制御信号生成回路と前記複数のスイッチング素子との間に設けられ、前記複数のスイッチング素子毎に制御端子に電圧を与える複数のテストパッドを備えるテスト電圧生成回路と、を有し、
前記テスト電圧生成回路は、
テスト対象の検査対象スイッチング素子に対応するテストパッドに与えられる第１のテスト電圧から、前記複数のスイッチング素子の閾値電圧よりも小さな第２のテスト電圧を生成し、
検査対象スイッチング素子以外の非検査対象スイッチング素子に前記第２のテスト電圧を与える電子回路ユニット。
前記テスト電圧生成回路は、前記複数のスイッチング素子毎に、
前記制御信号生成回路と前記スイッチング素子の制御端子とを接続する配線上に挿入される第１の抵抗と、
前記第１の抵抗と前記スイッチング素子の制御端子とを接続する配線と接地端子との間に設けられる第２の抵抗と、を有し、
前記第１の抵抗と前記スイッチング素子の制御端子とを接続する配線に前記テストパッドが設けられる請求項７に記載の電子回路ユニット。
前記第１の抵抗及び前記第２の抵抗の抵抗値は、
前記第１の抵抗と前記第２の抵抗とから算出される合成抵抗と前記第１のテスト電圧との積が前記非検査対象スイッチング素子の閾値電圧よりも小さくなるように設定され、
前記合成抵抗は、前記検査対象スイッチング素子の制御端子に接続される第１の抵抗値と、前記検査対象スイッチング素子以外の非検査対象スイッチング素子の制御端子に接続される前記第１の抵抗及び前記第２の抵抗と、を合計した合計抵抗と、前記非検査対象スイッチング素子の制御端子に接続される前記第２の抵抗と、の抵抗比により算出される請求項８に記載の電子回路ユニット。
前記テスト電圧生成回路は、前記制御信号生成回路を含むゲート駆動回路内において前記ゲート駆動回路の出力に設けられる請求項７乃至９のいずれか１項に記載の電子回路ユニット。