CN117706144A - 测试电路、探针卡、测试***及测试方法 - Google Patents
测试电路、探针卡、测试***及测试方法 Download PDFInfo
- Publication number
- CN117706144A CN117706144A CN202211096298.1A CN202211096298A CN117706144A CN 117706144 A CN117706144 A CN 117706144A CN 202211096298 A CN202211096298 A CN 202211096298A CN 117706144 A CN117706144 A CN 117706144A
- Authority
- CN
- China
- Prior art keywords
- test
- switch
- port
- probe card
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 248
- 239000000523 sample Substances 0.000 title claims abstract description 98
- 238000010998 test method Methods 0.000 title claims abstract description 13
- 238000001514 detection method Methods 0.000 claims abstract description 65
- 238000005259 measurement Methods 0.000 claims description 16
- 230000001276 controlling effect Effects 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 235000012431 wafers Nutrition 0.000 description 20
- 238000000034 method Methods 0.000 description 13
- 230000005284 excitation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 5
- 101150091805 DUT1 gene Proteins 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- -1 DUT2 Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本公开提供了一种测试电路、探针卡、测试***及测试方法,涉及半导体技术领域,上述测试电路包括第一端口、第二端口、N个第一开关、N个第二开关及N个探测端;每个第一开关的第一端与第一端口连接,第二端与每个第一开关对应的所述探测端连接;每个第二开关的第一端与第二端口连接,第二端与每个第二开关对应的所述探测端连接;第一端口与第二端口用于和外部的测试机台连接,每个探测端用于和外部的待测器件连接。本公开在利用第一端口向各个探测端提供测试电压时,可以利用第二端口准确的测量出各个探测端的电压值,进而通过补偿测试机台与待测器件之间的导线以及开关产生的压降,可以有效提升测试的准确度。
Description
技术领域
本公开涉及半导体技术领域,尤其涉及一种测试电路、探针卡、测试***及测试方法。
背景技术
在芯片封装之前,通常需要对晶圆上的集成电路进行电学性能测试,以判断集成电路是否良好,而完成封装工艺后的集成电路则还须再进行另一次的电学测试以筛选出因封装工艺不佳所造成的不良品,进一步提升最终成品的良率。
在现有的测试技术中,通常是利用一个具有若干个探针的探针卡,将该探针卡的探针与晶圆的集成电路进行接触后,向集成电路施加测试电压,以判断其电学性能是否良好。
然而,现有探针卡的性能不够稳定,很容易造成误判,影响测试准确度。
发明内容
本公开提供了一种测试电路、探针卡、测试***及测试方法,可以有效提升集成电路测试的准确度。
第一方面,本公开实施例提供了一种测试电路,包括第一端口、第二端口、N个第一开关、N个第二开关及N个探测端;所述N为整数,且N≥1;
每个所述第一开关的第一端与所述第一端口连接,每个所述第一开关的第二端与每个所述第一开关对应的所述探测端连接;
每个所述第二开关的第一端与所述第二端口连接,每个所述第二开关的第二端与每个所述第二开关对应的所述探测端连接;
所述第一端口与所述第二端口用于和外部的测试机台连接,每个所述探测端用于和外部的待测器件连接。
在一些实施例中,不同的所述第一开关分别对应不同的所述探测端,以及不同的所述第二开关分别对应不同的所述探测端。
在一些实施例中,连接于同一个所述探测端的所述第一开关与所述第二开关同时闭合或者同时断开。
在一些实施例中,连接于同一个所述探测端的所述第一开关与所述第二开关由同一控制信号控制。
在一些实施例中,所述第一开关与所述第二开关均为继电器。
在一些实施例中,每个所述探测端设置有探针,所述探针用于和所述待测器件连接。
在一些实施例中,所述第一端口为测试激励输入端口,所述第二端口为测量信号输出端口。
在一些实施例中,所述测试激励输入端口与所述测量信号输出端口用于和所述测试机台连接。
在一些实施例中,所述测试激励输入端口用于接收所述测试机台提供的测试电压;所述测量信号输出端口用于向所述测试机台反馈所述探测端的电压值。
第二方面,本公开实施例提供了一种探针卡,所述探针卡中设置有测试电路,所述测试电路为第一方面提供的测试电路。
第三方面,本公开实施例提供了一种测试***,包括测试机台、探针卡及至少一个待测器件;所述探针卡为第一方面提供的探针卡;
所述测试机台和所述探针卡中的测试电路的第一端口与第二端口连接,所述探针卡中的测试电路的每个探测端分别用于连接不同的所述待测器件。
在一些实施例中,所述测试机台中包括可调电源,所述可调电源用于:
利用所述第一端口向所述待测器件提供测试电压;
获取所述第二端口反馈的所述探测端的电压值;
若所述电压值与所述待测器件对应的工作电压之间的差值的绝对值大于预设阈值,则根据所述电压值,调节向所述待测器件提供的测试电压。
在一些实施例中,所述可调电源为可编程电源(Programmable Power Supply,PPS)。
第四方面,本公开实施例提供了一种测试方法,应用于第三方面所述的测试***,所述测试方法包括:
确定探针卡连接的多个待测器件中需要进行测试的目标待测器件;
控制所述探针卡中连接所述目标待测器件的探测端对应的第一开关与第二开关闭合,以及控制所述探针卡中连接除所述目标待测器件之外剩余待测器件的探测端对应的第一开关与第二开关断开;
利用所述探针卡向所述目标待测器件提供测试电压。
在一些实施例中,所述利用所述探针卡向所述目标待测器件提供测试电压之后,还包括:
获取所述探针卡反馈的连接所述目标待测器件的探测端的电压值;
若所述电压值与所述目标待测器件对应的工作电压之间的差值的绝对值大于预设阈值,则根据所述电压值,调节向所述目标待测器件提供的测试电压。
本公开实施例所提供的测试电路、探针卡、测试***及测试方法,由于每个第一开关的第一端与第一端口连接,每个第一开关的第二端与每个第一开关对应的探测端连接,每个第二开关的第一端与第二端口连接,每个第二开关的第二端与每个第二开关对应的所述探测端连接,因此在利用第一端口向各个探测端提供测试电压时,可以利用第二端口准确的测量出各个探测端的电压值,进而通过补偿测试机台与待测器件之间的导线以及开关产生的压降,可以有效提升测试的准确度。
附图说明
图1为本公开实施例中提供的一种测试***的结构示意图;
图2为本公开实施例中提供的一种测试电路的结构示意图;
图3为本公开实施例中提供的另一种测试***的结构示意图;
图4为本公开实施例中提供的一种测试方法的步骤流程示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本公开一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。此外,虽然本公开中公开内容按照示范性一个或几个实例来介绍,但应理解,可以就这些公开内容的各个方面也可以单独构成一个完整实施方式。
需要说明的是,本公开中对于术语的简要说明,仅是为了方便理解接下来描述的实施方式,而不是意图限定本公开的实施方式。除非另有说明,这些术语应当按照其普通和通常的含义理解。
本公开中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体,而不必然意味着限定特定的顺序或先后次序,除非另外注明。应该理解这样使用的用语在适当情况下可以互换,例如能够根据本公开实施例图示或描述中给出那些以外的顺序实施。
此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖但不排他的包含,例如,包含了一系列组件的产品或设备不必限于清楚地列出的那些组件,而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
本公开实施例中使用的术语“模块”,是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合,能够执行与该元件相关的功能。
本公开实施例可以应用于半导体领域,例如可以应用于集成电路的测试环节中。
集成电路的制造过程,通常可以分为晶圆制程、晶圆测试、封装及最后测试。在芯片封装之前,通常需要对晶圆上的集成电路进行电学性能测试,以判断集成电路是否良好,而完成封装工艺后的集成电路则必须再进行另一次的电学测试以筛选出因封装工艺不佳所造成的不良品,进一步提升最终成品的良率。
在现有的测试技术中,通常是利用一个具有若干个探针的探针卡,将该探针卡的探针与晶圆的集成电路进行接触后,向该集成电路施加测试信号,以判断其电学性能是否良好。
另外,现有的测试技术中,为节省测试时间,一般会通过资源共享的方式,让有限的测试资源充分利用,以提高测试效率,从而节省测试成本。
为了更好的理解本公开实施例,参照图1,图1为本公开实施例中提供的一种测试***的结构示意图。
如图1中,上述测试***包括测试机台110、探针卡(Probe card)120及若干个待测器件(Device Under Test,DUT)131~DUT134。
其中,测试机台110通常采用可编程电源(Programmable Power Supply,PPS),通用资源共享的方式为任意一个或多个DUT提供测试电压。
其中,探针卡120上通常包括激励线路(force line)和测量线路(sense line)。其中,激励线路用于向DUT提供电压,测量线路用于测量激励线路上的电压,并反馈给测试机台110,测试机台110在接收到测量线路反馈的电压后,如果判断出激励线路上的电压小于DUT的工作电压,则会控制PPS增大输出电压;反之,如果判断出激励线路上的电压大于DUT的工作电压,则会控制PPS减小输出电压,由此来使DUT能够准确完成相关的功能测试。
其中,探针卡120上的测量线路和激励线路的连接点位于切换开关K1~切换开关K4之前。在测试过程中,可以根据测试需求,控制切换开关K1~切换开关K4,来对DUT131~DUT134进行测试。
示例性的,在需要测试DUT131时,可以控制切换开关K1闭合,控制切换开关K2、切换开关K3、切换开关K4断开;在测试DUT131、DUT132、DUT133时,可以控制切换开关K4断开,控制切换开关K1、切换开关K2、切换开关K3闭合。
可以理解的是,一般的半导体器件对于供电电源都有一定的要求,通常表现为三个参数:
极限供电电压:指半导体器件的供电管脚所能承受的极限的供电电压。半导体器件的供电电压不能超过该参数的要求范围,否则可能会对半导体器件造成永久性的损伤;在该范围内,半导体器件的功能是不被保证的;半导体器件处于该参数的极限值一定时间,将会影响半导体器件的长期稳定性。
推荐工作电压:指要使得半导体器件正常可靠地工作,半导体器件供电管脚的电压需保证满足的范围,通常用"V±x%"来表示,其中V是半导体器件供电管脚典型的工作电压,x%为允许的电压波动范围,常见的x为5或者3。
电源噪声:指要使得半导体器件正常可靠地工作,半导体器件供电管脚电压上允许的纹波噪声,通常用其峰-峰值来表征。
可以理解的是,由于上述激励线路以及切换开关K1~切换开关K4本身均具有一定的阻抗,因此,上述激励线路以及切换开关K1~切换开关K4会在通电过程中产生一定程度的压降(IR drop)。
而由于探针卡120上的测量线路和激励线路的连接点位于切换开关K1~切换开关K4之前,因此测量线路测量出的激励线路上的电压,会高于探针卡120实际提供该DUT的电压,由此便会很容易导致测试过程中DUT的实际电压低于其工作电压。
以DUT为逻辑门为例,如果逻辑门处的电压达不到其推荐工作电压,那么当逻辑门打开的时候,高电平建立的时间就会变长,保持时间就会变短,由此可能会造成逻辑错误,进而影响测试准确度。
可以理解的是,对于芯片而言,芯片内部有成千上万的晶体管,这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高,内部晶体管数量越来越大。芯片的外部电源引脚提供给内部晶体管一个公共的供电节点,因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递。对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步,但是由于内部延时的差别,各个晶体管的状态转换不可能是严格同步的,当某些晶体管已经完成了状态转换,另一些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路会把电源噪声传递到其他门电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不确定态区域,那么电源噪声可能会被放大,并在门电路的输出端产生矩形脉冲干扰,进而引起电路的逻辑错误。
面对上述技术问题,本公开实施例提供了一种测试电路,可以在测试过程中补偿测试机台与待测器件之间的导线以及切换开关产生的压降,由此可以保证待测器件的测试电压为其工作电压,提升测试的准确度。具体实施方式请参照以下实施例。
在一些实施例中,上述测试电路包括第一端口、第二端口、N个第一开关、N个第二开关及N个探测端;其中,N为整数,且N≥1。
其中,每个第一开关的第一端与第一端口连接,每个第一开关的第二端与每个第一开关对应的探测端连接;每个第二开关的第一端与第二端口连接,每个第二开关的第二端与每个第二开关对应的探测端连接。
为了更好的理解本公开实施例,参照图2,图2为本公开实施例中提供的一种测试电路的结构示意图。
在一种可行的实施方式中,上述测试电路210包括第一端口、第二端口、4个第一开关(分别为K11、K12、K13、K14)、4个第二开关(分别为K21、K22、K23、K24)及4个探测端(分别为探测端1、探测端2、探测端3、探测端4)。
其中,开关K11、K12、K13、K14的第一端与上述第一端口连接,开关K11、K12、K13、K14的第二端分别与探测端1、探测端2、探测端3、探测端4连接。开关K21、K22、K23、K24的第一端与上述第二端口连接,开关K21、K22、K23、K24的第二端分别与探测端1、探测端2、探测端3、探测端4连接。
可以理解的是,上述测试电路210中,不同的第一开关分别对应不同的探测端,以及不同的第二开关分别对应不同的探测端。即上述测试电路210中的每个探测端均对应连接一个第一开关与一个第二开关。其中,每个第一开关用于控制上述第一端口与对应的探测端之间是否导通,每个第二开关用于控制上述第二端口与对应的探测端之间是否导通。
需要说明的是,上述图2中所示测试电路210中的第一开关、第二开关及探测端的数量仅仅只是示例性的,在其它一些实施例中,上述测试电路中的第一开关、第二开关及探测端的数量可以大于或等于1,本公开实施例中不做限制。
其中,上述第一端口与第二端口可以用于和外部的测试机台连接,每个上述探测端可以用于和外部的待测器件连接。
在一些实施例中,测试机台可以利用第一端口向探测端连接的待测器件提供测试电压,同时利用第二端口测量探测端的电压值。
可以理解的是,由于第一端口至探测端之间的导线以及第一开关本身均具有一定的阻抗,因此,在通过第一端口向探测端连接的待测器件提供测试电压时,第一端口与探测端之间的导线以及第一开关会产生一定的压降,从而导致探测端输出的实际电压会低于测试机台提供给第一端口的电压。
本公开实施例中,在第二端口与每个探测端之间设置测量线路,每个测量线路中设置第二开关,该第二开关的第二端连接在探测端,从而可以利用第二端口准确的测量出探测端的电压,使测量结果不受第一端口至探测端之间的导线以及第一开关产生的压降的影响。
基于上述实施例中描述的内容,在一些实施方式中,在利用上述测试电路210进行测试时,连接于同一个探测端的第一开关与第二开关同时闭合或者同时断开。
例如,开关K11与开关K21同时闭合或者同时断开、开关K12与开关K22同时闭合或者同时断开、……、开关K14与开关K24同时闭合或者同时断开。
在一些实施方式中,连接于同一个探测端的第一开关与第二开关可以由同一控制信号控制。
可选的,上述各个第一开关与各个第二开关可以共用一个控制信号,例如,开关K11与开关K21可以由同一个控制信号控制,由此可以有效降低测试复杂度,节约测试成本。或者,上述各个第一开关与各个第二开关也可以采用完全同步的两个控制信号控制。
上述各个第一开关与各个第二开关均可以采用任意形式的开关,如利用电子电路以及电力电子器件实现电路通断的电子开关。可选的,上述各个第一开关与各个第二开关均可以采用如晶闸管、晶体管、场效应管、可控硅、继电器等,本公开实施例中不做限制。
在一些实施例中,上述每个探测端均设置有探针,该探针可以用于和待测器件连接。
示例性的,上述探针可以直接与芯片上的焊垫或凸块直接接触,引出芯片信号,再配合周边测试仪器与软件控制即可达到自动化量测的目的。
在一些实施例中,上述第一端口可以为测试激励输入端口,上述第二端口可以为测量信号输出端口,上述测试激励输入端口与测量信号输出端口可以和测试机台连接。
在一些实施例中,上述测试激励输入端口用于接收测试机台提供的测试电压,并通过探测端提供给待测器件;上述测量信号输出端口用于向测试机台反馈探测端的电压值。
其中,测试机台在接收到测量信号输出端口反馈的探测端的电压值时,判断该电压值与待测器件对应的工作电压之间的差值的绝对值是否大于预设阈值,若是,则根据上述电压值,调节向待测器件提供的测试电压。
本公开实施例所提供的测试电路,在利用第一端口向各个探测端提供测试电压时,可以利用第二端口准确的测量出各个探测端的电压值,通过补偿第一端口向各个探测端提供测试电压时产生的压降,可以有效提升测试的准确度。
基于上述实施例中所描述的内容,本公开还提供了一种探针卡,该探针卡中设置有上述实施例中所描述的测试电路,具体可以参照上述实施例中描述的测试电路,本实施例中不做赘述。
其中,上述探针卡可以通过连接测试机台和芯片,通过传输信号对芯片参数进行测试。例如,利用探针卡上的探针,可以直接与芯片上的焊垫或凸块直接接触,引出芯片信号,再配合周边测试仪器与软件控制即可达到自动化量测的目的。
可选的,上述探针卡可以是垂直探针卡、微机电***探针卡、垂直弹簧针型探针卡、晶圆级封装芯片测试探针卡等,本实施例中不做限制。
其中,上述垂直探针卡适合常规逻辑产品(包括***级芯片和微计算机产品)的多管芯测试的探针卡;上述微机电***探针卡适用于微处理器和***级芯片的倒装芯片以及细间距凸点晶圆测试;上述垂直弹簧针型探针卡适用于12英寸晶圆的一触式测试,其高针压规格通过与氧化膜下的垫片接触来帮助实现稳定的接触,还允许更换单针以方便维护;上述晶圆级封装芯片测试探针卡适用于测试区域阵列设备。
本公开实施例所提供的探针卡,在向各个待测器件提供测试电压时,通过补偿测试机台与待测器件之间的导线以及开关产生的压降,可以保障向各个待测器件提供的测试电压满足其工作电压,进而有效提升测试的准确度。
基于上述实施例中描述的内容,本公开还提供了一种测试***。
参照图3,图3为本公开实施例中提供的另一种测试***的结构示意图。
在一种可行的实施方式中,上述测试***包括测试机台310、探针卡320、及若干个待测器件,分别为DUT1~DUT4。
其中,测试机台310可以采用集成电路自动测试机(Automatic Test Equipment,ATE)。
其中,探针卡320包括上述实施例中描述的测试电路,该测试电路包括第一端口、第二端口、4个第一开关(分别为K11、K12、K13、K14)、4个第二开关(分别为K21、K22、K23、K24)及4个探测端。其中,每个探测端设置有探针。
探针卡320可以将测试所需的电源、信号、GND等连接到晶圆上,其探针的形状(probe layout)与芯片上的pad位置、pad定义相对应。
上述第一端口与第二端口分别和测试机台310连接,探针卡320的每个探针分别与不同的DUT连接。
上述DUT可以表示晶圆或最终封装部件上的特定管芯小片,ATE通过探针卡320为各个DUT提供电源,提供模拟信号,然后测量得到各个DUT的各种参数,从而测出DUT的好坏。
在一些实施例中,测试机台310中包括可调电源,该可调电源用于:
利用第一端口向待测器件提供测试电压;获取第二端口反馈的探测端的电压值;若该电压值与待测器件对应的工作电压之间的差值的绝对值大于预设阈值,则根据该电压值,调节向待测器件提供的测试电压。
可选的,上述可调电源可以为可编程电源(简称PPS)。
示例性的,假设上述某个DUT的工作电压为1.5V,在上述可调电源为该DUT提供测试电压时,若第二端口反馈的探测端的电压值为1.4V,则上述可调电源需要提高为该DUT提供的测试电压。
可选的,上述测试***还可以包括探针台,该探针台可以用于为晶圆提供移动的载台(chuck),并提供对应测试温度的条件,负责精确对位晶圆的物理位置。
本公开实施例所提供的测试***,利用新设计的探针卡320向各个待测器件提供测试电压,通过补偿测试机台与待测器件之间的导线以及开关产生的压降,可以保证向各个待测器件提供的测试电压满足其工作电压,进而有效提升测试的准确度。
基于上述实施例中描述的内容,本公开还提供了一种测试方法,可以应用于上述实施例中所描述的测试***。
参照图4,图4为本公开实施例中提供的一种测试方法的步骤流程示意图。在一种可行的实施方式中,上述测试方法包括:
S401、确定探针卡连接的多个待测器件中需要进行测试的目标待测器件。
S402、控制探针卡中连接目标待测器件的探测端对应的第一开关与第二开关闭合,以及控制探针卡中连接除目标待测器件之外剩余待测器件的探测端对应的第一开关与第二开关断开。
S403、利用探针卡向目标待测器件提供测试电压。
示例性的,以晶圆测试(Chip Probing,CP)为例,CP测试在整个芯片制作流程中处于晶圆制造和封装之间,测试对象是针对整片晶圆中的每一个Die,目的是确保整片晶圆中的每一个Die都能基本满足器件的特征或者设计规格书,通常包括电压、电流、时序和功能的验证。
CP测试的具体操作是在晶圆制作完成之后,成千上万的裸Die(未封装的芯片)规则的分布满整个Wafer。由于尚未进行划片封装,只需要将这些裸露在外的芯片管脚,通过探针卡与测试机台连接,即可进行芯片测试。
上述CP测试包括直流(DC)测试与交流(AC)测试,DC测试包括芯片Signal PIN的Open/Short测试,电源PIN的Power Short测试,以及检测芯片直流电流和电压参数是否符合设计规格。AC测试包括检测芯片交流信号质量和时序参数是否符合设计规格。
在一种可行的实施方式中,以电源PIN的Power Short测试为例,仍旧参照图3,上述测试方法包括:
(1)控制开关K11、K21闭合,控制开关K12、K22、K13、K23、K14、K24断开,由测试机台向DUT1提供测试电压,对DUT1进行Power Short测试。
(2)控制开关K12、K22闭合,控制开关K11、K21、K13、K23、K14、K24断开,由测试机台向DUT2提供测试电压,对DUT2进行Power Short测试。
(3)控制开关K13、K23闭合,控制开关K11、K21、K12、K22、K14、K24断开,由测试机台向DUT3提供测试电压,对DUT3进行Power Short测试。
(4)控制开关K14、K24闭合,控制开关K11、K21、K12、K22、K13、K23断开,由测试机台向DUT4提供测试电压,对DUT3进行Power Short测试。
在一些实施例中,再向目标待测器件提供测试电压之后,还包括:
获取探针卡反馈的连接目标待测器件的探测端的电压值,若该电压值与目标待测器件对应的工作电压之间的差值的绝对值大于预设阈值,则根据该电压值,调节向目标待测器件提供的测试电压。
通过以上方式,可以准确测试出各个DUT的电源PIN是否失效。
在一些实施方式中,上述CP测试还包括功能测试(Function Test),用于检测芯片的功能和性能是否符合设计规格。
示例性的,仍旧参照图3,假设在上述Power Short测试中,确定出DUT4失效,则上述测试方法包括:控制开关K14、K24断开,控制开关K11、K21、K12、K22、K13、K23闭合,由测试机台向DUT1、DUT2、DUT3提供测试信号,以对DUT1、DUT2、DUT3的功能进行测试。
可以理解的是,在确定出DUT4失效后,通过控制开关K14、K24断开后再进行功能测试,可以避免造成DUT4进行测试时电流过大,烧坏ATE或者探针卡,有效保护探针卡以及测试机台,
本公开实施例所提供的测试方法,利用新设计的探针卡向各个待测器件提供测试电压时,通过补偿测试机台与待测器件之间的导线以及开关产生的压降,可以保障向各个待测器件提供的测试电压满足其工作电压,进而有效提升测试的准确度。
在本公开所提供的几个实施例中,应该理解到,所揭露的设备和方法,可以通过其它的方式实现。例如,以上所描述的设备实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外,在本公开各个实施例中的各功能模块可以集成在一个处理单元中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个单元中。上述模块集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能模块的形式实现的集成的模块,可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器执行本公开各个实施例所述方法的部分步骤。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本公开的技术方案,而非对其限制;尽管参照前述各实施例对本公开进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (15)
1.一种测试电路,其特征在于,包括第一端口、第二端口、N个第一开关、N个第二开关及N个探测端;所述N为整数,且N≥1;
每个所述第一开关的第一端与所述第一端口连接,每个所述第一开关的第二端与每个所述第一开关对应的所述探测端连接;
每个所述第二开关的第一端与所述第二端口连接,每个所述第二开关的第二端与每个所述第二开关对应的所述探测端连接;
所述第一端口与所述第二端口用于和外部的测试机台连接,每个所述探测端用于和外部的待测器件连接。
2.根据权利要求1所述的测试电路,其特征在于,
不同的所述第一开关分别对应不同的所述探测端,以及不同的所述第二开关分别对应不同的所述探测端。
3.根据权利要求1或2所述的测试电路,其特征在于,连接于同一个所述探测端的所述第一开关与所述第二开关同时闭合或者同时断开。
4.根据权利要求3所述的测试电路,其特征在于,连接于同一个所述探测端的所述第一开关与所述第二开关由同一控制信号控制。
5.根据权利要求1所述的测试电路,其特征在于,所述第一开关与所述第二开关均为继电器。
6.根据权利要求1所述的测试电路,其特征在于,每个所述探测端设置有探针,所述探针用于和所述待测器件连接。
7.根据权利要求1所述的测试电路,其特征在于,所述第一端口为测试激励输入端口,所述第二端口为测量信号输出端口。
8.根据权利要求7所述的测试电路,其特征在于,所述测试激励输入端口与所述测量信号输出端口用于和所述测试机台连接。
9.根据权利要求8所述的测试电路,其特征在于,所述测试激励输入端口用于接收所述测试机台提供的测试电压;所述测量信号输出端口用于向所述测试机台反馈所述探测端的电压值。
10.一种探针卡,其特征在于,所述探针卡中设置有测试电路,所述测试电路为权利要求1-9任一项所述的测试电路。
11.一种测试***,其特征在于,包括测试机台、探针卡及至少一个待测器件;所述探针卡为权利要求10所述的探针卡;
所述测试机台和所述探针卡中的测试电路的第一端口与第二端口连接,所述探针卡中的测试电路的每个探测端分别用于连接不同的所述待测器件。
12.根据权利要求11所述的测试***,其特征在于,所述测试机台中包括可调电源,所述可调电源用于:
利用所述第一端口向所述待测器件提供测试电压;
获取所述第二端口反馈的所述探测端的电压值;
若所述电压值与所述待测器件对应的工作电压之间的差值的绝对值大于预设阈值,则根据所述电压值,调节向所述待测器件提供的测试电压。
13.根据权利要求12所述的测试***,其特征在于,所述可调电源为可编程电源PPS。
14.一种测试方法,其特征在于,应用于权利要求11至13任一项所述的测试***,所述测试方法包括:
确定探针卡连接的多个待测器件中需要进行测试的目标待测器件;
控制所述探针卡中连接所述目标待测器件的探测端对应的第一开关与第二开关闭合,以及控制所述探针卡中连接除所述目标待测器件之外剩余待测器件的探测端对应的第一开关与第二开关断开;
利用所述探针卡向所述目标待测器件提供测试电压。
15.根据权利要求14所述的测试方法,其特征在于,所述利用所述探针卡向所述目标待测器件提供测试电压之后,还包括:
获取所述探针卡反馈的连接所述目标待测器件的探测端的电压值;
若所述电压值与所述目标待测器件对应的工作电压之间的差值的绝对值大于预设阈值,则根据所述电压值,调节向所述目标待测器件提供的测试电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211096298.1A CN117706144A (zh) | 2022-09-08 | 2022-09-08 | 测试电路、探针卡、测试***及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211096298.1A CN117706144A (zh) | 2022-09-08 | 2022-09-08 | 测试电路、探针卡、测试***及测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117706144A true CN117706144A (zh) | 2024-03-15 |
Family
ID=90155759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211096298.1A Pending CN117706144A (zh) | 2022-09-08 | 2022-09-08 | 测试电路、探针卡、测试***及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117706144A (zh) |
-
2022
- 2022-09-08 CN CN202211096298.1A patent/CN117706144A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0882239B1 (en) | Assembly and method for testing integrated circuit devices | |
KR100825811B1 (ko) | 고속 검사가 가능한 반도체 소자 자동검사장치 | |
CN101996912B (zh) | 集成电路晶圆级测试方法、半导体装置测试***及其方法 | |
CN110763981B (zh) | 集成电路芯片的检测***和方法 | |
KR101822980B1 (ko) | 웨이퍼 레벨 컨택터 | |
US20070200571A1 (en) | Verifying individual probe contact using shared tester channels | |
CN108181570B (zh) | 芯片接地引脚连通性测试方法及装置、可读存储介质 | |
KR20170038050A (ko) | 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치 | |
US6747473B2 (en) | Device under interface card with on-board testing | |
JP7224313B2 (ja) | 電子デバイスを自動テストするための装置及び方法 | |
US20030184336A1 (en) | Semiconductor integrated circuit device and testing method thereof | |
CN104422801A (zh) | 负载板、自动测试设备和ic测试方法 | |
US9575114B2 (en) | Test system and device | |
CN117648892A (zh) | 一种利用ai动态调节老化测试参数的方法及*** | |
CN102778628A (zh) | 集成电路芯片及其测试方法 | |
CN117706144A (zh) | 测试电路、探针卡、测试***及测试方法 | |
CN116482512A (zh) | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 | |
KR101781895B1 (ko) | 멀티칩 패키지 테스트 시스템 | |
KR20060019552A (ko) | 반도체 집적회로 테스트용 테스터 구조 | |
US20070186131A1 (en) | Low cost imbedded load board diagnostic test fixture | |
JP2009288064A (ja) | 半導体試験装置及び方法 | |
KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
Muhtaroglu et al. | I/O self-leakage test | |
US11041901B2 (en) | Unclamped inductor switching test at wafer probe | |
US7786724B1 (en) | Methods and apparatus for collecting process characterization data after first failure in a group of tested devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |