KR101856658B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101856658B1
KR101856658B1 KR1020120002935A KR20120002935A KR101856658B1 KR 101856658 B1 KR101856658 B1 KR 101856658B1 KR 1020120002935 A KR1020120002935 A KR 1020120002935A KR 20120002935 A KR20120002935 A KR 20120002935A KR 101856658 B1 KR101856658 B1 KR 101856658B1
Authority
KR
South Korea
Prior art keywords
signal
node
test
semiconductor device
external
Prior art date
Application number
KR1020120002935A
Other languages
English (en)
Other versions
KR20130081863A (ko
Inventor
김종삼
김종환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120002935A priority Critical patent/KR101856658B1/ko
Publication of KR20130081863A publication Critical patent/KR20130081863A/ko
Application granted granted Critical
Publication of KR101856658B1 publication Critical patent/KR101856658B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 기술에 따른 반도체 장치는 전기적 신호를 출력하는 외부 장치와 연결되며 상기 전기적 신호를 제 1 노드에 출력하는 외부 신호 입력단자; 및 테스트 신호에 응답하여 접지전압 또는 상기 제 1 노드 출력신호를 제 2 노드에 출력하는 테스트 제어 회로부를 포함한다.

Description

반도체 장치{Semiconductor Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로서, 구체적으로 반도체 장치의 테스트 제어 회로에 관한 것이다.
웨이퍼는 패키징 공정 이전에 웨이퍼 상에 구성한 반도체 장치의 불량여부를 판별하기 위한 과정을 거친다. 일반적으로 반도체 장치의 동작을 검증하기 위하여 프로브 테스트(Probe Test)를 시행한다. 반도체 장치에 전기적 신호를 인가시키고 그로부터 응답되는 전기적 신호를 분석하여 반도체 장치의 불량 여부를 판단한다.
반도체 장치의 동작을 검증하기 위한 프로브 테스트는 반도체 장치의 외부 신호 입력 단자로 전기적 신호를 전달하기 위해 프로브 카드(Probe Card)를 이용한다. 외부 신호 입력 단자에는 리드(Lead) 또는 패드(Pad)를 포함한다. 프로브 카드에는 프로브 니들이 구비되어 반도체 장치에 전기적 신호를 전달한다.
한편, 반도체 장치의 동작수행에는 필요하나 프로브 테스트(Probe Test)를 하는 경우에는 불필요한 외부 신호 입력 단자가 존재한다.
도 1은 일반적인 반도체 장치의 테스트 블록도이다.
반도체 장치(10)는 복수의 외부 입력 단자(11, 12) 및 내부회로(13)를 포함하며, 프로브 카드(20)는 복수의 프로브 니들(21, 22)을 포함한다.
반도체 장치(10)에 대해 프로브 테스트를 실행할 때, 복수의 외부 입력 단자(11, 12)에 복수의 프로브 니들(21, 22)이 연결되어 전기적 신호가 반도체 장치(10)에 인가된다. 복수의 외부 입력 단자(11, 12)는 전기적 신호를 내부회로(13)에 전달한다. 이때, 제 1 외부 입력단자(11)가 프로브 테스트를 실행할 때 불필요한 경우, 프로브 카드(20)는 제 1 프로브 니들(21)에 접지전압(VSS)을 인가한다.
그러나, 프로브 테스트를 실행할 때, 불필요한 외부 신호 입력 단자에도 프로브 니들을 연결하므로, 프로브 카드 내에서 테스트할 수 있는 반도체 장치의 수가 줄어 테스트 시간이 증가되는 문제점이 발생한다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 반도체 장치의 테스트 시에 불필요한 외부 신호 입력 단자에 반도체 장치 내부적으로 접지전압을 인가하여, 반도체 장치의 테스트 시간을 감소시킬 수 있는 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는 전기적 신호를 출력하는 외부 장치와 연결되며 상기 전기적 신호를 제 1 노드에 출력하는 외부 신호 입력단자; 및 테스트 신호에 응답하여 접지전압 또는 상기 제 1 노드 출력신호를 제 2 노드를 통해 반도체 장치 내부로 전달하는 테스트 제어 회로부를 포함한다.
본 발명에 따른 반도체 장치는 반도체 장치의 테스트 시에 불필요한 외부 신호 입력 단자에 반도체 장치 내부적으로 접지전압을 인가함으로써, 프로브 니들이 내부적으로 접지전압이 인가된 외부 신호 입력 단자에는 연결되지 않아 프로브 카드 내에서 테스트를 수행할 수 있는 반도체 장치의 수가 증가하여 반도체 장치의 테스트 시간을 단축할 수 있다.
도 1은 일반적인 반도체 장치의 블록도,
도 2는 본 발명의 실시예에 따른 반도체 장치의 회로도,
도 3은 본 발명의 실시예에 따른 반도체 장치의 타이밍도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 회로도이다.
도 2를 참조하면 본 발명의 실시예에 따른 반도체 장치는 외부 신호 입력 단자(100) 및 테스트 제어 회로부(200)를 포함한다.
테스트 제어 회로부(200)는 연산부(210)를 포함한다.
본 발명의 실시예에 따른 외부 신호 입력 단자(100)는 패드(Pad) 또는 리드(Lead)선이 될 수 있다.
또한, 본 발명의 실시예에 따른 반도체 장치는 반도체 장치의 테스트 시에 불필요한 외부 신호 입력 단자에 구성될 수 있다.
도 2를 참조하여, 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하면 다음과 같다. 외부 신호 입력 단자(100)는 외부 신호를 입력받아 제 1 노드(n1)에 출력한다. 외부 신호 입력 단자(100)는 외부 장치(미도시)와 연결되며, 외부 장치(미도시)에서 출력되는 신호를 반도체 장치 내부로 전달한다.
본 발명의 실시예에 따른 외부 장치(미도시)는 프로브 니들(Probe Needle) 또는 프로브 니들을 포함하는 프로브 카드(Probe Card)로 구성될 수 있으며, 외부에서 반도체 장치 내부로 전기적 신호를 입력하는 장치이다.
테스트 제어 회로부(200)는 테스트 신호(TPARA)를 반전하는 제 1 인버터(IV1), 제 1 노드(n1)의 출력신호와 제 1 인버터(IV1)의 출력신호를 논리연산하는 연산부(210)를 포함한다. 연산부(210)는 제 1 노드(n1)의 출력신호와 제 1 인버터(IV1)의 출력신호를 입력받아 낸드(NAND) 연산하는 제 1 낸드게이트 및 제 1 낸드게이트(ND1)의 출력신호를 반전하는 제 2 인버터(IV2)를 포함한다. 연산부(210)는 논리 합(AND) 연산을 하는 앤드게이트로 구성될 수 있다.
테스트 제어 회로부(200)는 제 1 노드(n1)의 출력 신호와 테스트 신호(TPARA)를 입력받아 반도체 장치 내부에 사용되는 신호를 출력한다.
테스트 제어 회로부(200)는 테스트 신호(TPARA)가 비활성화될 때에는, 제 1 노드(n1)의 출력신호를 반도체 장치 내부에 사용되는 신호로 출력한다. 다만, 테스트 신호(TPARA)가 활성화 될 때에는 반도체 장치에 접지전압을 출력한다.
도 3은 본 발명의 실시예에 따른 반도체 장치의 타이밍도이다.
도 2 및 도 3을 참조하여, 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하면 다음과 같다.
예를 들어, 테스트 신호(TPARA)는 활성화되면 논리레벨이 하이레벨이고, 비활성화되면 논리레벨이 로우레벨이다.
테스트 신호(TPARA)의 논리레벨이 하이레벨이면, 제 1 인버터(IV1)의 출력신호는 로우레벨이다. 연산부(210)는 로우레벨의 테스트 신호(TPARA)가 입력되면 제 1 노드(n1)의 출력신호와 무관하게 제 2 노드(n1)의 출력신호는 로우레벨이 된다. 즉, 테스트 신호(TPARA)가 활성화되면 외부 신호 입력 단자(100)에 입력되는 외부 신호와 무관하게 테스트 제어 회로부(200)는 로우레벨의 신호를 출력한다. 다시 말해서, 테스트 신호(TPARA)가 활성화되면 외부 신호 입력 단자(100)에 입력되는 외부 신호와 무관하게 테스트 제어 회로부(200)는 접지전압을 출력한다.
다음으로, 테스트 신호(TPARA)의 논리레벨이 로우레벨이면, 제 1 인버터(IV1)의 출력신호는 하이레벨이다. 연산부(210)는 하이레벨의 테스트 신호(TPARA)가 입력되면 제 1 노드(n1)의 출력신호에 응답하여 제 2 노드(n2)에 제 1 노드(n1)의 출력신호와 동일한 출력신호를 출력한다. 즉, 테스트 신호(TPARA)가 비활성화되면 외부 신호 입력 단자(100)에 입력되는 외부 신호와 동일한 신호를 반도체 장치에 공급한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 외부 신호 입력 단자 200: 테스트 제어 회로부
210: 연산부

Claims (5)

  1. 전기적 신호를 출력하는 외부 장치와 연결되며 상기 전기적 신호를 제 1 노드에 출력하는 외부 신호 입력단자; 및
    테스트 신호에 응답하여 접지전압 또는 상기 제 1 노드 출력 신호를 제 2 노드를 통해 반도체 장치 내부로 전달하는 테스트 제어 회로부를 포함하는 반도체 장치.
  2. [청구항 2은(는) 설정등록료 납부시 포기되었습니다.]
    제 1항에 있어서,
    상기 테스트 제어 회로부는,
    상기 테스트 신호가 활성화되면 상기 제 2 노드에 접지전압을 출력하고, 상기 테스트 신호가 비활성화되면 상기 제 2 노드에 상기 전기적 신호를 출력하는 것을 특징으로 하는 반도체 장치.
  3. [청구항 3은(는) 설정등록료 납부시 포기되었습니다.]
    제 2항에 있어서,
    상기 테스트 제어 회로부는,
    상기 테스트 신호를 반전하는 제 1 인버터; 및
    상기 제 1 노드의 출력신호와 상기 제 1 인버터의 출력 신호를 논리 연산하여 상기 제 2 노드에 출력하는 연산부를 포함하는 반도체 장치.
  4. [청구항 4은(는) 설정등록료 납부시 포기되었습니다.]
    제 3항에 있어서,
    상기 연산부는,
    상기 제 1 노드와 상기 제 1 인버터의 출력신호를 논리 합(AND) 연산하는 것을 특징으로 하는 반도체 장치.
  5. [청구항 5은(는) 설정등록료 납부시 포기되었습니다.]
    제 1항에 있어서,
    상기 테스트 제어 회로부는 상기 반도체 장치의 테스트시 상기 전기적 신호가 인가되지 않는 상기 외부 신호 입력단자에 접속되도록 구성되는 반도체 장치.
KR1020120002935A 2012-01-10 2012-01-10 반도체 장치 KR101856658B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120002935A KR101856658B1 (ko) 2012-01-10 2012-01-10 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120002935A KR101856658B1 (ko) 2012-01-10 2012-01-10 반도체 장치

Publications (2)

Publication Number Publication Date
KR20130081863A KR20130081863A (ko) 2013-07-18
KR101856658B1 true KR101856658B1 (ko) 2018-05-14

Family

ID=48993375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120002935A KR101856658B1 (ko) 2012-01-10 2012-01-10 반도체 장치

Country Status (1)

Country Link
KR (1) KR101856658B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003315427A (ja) 2002-04-24 2003-11-06 Ricoh Co Ltd テスト信号生成回路
JP2011080808A (ja) * 2009-10-05 2011-04-21 Renesas Electronics Corp 半導体集積回路および半導体集積回路のテスト方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003315427A (ja) 2002-04-24 2003-11-06 Ricoh Co Ltd テスト信号生成回路
JP2011080808A (ja) * 2009-10-05 2011-04-21 Renesas Electronics Corp 半導体集積回路および半導体集積回路のテスト方法

Also Published As

Publication number Publication date
KR20130081863A (ko) 2013-07-18

Similar Documents

Publication Publication Date Title
US20140266291A1 (en) Method, device and system for automatic detection of defects in tsv vias
CN108181570B (zh) 芯片接地引脚连通性测试方法及装置、可读存储介质
TW201833569A (zh) 電路測試方法
US10522529B2 (en) Circuit for providing electrostatic discharge protection on an integrated circuit and associated method and apparatus
US9575114B2 (en) Test system and device
KR101856658B1 (ko) 반도체 장치
KR101161811B1 (ko) 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법
US8458538B2 (en) Latency detection in a memory built-in self-test by using a ping signal
EP3321704B1 (en) Systems and methods for testing semiconductor package assemblies
TW200938853A (en) Apparatus for testing chip and circuit of probe card
US6986087B2 (en) Method and apparatus for improving testability of I/O driver/receivers
US20140380110A1 (en) Test apparatus and operating method thereof
CN103558426A (zh) 十字型探针卡
CN104422869A (zh) 半导体装置和测试方法
US8788897B2 (en) Path-based crosstalk fault test scanning in built-in self-testing
TWI637177B (zh) 用於測試半導體元件之系統及方法
CN111220887A (zh) 半导体装置及其操作方法
KR100728569B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
CN102759697A (zh) Mos晶体管封装级测试方法以及mos晶体管制造方法
JP2014163851A (ja) オープン検出端子付き半導体集積回路
US8543878B1 (en) Apparatus and a method to test a parametric structure utilizing logical sensing
KR101520055B1 (ko) 프로그래머블 로직을 이용한 메모리 테스트 왕복 시간 계산 장치
KR20160071160A (ko) 반도체 장치
KR100753050B1 (ko) 테스트장치
US9741412B2 (en) Semiconductor apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant