KR20130030146A - 어레이 기판 및 이의 제조방법 - Google Patents

어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20130030146A
KR20130030146A KR1020110093716A KR20110093716A KR20130030146A KR 20130030146 A KR20130030146 A KR 20130030146A KR 1020110093716 A KR1020110093716 A KR 1020110093716A KR 20110093716 A KR20110093716 A KR 20110093716A KR 20130030146 A KR20130030146 A KR 20130030146A
Authority
KR
South Korea
Prior art keywords
electrode
common
pattern
semiconductor layer
forming
Prior art date
Application number
KR1020110093716A
Other languages
English (en)
Inventor
유상희
임은정
현혜린
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110093716A priority Critical patent/KR20130030146A/ko
Publication of KR20130030146A publication Critical patent/KR20130030146A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 화소영역이 정의된 기판 상에 일방향으로 연장하며 형성된 데이터 배선과, 상기 데이터 배선과 이격하여 상기 화소영역의 중앙부에 형성된 제 1 공통패턴과; 상기 데이터 배선과 제 1 공통패턴 위로 전면에 형성된 제 1 절연막과; 상기 제 1 절연막 위로 상기 데이터 배선과 교차하여 상기 화소영역의 경계에 형성된 게이트 배선과 상기 게이트 배선과 연결되며 형성된 게이트 전극과; 상기 게이트 배선 및 게이트 전극 위로 전면에 형성된 제 2 절연막과; 상기 제 2 절연막 위로 상기 게이트 전극에 대응하여 형성된 산화물 반도체층과; 상기 산화물 반도체층 위로 전면에 형성된 제 3 절연막과; 상기 제 3 절연막 위로 상기 데이터 배선 및 상기 산화물 반도체층과 동시에 접촉하며 형성된 소스 전극과, 상기 소스 전극과 이격하며 형성된 드레인 전극과; 상기 제 3 절연막 위로 상기 제 1 공통패턴과 접촉하며 상기 화소영역 내에 형성된 다수의 중앙부 공통전극과, 상기 드레인 전극과 연결되며 상기 다수의 중앙부 공통전극과 교대하며 형성된 다수의 화소전극을 포함하는 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공한다.

Description

어레이 기판 및 이의 제조방법{Array substrate and method of fabricating the same}
본 발명은 어레이 기판에 관한 것이며, 특히 소자 특성 안정성이 우수한 산화물 반도체층을 가지며 채널 길이를 저감시켜 충전 특성이 향상되며 마스크 공정 수를 저감시킬 수 있는 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
이러한 액정표시장치에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터를 구비한 어레이 기판이 구성된다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면을 도시한 것이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 다수의 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있다. 또한, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다.
또한, 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다. 이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 패턴(29)이 형성되어 있다.
전술한 구조를 갖는 종래의 어레이 기판(11)에 있어서 상기 스위칭 영역(TrA)에 구성된 박막트랜지스터(Tr)의 반도체층(28)을 살펴보면, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 1 두께(t1)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 2 두께(t2)가 달리 형성됨을 알 수 있다. 이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2), 더욱 정확히는 그 내부에 채널층이 형성되는 소스 및 드레인 전극 사이로 노출된 부분에서 그 두께가 줄어들게 됨으로써 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
따라서, 최근에는 도 2(종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도)에 도시한 바와 같이, 오믹콘택층을 필요로 하지 않고 산화물 반도체 물질을 이용하여 단일층 구조의 산화물 반도체층(61)을 구비한 박막트랜지스터가 개발되었다.
이러한 산화물 반도체층(61)은 오믹콘택층을 형성하지 않아도 되므로 종래의 비정질 실리콘으로 이루어진 반도체층을 구비한 어레이 기판에서와 같이 유사한 재질인 불순물 비정질 실리콘으로 이루어진 서로 이격하는 오믹콘택층을 형성하기 위해 진행하는 건식식각에 노출될 필요가 없으므로 박막트랜지스터(Tr)의 특성 저하를 방지할 수 있다.
하지만, 이러한 산화물 반도체층은 금속물질로 이루어진 금속층의 패터닝을 위한 식각액에 노출되는 경우, 상기 금속층과 선택비가 없어 식각되어 제거되거나 또는 상기 식각액에 노출에 의해 그 내부 구조가 손상되어 박막트랜지스터(Tr)의 특성에 영향을 줄 수 있다.
따라서, 소스 및 드레인 전극(81, 83) 형성을 위한 패터닝 시 그 하부에 위치하는 상기 산화물 반도체층(77)이 상기 소스 및 드레인 전극(81, 83)을 이루는 금속물질과 반응하는 식각액에 노출되지 않도록 하기 위해 상기 산화물 반도체층(77) 중앙부에 대응하여 그 상부에 무기절연물질로 이루어진 에치스토퍼(79)를 구비하고 있다.
하지만, 이렇게 산화물 반도체층(77)과 그 상부에 에치스토퍼(79)를 구비한 박막트랜지스터(Tr)를 포함하는 종래의 어레이 기판(71)을 제조 시에는 상기 에치스토퍼(79) 형성을 위해 1회의 마스크 공정이 추가되어 총 6회 마스크 공정이 진행되고 있다.
마스크 공정은 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립의 총 5개의 단위 공정을 포함하여 진행되므로 그 공정이 복잡하고 많은 약액이 사용되므로 마스크 공정 수가 증가하면 증가할수록 제조 시간이 길어져 단위 시간당 생상성이 전하되며, 불량 발생 빈도가 높아지며, 제조 비용이 상승한다.
따라서, 도 2에 제시된 산화물 반도체층(77)과 에치스토퍼(79)를 구비한 종래의 어레이 기판(71)의 경우 마스크 공정을 줄여 제조 비용을 저감시키는 것이 요구되고 있는 실정이다.
또한, 산화물 반도체층(77)과 에치스토퍼(79)를 구비한 종래의 어레이 기판(71)을 제조 시에 에치스토퍼(79) 공정 마진과 에치스토퍼(79), 산화물 반도체층(77), 소스 및 드레인 전극(81, 83)간의 패터닝 시 노광 미스 얼라인 마진을 고려해야 하기 때문에 박막트랜지스터(Tr)의 채널 길이가 증가하고 있다.
그리고, 에치스토퍼(79) 외곽에 위치하는 산화물 반도체층(77)이 소스 및 드레인 전극(81, 83) 패터닝을 위한 식각액에 노출되는 것을 방지하기 위해 소스 및 드레인 전극(81, 83)을 에치스토퍼(79)와 중첩하도록 형성해야 하는데 이를 위해서는 노광 시 미스 얼라인을 고려하여 소스 및 드레인 전극(81, 83)이 상대적으로 큰 면적을 갖도록 형성되어야 하므로 소스 및 드레인 전극(81, 83)과 게이트 전극(73)간의 중첩 면적이 증가하여 기생용량(Cgs)이 증가하게 되어 박막트랜지스터(Tr)의 특성에 악영향을 주고 있는 실정이다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 산화물 반도체층이 금속물질을 패터닝하기 위한 식각액에 의해 손상되지 않도록 하면서 1회의 마스크 공정을 저감하여 공정 단순화에 의해 제조 비용을 저감시킬 수 있는 산화물 반도체층을 구비한 어레이 기판 및 이의 제조방법을 제공하는 것을 그 목적으로 한다.
나아가 채널 길이를 저감시키며, 소스 및 드레인 전극과 게이트 전극이 중첩하는 면적을 줄여 이에 의한 기생용량을 저감시킴으로서 박막트랜지스터의 특성을 향상시킬 수 있는 산화물 반도체층을 구비한 어레이 기판 및 이의 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판은, 화소영역이 정의된 기판 상에 일방향으로 연장하며 형성된 데이터 배선과, 상기 데이터 배선과 이격하여 상기 화소영역의 중앙부에 형성된 제 1 공통패턴과; 상기 데이터 배선과 제 1 공통패턴 위로 전면에 형성된 제 1 절연막과; 상기 제 1 절연막 위로 상기 데이터 배선과 교차하여 상기 화소영역의 경계에 형성된 게이트 배선과 상기 게이트 배선과 연결되며 형성된 게이트 전극과; 상기 게이트 배선 및 게이트 전극 위로 전면에 형성된 제 2 절연막과; 상기 제 2 절연막 위로 상기 게이트 전극에 대응하여 형성된 산화물 반도체층과; 상기 산화물 반도체층 위로 전면에 형성된 제 3 절연막과; 상기 제 3 절연막 위로 상기 데이터 배선 및 상기 산화물 반도체층과 동시에 접촉하며 형성된 소스 전극과, 상기 소스 전극과 이격하며 형성된 드레인 전극과; 상기 제 3 절연막 위로 상기 제 1 공통패턴과 접촉하며 상기 화소영역 내에 형성된 다수의 중앙부 공통전극과, 상기 드레인 전극과 연결되며 상기 다수의 중앙부 공통전극과 교대하며 형성된 다수의 화소전극을 포함한다.
이때, 상기 제 1 절연막 상부에는 상기 게이트 배선을 이루는 동일한 물질로 각 화소영역별로 상기 데이터 배선과 인접하여 이와 나란하게 배치되는 최외각 공통전극이 형성된 것이 특징이다.
또한, 상기 최외각 공통전극은 상기 제 1 공통패턴의 양 끝단과 중첩하며 형성되며, 상기 중앙부 공통전극은 상기 제 1 공통패턴과 더불어 상기 최외각 공통전극과 동시에 접촉하며 형성된 것이 특징이며, 이때, 상기 제 3 절연막에는 상기 산화물 반도체층 상면을 각각 노출시키며 이격하는 제 1 및 제 2 반도체층 콘택홀이 구비되며, 상기 소스 및 드레인 전극은 상기 제 1 및 2 반도체층 콘택홀을 통해 상기 산화물 반도체층과 접촉하며, 상기 제 3 절연막과 제 2 절연막 및 제 1 절연막에는 상기 최외각 공통전극을 관통하여 그 측면을 노출시키며 동시에 상기 제 1 공통패턴의 양 끝단 상면을 각각 노출시키는 제 1 및 제 2 콘택홀이 구비되며, 상기 중앙부 공통전극은 상기 제 1 및 제 2 콘택홀을 통해 상기 최외각 공통전극 및 제 1 공통패턴과 동시에 접촉하며, 상기 제 3 절연막과 제 2 절연막 및 제 1 절연막에는 상기 데이터 배선의 상면을 노출시키는 데이터 콘택홀이 구비되며 상기 소스 전극은 상기 데이터 콘택홀을 통해 상기 데이터 배선과 접촉하는 것이 특징이다.
또한, 상기 제 1 절연막 상부에는 상기 최외각 공통전극의 양끝단을 연결시키는 제 1 공통 보조패턴이 구비되며, 상기 제 3 절연막 상부에는 상기 드레인 전극과 연결되며 상기 다수의 화소전극의 일 끝단을 연결시키는 보조화소패턴이 구비되며, 상기 제 1 공통 보조패턴과 상기 보조화소패턴은 상기 제 2 및 제 3 절연막을 사이에 두고 서로 중첩 형성됨으로써 스토리지 커패시터를 이루는 것이 특징이다.
그리고, 상기 데이터 배선과 상기 다수의 화소전극과 최외각 및 중앙부 공통전극은 상기 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 이룸으로써 각 화소영역이 이중 도메인을 이루는 것이 특징이다.
본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은, 화소영역이 정의된 기판 상에 일방향으로 연장하는 데이터 배선과, 상기 데이터 배선과 이격하여 상기 화소영역의 중앙부에 제 1 공통패턴을 형성하는 단계와; 상기 데이터 배선과 제 1 공통패턴 위로 전면에 제 1 절연막을 형성하는 단계와; 상기 제 1 절연막 위로 상기 화소영역의 경계에 상기 데이터 배선과 교차하는 게이트 배선을 형성하고, 게이트 배선과 연결되는 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 제 2 절연막을 형성하는 단계와; 상기 제 2 절연막 위로 상기 게이트 전극에 대응하여 아일랜드 형태로 산화물 반도체층을 형성하는 단계와; 상기 산화물 반도체층 위로 제 3 절연막을 형성하는 단계와; 상기 제 3 절연막 위로 상기 데이터 배선 및 상기 산화물 반도체층과 동시에 접촉하는 소스 전극과, 상기 소스 전극과 이격하는 드레인 전극을 형성하고, 동시에 상기 화소영역 내에 상기 제 1 공통패턴과 접촉하는 다수의 중앙부 공통전극과, 상기 드레인 전극과 연결되며 상기 다수의 중앙부 공통전극과 교대하는 다수의 화소전극을 형성하는 단계를 포함한다.
이때, 상기 게이트 배선과 게이트 전극을 형성하는 단계는, 상기 게이트 배선을 이루는 동일한 물질로 상기 화소영역 내부에 상기 데이터 배선과 인접하여 나란하게 배치되는 최외각 공통전극을 상기 제 1 공통패턴의 양 끝단과 각각 중첩하도록 형성하고 동시에 상기 최외각 공통전극의 일 끝단을 연결시키는 제 1 공통 보조패턴을 형성하는 것이 특징이다.
또한, 상기 소스 전극 및 드레인 전극과 중앙부 공통전극 및 화소전극을 형성하는 단계는, 상기 제 3 절연막 위로 제 1 두께의 제 1 포토레지스트 패턴과 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 사이로 노출된 상기 제 3 절연막과 그 하부에 위치하는 상기 제 2 절연막과 최외각 공통전극 및 제 1 절연막을 순차적으로 식각함으로써 상기 제 1 공통패턴의 양 끝단 상면을 각각 노출시키는 제 1 및 제 2 콘택홀을 형성하는 단계와; 애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거하여 상기 제 3 절연막을 노출시키는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 제 3 절연막을 제거함으로써 상기 산화물 반도체층 상면을 각각 노출시키는 제 1 및 제 2 반도체층 콘택홀을 형성하며, 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 제 3 절연막과 더불어 그 하부에 위치하는 제 2 및 제 1 절연막을 제거함으로써 상기 데이터 배선의 상면을 노출시키는 데이터 콘택홀을 형성하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계와; 상기 제 1 및 제 2 콘택홀과 제 1 및 제 2 반도체층 콘택홀과 데이터 콘택홀이 구비된 상기 제 3 절연층 위로 도전성 물질층을 형성하고 패터닝하여 상기 데이터 콘택홀과 제 1 반도체층 콘택홀을 통해 상기 데이터 배선과 산화물 반도체층과 동시에 접촉하는 상기 소스 전극과 상기 제 2 반도체층 콘택홀을 통해 상기 산화물 반도체층과 접촉하는 상기 드레인 전극을 형성하고, 동시에 상기 제 1 및 제 2 콘택홀을 통해 상기 제 1 공통패턴의 상면과 상기 최외각 공통전극의 측단과 접촉하는 다수의 공통전극을 형성하고, 상기 드레인 전극과 연결되는 상기 다수의 화소전극을 형성하는 단계를 포함한다.
그리고, 상기 소스 전극 및 드레인 전극과 중앙부 공통전극 및 화소전극을 형성하는 단계는, 상기 제 3 절연막 상부에 상기 드레인 전극과 연결되며 상기 다수의 화소전극의 일 끝단을 연결시키는 보조화소패턴을 형성하는 것을 포함하며, 상기 제 1 공통 보조패턴과 상기 보조화소패턴은 상기 제 2 및 제 3 절연막을 사이에 두고 서로 중첩하도록 형성함으로서 스토리지 커패시터를 이루도록 하는 것이 특징이다.
또한, 상기 산화물 반도체층은 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나를 증착 또는 도포하여 형성되는 것이 특징이다.
본 발명은, 박막트랜지스터에 있어서 제 3 절연막이 산화물 반도체층의 채널이 형성되는 부분에 대응하여 구비되어 에치스토퍼의 역할을 하는 동시에 보호층의 역할을 함으로써 종래와 같이 산화물 반도체층에 대응하여 아일랜드 형태의 에치스토퍼 형성을 위한 공정을 생략할 수 있으므로 이를 구비한 어레이 기판의 경우 마스크 저감을 통해 공정 단순화의 효과를 갖는다.
또한, 상기 에치스토퍼의 역할을 하는 제 3 절연막은 상기 산화물 반도체층)과 중첩 형성될 뿐 아니라 상기 어레이 기판 전면에 형성됨으로써 이의 하부에 구비되는 제 2 절연막과 더불어 보호층의 역할을 함으로써 게이트 전극과 이와 중첩하는 소스 및 드레인 전극 사이에는 제 1, 2 및 제 3 절연막이 구비되는 구성이 되므로 종래의 단일층 구조의 보호층을 갖는 어레이 기판 대비 소스 및 드레인 전극과 이와 중첩되는 게이트 전극간의 거리가 상대적으로 증가하게 됨으로써 기생용량(Cgs)을 저감시키는 효과를 가지며, 이에 의해 화소전극의 충전 특성을 향상시키는 효과를 갖는다.
또한, 종래와 같이 에치스토퍼와 소스 및 드레인 전극의 중첩 마진을 필요로 하지 않으므로 채널 길이를 줄일 수 있으므로 각 화소영역 내에서 박막트랜지스터의 크기를 종래대비 작게 형성할 수 있으므로 개구율을 향상시키는 효과가 있다.
또한, 데이터 배선과 공통전극 및 화소전극을 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구성을 이루도록 하여 멀티 도메인 구조를 이룸으로써 방위각에 따른 색편차를 저감시키는 효과가 있다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면.
도 2는 종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 본 발명의 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역에 대한 평면도.
도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도.
도 5는 도 3을 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도.
도 6은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 있어 게이트 패드전극이 구비된 게이트 패드부와 데이터 패드전극이 구비된 데이터 패드부에 대한 단면도.
도 7a 내지 도 7k는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 8a 내지 도 8k는 도 3을 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 9a 내지 도 9k는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 있어 게이트 패드전극이 구비된 게이트 패드부(GPA)와 데이터 패드전극이 구비된 데이터 패드부(DPA)에 대한 제조 단계별 공정 단면도.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 3은 본 발명의 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역에 대한 평면도이다.
도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)은 베이스를 이루는 유리 또는 플라스틱 재질의 투명한 절연기판(미도시) 상에 제 1 절연막(미도시)을 사이에 두고 그 하부 및 그 상부로 서로 종횡으로 연장되어 교차함으로서 다수의 화소영역(P)을 정의하는 다수의 데이터 배선(103)과 게이트 배선(114) 이 형성되어 있다.
또한, 상기 절연기판(미도시) 상에는 각 화소영역(P) 별로 상기 데이터 배선(103)과 동일한 물질로 이루어지며 상기 게이트 배선(114)과 이격하며 각 화소영역(P)의 중앙부에 제 1 공통패턴(105)이 형성되어 있다.
또한, 상기 각 화소영역(P)에 있어 상기 게이트 배선(114)과 데이터 배선(103)의 교차하는 부근에는 이들 게이트 배선(114) 및 데이터 배선(103)과 연결되며 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다.
이때, 상기 박막트랜지스터(Tr)는 상기 제 1 절연막(미도시) 상부로 순차 적층된 게이트 전극(115), 제 2 절연막(미도시)과, 산화물 반도체층(135)과, 상기 산화물 반도체층(135)을 노출시키는 제 1 및 제 2 콘택홀(148, 149)을 구비한 제 3 절연막(미도시)과, 상기 제 1 및 제 2 콘택홀(148, 149)을 통해 상기 산화물 반도체층(135)과 접촉하며 서로 이격하는 소스 및 드레인 전극(154, 156)으로 구성되고 있다.
따라서 전술한 구성을 갖는 박막트랜지스터(Tr)는 상기 제 3 절연막(미도시)이 상기 산화물 반도체층(135)에 있어 채널이 형성되는 부분에 대응하여 구비되어 에치스토퍼의 역할을 하는 동시에 보호층의 역할을 함으로써 종래와 같이 산화물 반도체층에 대응하여 아일랜드 형태의 에치스토퍼 형성을 위한 공정을 생략할 수 있으므로 이를 구비한 어레이 기판의 경우 마스크 저감을 통해 공정 단순화의 효과를 갖는다.
또한 상기 에치스토퍼의 역할을 하는 상기 제 3 절연막(미도시)은 상기 산화물 반도체층(135)과 중첩 형성될 뿐 아니라 상기 어레이 기판(101) 전면에 형성됨으로써 이의 하부에 구비되는 제 2 절연막(미도시)과 더불어 보호층의 역할을 한다.
따라서, 게이트 전극(115)과 이와 중첩하는 소스 및 드레인 전극(154, 156) 사이에는 제 1, 2 및 제 3 절연막(미도시)이 구비되는 구성이 되므로 종래의 단일층 구조의 보호층을 갖는 어레이 기판 대비 소스 및 드레인 전극(154, 156)과 이와 중첩되는 게이트 전극(115)간의 거리가 상대적으로 증가하게 됨으로써 기생용량(Cgs)이 저감되며 이에 의해 화소전극(165)의 충전 특성을 향상시킬 수 있다.
한편, 상기 각 화소영역(P) 내부에는 상기 제 1 공통패턴(105)과 제 1 및 제 2 콘택홀(148, 149)을 통해 연결되며 상기 게이트 배선(114)이 형성된 동일한 층에 동일한 물질로 이루어지며 상기 데이터 배선(103)과 나란하게 최외각 공통전극(120)이 형성되고 있다. 이때, 상기 최외각 공통전극(120)은 그 일끝단이 제 1 공통 보조패턴(118)에 의해 연결되고 있으며, 상기 최외각 공통전극(120)에서 분기하여 공통연결패턴(123)이 구비되고 있으며 상기 공통연결패턴(123)은 이웃한 화소영역(P) 내에 구비되는 최외각 공통전극(120)과 연결되고 있는 것이 특징이다.
또한, 각 화소영역(P) 내부에는 상기 제 1 및 제 2 콘택홀(148, 149)을 통해 상기 제 1 공통패턴(105) 및 상기 최외각 공통전극(120)과 접촉하며 상기 각 화소영역(P) 내부에서 서로 일정간격 이격하는 다수의 바(bar) 형태를 이루는 중앙부 공통전극(162)이 형성되고 있다.
또한, 각 화소영역(P) 내부에는 상기 드레인 전극(156)과 연결된 보조화소패턴(164)이 구비되고 있으며 상기 보조화소패턴(164)에서 분기하며 다수의 바(bar) 형태를 가지며 상기 바(bar) 형태의 중앙부 공통전극(162)과 교대하며 다수의 화소전극(165)이 형성되고 있다.
이때, 바(bar) 형태를 갖는 상기 최외각 및 중앙부 공통전극(120, 162)과 화소전극(165)은 각 화소영역(P)의 중앙부에 위치하는 상기 게이트 배선(114)과 나란한 가상의 기준선을 기준으로 대칭적으로 소정의 각도를 가지며 꺾여진 구성을 이룸으로써 각 화소영역(P)의 중앙부를 기준으로 이의 상부와 하부는 상기 공통전극(120, 162)과 화소전극(165)의 방향을 달리하여 형성됨으로써 서로 다른 도메인 영역을 이루는 것이 특징이다.
이렇게 하나의 화소영역(P) 내에서 공통전극(120, 162)과 화소전극(165)이 방향을 달리하여 형성함으로써 이중 도메인을 구현한 것은 사용자의 시야각에 변화에 따른 색차를 억제하여 표시품질을 향상시키기 위함이다.
한편, 이들 다수의 화소전극(165) 및 공통전극(116, 173)이 각 화소영역(P) 내에서 꺾인 구성을 가짐으로써 상기 데이터 배선(103) 또한 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 구성을 갖는 것이 특징이다.
이때, 상기 데이터 배선(103)은 각 화소영역(P)별로 분리 형성된 것이 아니라 표시영역 전체에 대해 연결된 구성을 가지므로 상기 데이터 배선(103)은 표시영역에 있어서는 각 화소영역(P)의 중앙부를 기준으로 꺾인 지그재그 형태를 이루는 것이 특징이다.
한편, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)의 경우, 상기 공통전극(120, 162)과 화소전극(165) 및 데이터 배선(103)이 각 화소영역(P)의 중앙부를 기준으로 꺾인 구성을 이룸으로써 이중 도메인 구조를 이루는 것을 일례로 보이고 있지만, 상기 공통전극(120, 162)과 화소전극(165) 및 데이터 배선(103)은 반드시 각 화소영역(P)의 중앙부를 기준으로 꺾인 구조를 이룰 필요는 없으며, 직선 형태를 이룰 수도 있다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 단면 구성에 대해 설명한다.
도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도이며, 도 5는 도 3을 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도이며, 도 6은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 있어 게이트 패드전극이 구비된 게이트 패드부와 데이터 패드전극이 구비된 데이터 패드부에 대한 단면도이다. 이때 설명의 편의를 위해 각 화소영역(P)에 있어 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 부분을 스위칭 영역(TrA)이라 정의한다.
도시한 바와같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)은 베이스를 이루는 투명한 절연기판 예를들면 유리 또는 유연한 특성을 갖는 플라스틱 기판(101) 상에 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 및 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 갖거나 또는 둘 이상의 물질로 이루어져 다중층 구조를 가지며 일 방향으로 연장하는 하는 데이터 배선(103)이 형성되고 있다. 이때, 상기 데이터 배선(103)은 직선 형태를 이룰 수도 있으며 또는 지그재그 형태를 이룰 수도 있다.
또한, 상기 데이터 배선(103)을 이루는 동일한 물질로 이루어진 제 1 공통패턴(105)이 각 화소영역(P)의 중앙부에 대응하여 형성되고 있다. 이때, 상기 데이터 배선(103)과 상기 제 1 공통패턴(105)은 서로 이격하여 형성되고 있다.
그리고, 데이터 패드부(DPA)에 있어서는 상기 데이터 배선(103)과 연결되며 데이터 패드전극(106)이 형성되고 있다.
다음, 상기 데이터 배선(103)과 제 1 공통패턴(105) 및 데이터 패드전극(106) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제 1 절연막(110)이 상기 기판(101) 전면에 형성되고 있다.
상기 제 1 절연막(110) 상부에는 상기 데이터 배선(103)과 교차하여 화소영역(P)을 정의하는 게이트 배선(미도시)이 형성되고 있으며, 각 화소영역(P) 내부에는 상기 제 1 절연막(110) 상부에 상기 데이터 배선(103)과 각각 인접하여 이와 나란하게 배치되며 그 일끝단은 제 1 공통 보조패턴(118)에 의해 서로 연결되며 최외각 공통전극(120)이 형성되고 있다. 이때, 상기 최외각 공통전극(120)은 상기 게이트 배선(미도시)의 길이 방향으로 이웃한 화소영역(P) 간에는 공통연결패턴(123)에 의해 연결되고 되고 있으며, 상기 제 1 공통패턴(105)의 양끝단과 중첩되고 형성되고 있는 것이 특징이다.
또한, 각 화소영역(P) 내의 스위칭 영역(TrA)에는 상기 게이트 배선(미도시)과 연결된 게이트 전극(115)이 형성되고 있다. 이때 도면에 있어서는 상기 게이트 배선(미도시)이 상기 스위칭 영역(TrA)과 중첩하도록 형성됨으로써 상기 게이트 배선(미도시)의 일부가 그 자체로서 게이트 전극(115)을 이루고 있는 것을 일례로 보이고 있다.
그리고, 게이트 패드부(GPA)에 있어서는 상기 제 1 절연막(110) 위로 상기 게이트 배선(미도시)과 연결되며 게이트 패드전극(116)이 형성되고 있다.
다음, 상기 게이트 배선(미도시)과 상기 최외각 공통전극(120) 및 게이트 패드전극(116) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제 2 절연막(130)이 상기 기판(101) 전면에 형성되고 있다. 이러한 제 2 절연막(130)은 게이트 절연막의 역할을 하는 것이다.
다음, 상기 제 2 절연막(130) 위에는 상기 스위칭 영역(TrA)에 있어 상기 게이트 전극(115)에 대응하여 아일랜드 형태로 산화물 반도체 물질인 징크 옥사이드(ZnO) 계열의 산화물 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 산화물 반도체층(135)이 형성되고 있다.
한편, 상기 산화물 반도체층(135) 상부에는 상기 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 이루어지거나 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)로 이루어진 제 3 절연막(140)이 형성되고 있다.
이때, 상기 제 3 절연막(140)은 스위칭 영역(TrA)에 있어 상기 산화물 반도체층(135)의 중앙부를 기준으로 이의 양측을 각각 노출시키는 제 1 및 제 2 반도체층 콘택홀(142, 144)이 구비되고 있으며, 상기 제 3 절연막(140)과 더불어 제 2 및 제 1 절연막(130, 110)에는 상기 각 화소영역(P)에 있어 상기 데이터 배선(103)을 노출시키는 데이터 콘택홀(146)이 구비되고 있으며, 데이터 패드부(DPA)에는 상기 데이트 패드전극(106)을 노출시키는 데이터 패드 콘택홀(150)이 구비되고 있다.
또한, 상기 제 3 및 제 2 절연막(140, 130)과 최외각 공통전극(120) 및 제 1 절연막(110)에는 상기 제 1 공통패턴(105)의 양 끝단 표면을 노출시키는 제 1 및 제 2 콘택홀(148, 149)이 구비되고 있는 것이 특징이다.
그리고, 게이트 패드부(GPA)에 있어서 상기 제 3 및 제 2 절연막(140, 130)에는 상기 게이트 패드전극(116)을 노출시키는 게이트 패드 콘택홀(151)이 구비되고 있다.
상기 제 1 및 제 2 반도체층 콘택홀(142, 144)과 데이터 콘택홀(146)과 제 1 및 제 2 콘택홀(148, 149)이 구비된 상기 제 3 절연막(140) 상부로 각 스위칭 영역(TrA)에는 상기 제 1 반도체층 콘택홀(142)을 통해 상기 산화물 반도체층(135)과 접촉하며 동시에 상기 데이터 콘택홀(146)을 통해 상기 데이터 배선(103)과 접촉하는 소스 전극(154)이 형성되고 있으며, 상기 소스 전극(154)과 이격하여 상기 제 2 반도체층 콘택홀(144)을 통해 상기 산화물 반도체층(135)과 접촉하는 드레인 전극(156)이 형성되고 있다.
또한, 상기 제 3 절연막(140) 상부에는 상기 제 1 및 제 2 콘택홀(148, 149)을 통해 상기 제 1 공통패턴(105)과 접촉하는 동시에 상기 최외각 공통전극(120)의 측면과 접촉하며 그 끝단이 연결되며 일정간격 이격하는 바(bar) 형태를 갖는 다수의 중앙부 공통전극(162)이 형성되고 있다.
한편, 상기 제 3 절연막(140) 상부에는 각 화소영역(P) 내에 상기 드레인 전극(156)으로부터 분기하여 보조화소패턴(164)이 구비되고 있으며, 상기 보조화소패턴(164)에서 분기하여 상기 중앙부 공통전극(162)과 교대하며 바(bar) 형태를 갖는 다수의 화소전극(165)이 형성되고 있다.
이때, 상기 보조화소패턴(164)은 최외각 공통전극(120)의 일끝단을 연결시키는 제 1 공통 보조패턴(118)과 중첩 형성됨으로써 이들 두 구성요소(164, 118) 사이에 재개되고 있는 제 2 및 제 3 절연막(130, 140)과 더불어 스토리지 커패시터(StgC)를 이루고 있다.
그리고, 상기 데이터 패드부(DPA)에는 상기 제 3 절연막(140) 위로 상기 데이터 패드 콘택홀(150)을 통해 상기 데이터 패드 전극(106)과 접촉하는 보조 데이터 패드전극(170)이 구비되고 있으며, 상기 게이트 패드부(GPA)에는 상기 제 3 절연막(140) 위로 상기 게이트 패드 콘택홀(151)을 통해 상기 게이트 패드 전극(116)과 접촉하는 보조 게이트 패드전극(172)이 구비됨으로써 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)을 이루고 있다.
한편, 바(bar) 형태를 갖는 다수의 화소전극(165)과 공통전극(120, 162)은 직선 형태를 이룰 수도 있으며 또는 각 화소영역(P)의 중앙부에 구비된 상기 제 1 공통패턴(105)을 기준으로 대칭적으로 꺾인 구성을 이룰 수도 있다.
이러한 구성을 갖는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)은 상기 산화물 반도체층(135)에 있어 채널이 형성되는 부분에 대응하여 에치스토퍼의 역할을 하는 동시에 보호층의 역할을 하는 상기 제 3 절연막(140)이 구비됨으로써 종래와 같이 산화물 반도체층(135)에 대응하여 아일랜드 형태의 에치스토퍼 형성을 위한 공정을 생략할 수 있으므로 이를 구비한 어레이 기판(101)의 경우 마스크 저감을 통해 공정 단순화의 효과를 갖는다.
또한 에치스토퍼의 역할을 하는 상기 제 3 절연막(140)은 상기 산화물 반도체층(135)과 중첩 형성될 뿐 아니라 상기 어레이 기판(101) 전면에 형성됨으로써 이의 하부에 구비되는 제 2 절연막(130)과 더불어 보호층의 역할을 한다.
따라서, 상기 게이트 전극(115)과 이와 중첩하는 소스 및 드레인 전극(154, 156) 사이에는 제 1, 2 및 제 3 절연막(110, 130, 140)이 구비되는 구성이 되므로 종래의 단일층 구조의 보호층을 갖는 어레이 기판(101) 대비 소스 및 드레인 전극(154, 156)과 이와 중첩되는 게이트 전극(115)간의 거리가 상대적으로 증가하게 됨으로써 기생용량(Cgs)이 저감되는 장점이 있다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 7a 내지 도 7k는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 8a 내지 도 8k는 도 3을 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 9a 내지 도 9k는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 있어 게이트 패드전극이 구비된 게이트 패드부(GPA)와 데이터 패드전극이 구비된 데이터 패드부(DPA)에 대한 제조 단계별 공정 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P) 내의 박막트랜지스터(Tr)가 형성될 부분을 스위칭 영역(TrA)이라 정의한다.
우선, 도 7a, 8a, 9a에 도시한 바와 같이, 투명한 절연기판(101) 예를 들어 유리 또는 플라스틱으로 이루어진 기판(101) 상에 제 1 금속물질 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 이중층 구조를 갖는 제 1 금속층(미도시)을 형성한다.
이후, 상기 제 1 금속층(미도시)을 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상 및 식각 등 일련의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 화소영역(P)의 경계에 일 방향으로 연장하는 데이터 배선(103)을 형성하고, 동시에 각 화소영역(P)의 중앙부에 대응하여 그 양끝단이 상기 데이터 배선(103)과 이격하도록 제 1 공통패턴(105)을 형성한다.
그리고, 데이터 패드부(DPA)에 있어서 상기 데이터 배선(103)의 일끝단과 연결된 데이터 패드전극(106)을 형성한다.
다음, 도 7b, 8b, 9b에 도시한 바와 같이, 상기 데이터 배선(103)과 제 1 공통패턴(105) 및 데이터 패드전극(106) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘을 증착하여 상기 기판(101) 전면에 제 1 절연막(110)을 형성한다.
이후, 상기 제 1 절연막(110) 위로 상기 제 2 금속물질 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 이중층 구조를 갖는 제 2 금속층(미도시)을 형성한다.
다음, 상기 제 2 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로서 상기 데이터 배선(103)과 교차하여 상기 화소영역(P)을 정의하는 게이트 배선(미도시)을 형성하고, 각 화소영역(P) 내부에 상기 데이터 배선(103)과 각각 인접하여 이와 나란하게 배치되는 최외각 공통전극(120)과, 각 화소영역(P) 내에서 상기 최외각 공통전극(120)의 일끝단을 연결시키는 제 1 공통 보조패턴(118)을 형성하고 동시에 상기 게이트 배선(미도시)의 길이방향으로 이웃한 화소영역(P) 간의 상기 최외각 공통전극(120)을 연결시키는 공통연결패턴(123)을 형성한다. 이때 상기 최외각 공통전극(120)은 상기 제 1 공통패턴(105)의 양끝단과 중첩하도록 형성하는 것이 특징이다. 이때 상기 게이트 배선(미도시)은 스위칭 영역(TrA)을 관통하도록 형성함으로써 상기 스위칭 영역(TrA)에는 상기 게이트 배선(미도시)의 일부가 게이트 전극(115)을 이루도록 한다.
또한, 게이트 패드부(GPA)에 있어서는 상기 게이트 배선(미도시)과 연결된 게이트 패드전극(116)을 형성한다.
다음, 도 7c, 8c, 9c에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(115)과 최외각 공통전극(120)과 제 1 공통패턴(105) 및 게이트 패드전극(116) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 전면에 제 2 절연막(130)을 형성한다.
다음, 도 7d, 8d, 9d에 도시한 바와 같이, 상기 제 2 절연막(130) 위로 산화물 반도체 물질로서 징크 옥사이드(ZnO) 계열의 산화물 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나를 증착하거나 또는 도포하여 산화물 반도체 물질층(미도시)을 형성한다.
이후, 상기 산화물 반도체 물질층(미도시)에 대해 포토레지스트의 도포, 노광, 현상 및 식각 등의 단위 공정을 포함하는 마스크 공정을 실시하여 패터닝함으로써 각 스위칭 영역(TrA)의 상기 게이트 전극(115)과 대응하여 산화물 반도체층(135)을 형성한다.
다음, 도 7e, 8e, 9e에 도시한 바와 같이, 상기 산화물 반도체층(135) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)를 도포함으로써 상기 기판(101) 전면에 제 3 절연막(140)을 형성한다.
다음, 도 7f, 8f, 9f에 도시한 바와 같이, 상기 제 3 절연막(140) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성한 후, 빛의 투과영역과 차단영역 및 반투과영역을 갖는 노광 마스크(미도시)를 이용한 회절노광 또는 하프톤 노광을 실시하고, 상기 노광된 포토레지스트층(미도시)을 현상함으로써 제 1 두께를 갖는 제 1 포토레지스트 패턴(191a)과 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(191b)을 형성한다.
이때, 상기 제 2 포토레지스트 패턴(191a)은 추후 상기 산화물 반도체층(135)을 노출시키는 제 1 및 제 2 반도체층 콘택홀(미도시)과, 데이터 배선(103)을 노출시키는 데이터 콘택홀(미도시) 그리고 게이트 및 데이터 패드전극(116, 106)을 각각 노출시키는 게이트 및 데이터 패드 콘택홀(미도시)이 형성될 부분에 대응하여 형성되도록 하며, 상기 최외각 공통전극(120)의 측단을 포함하여 제 1 공통패턴(105)의 양끝단을 노출시키는 제 1 및 제 2 콘택홀(미도시)이 형성될 부분에 대응해서는 제 1 및 제 2 포토레지스트 패턴(191a, 191b)이 모두 제거되어 상기 제 3 절연막(140)이 노출되도록 하고, 그 이외의 영역에 대해서는 제 1 포토레지스트 패턴(191a)이 형성되도록 한다.
다음, 도 7g, 8g, 9g에 도시한 바와 같이, 상기 제 1 및 제 2 포토레지스트 패턴(191a, 191b) 사이로 노출된 상기 제 3 절연막(140)과 그 하부에 위치하는 제 2 절연막(130)과 최외각 공통전극(120)과 제 1 절연막(110)을 순차적으로 식각하여 제거함으로써 각 화소영역(P) 내에 상기 최외각 공통전극(120)의 측단이 노출되며 상기 제 1 공통패턴(105)의 양끝단 상면을 각각 노출시키는 제 1 및 제 2 콘택홀(148, 149)을 형성한다.
다음, 도 7h, 8h, 9h에 도시한 바와 같이, 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 7g, 8g 및 9g의 191b)을 제거함으로써 새롭게 상기 제 3 절연막(140)을 노출시킨다.
이러한 애싱(ashing) 진행에 의해 상기 제 1 포토레지스트 패턴(191a) 또한 그 두께가 얇아지지만 여전히 상기 제 3 절연막(140) 상에 남아있게 된다.
다음, 도 7i, 8i, 9i에 도시한 바와 같이, 상기 제 1 포토레지스트 패턴(191a) 사이로 노출된 상기 제 3 절연막(140)과 그 하부에 위치하는 제 2 및 제 1 절연막(130, 110)을 순차적으로 선택적으로 식각하여 제거한다. 이때 이러한 식각은 각 절연막(140, 130, 110)을 이루는 재료만을 선택적으로 제거할 수 있는 반응가스를 이용한 건식시각이 되는 것이 특징이다. 상기 반응가스는 상기 산화물 반도체층(135)과 금속물질로 이루어진 구성요소와는 전혀 반응하지 않으므로 이러한 반응가스를 이용한 건식식각 진행에 의해 그 표면이 상기 반응가스에 노출된다 하더라도 산화물 반도체층(135)과 금속물질로 이루어진 구성요소는 식각되거나 또는 표면 손상없이 그 상태를 유지한 채로 남아있게 된다.
이러한 공정 진행에 의해 함으로써 각 화소영역(P)에는 상기 산화물 반도체층(135)에 대응하여 이를 상면을 노출시키는 제 1 및 제 2 반도체층 콘택홀(142, 144)이 형성되며, 나아가 상기 데이터 배선(103)의 표면을 노출시키는 데이터 콘택홀(146)과, 상기 데이터 패드전극(106)을 노출시키는 데이터 패드 콘택홀(150) 및 게이트 패드전극(116)을 노출시키는 게이트 패드 콘택홀(151)이 형성된다.
다음, 도 7j, 8j, 9j에 도시한 바와 같이, 스트립(strip)을 진행하거나 또는 애싱(ashing)을 진행하여 상기 제 3 절연막(140) 상부에 남아있는 상기 제 1 포토레지스트 패턴(도 7i, 8i 및 9i의 191a)을 완전히 제거한다.
이후, 도 7k, 8k, 9k에 도시한 바와 같이, 다수의 각 콘택홀(142, 144, 146, 148, 149, 150, 151)이 구비된 제 3 절연막(140) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하거나 또는 몰리티타늄(MoTi)를 증착함으로써 도전성 물질층(미도시)을 형성한다.
다음, 상기 도전성 물질층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 상기 스위칭 영역(TrA)에 상기 제 1 반도체층 콘택홀(142)을 통해 상기 산화물 반도체층(135)과 접촉하며 동시에 상기 데이터 콘택홀(146)을 통해 상기 데이터 배선(103)과 접촉하는 소스 전극(154)을 형성하고, 동시에 상기 소스 전극(154)과 이격하여 상기 제 2 반도체층 콘택홀(144)을 통해 상기 산화물 반도체층(135)과 접촉하는 드레인 전극(144)을 형성한다. 이때, 상기 스위칭 영역(TrA)에 순차 적층 형성된 상기 게이트 전극(115)과 제 2 절연막(130)과 산화물 반도체층(135)과 제 3 절연막(140)과 서로 이격하는 소스 및 드레인 전극(154, 156)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
한편, 상기 도전성 물질층(미도시)의 패터닝에 의해 상기 각 화소영역(P)에는 상기 제 1 및 제 2 콘택홀(148, 149)을 통해 상기 제 1 공통패턴(105)과 접촉하는 동시에 상기 최외각 공통전극(120)의 측면과 접촉하며 그 일끝단이 연결되며 일정간격 이격하는 바(bar) 형태를 갖는 다수의 중앙부 공통전극(162)이 형성된다.
또한, 동시에 각 화소영역(P) 내부에는 상기 제 3 절연막(140) 상부로 상기 드레인 전극(156)과 연결되며 보조화소패턴(164)이 형성되며, 상기 보조화소패턴(164)에서 분기하여 상기 중앙부 공통전극(162)과 교대하며 바(bar) 형태를 갖는 다수의 화소전극(165)이 형성된다.
이때 상기 보조화소패턴(164)은 상기 최외각 공통전극(120)의 일끝단을 연결시키는 제 1 공통 보조패턴(118)과 중첩하도록 형성됨으로써 이들 두 구성요소가 중첩하는 부분은 스토리지 커패시터(StgC)를 이룬다.
그리고, 상기 데이터 패드부(DPA)에는 상기 데이터 패드 콘택홀(150)을 통해 상기 데이터 패드전극(106)과 접촉하는 보조 데이터 패드전극(170)이 형성되며, 게이트 패드부(GPA)에는 상기 게이트 패드 콘택홀(151)을 통해 상기 게이트 패드 전극(116)과 접촉하는 보조 게이트 패드전극(172)이 형성됨으로써 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)을 완성한다.
전술한 방법대로 제조된 어레이 기판(101)은 산화물 반도체층(135)을 구비한 박막트랜지스터(Tr) 포함해서 총 5회의 마스크 공정 진행에 의해 완성됨을 알 수 있으며, 종래의 산화물 반도체층(135)의 금속물질의 식각액과의 접촉에 의한 손상 방지를 위해 아일랜드 형상의 에치스토퍼를 구비한 박막트랜지스터를 구성한 어레이 기판의 제조 방법대비 1회의 마스크 공정이 생략될 수 있으므로 공정 단순화 및 제조 비용 절감의 측면에서 월등히 효과적이라 할 수 있다.
101 : 기판 103 : 데이터 배선
110 : 제 1 절연막 115 : 게이트 전극
118 : 제 1 공통 보조패턴 120 : 최외각 공통전극
130 : 제 2 절연막 135 : 산화물 반도체층
140 : 제 3 절연막 142, 144 : 제 1 및 제 2 반도체층 콘택홀
146 : 데이터 콘택홀 154 : 소스 전극
156 : 드레인 전극 162 : 중앙부 공통전극
StgC : 스토리지 커패시터 Tr : 박막트랜지스터
TrA : 스위칭 영역

Claims (11)

  1. 화소영역이 정의된 기판 상에 일방향으로 연장하며 형성된 데이터 배선과, 상기 데이터 배선과 이격하여 상기 화소영역의 중앙부에 형성된 제 1 공통패턴과;
    상기 데이터 배선과 제 1 공통패턴 위로 전면에 형성된 제 1 절연막과;
    상기 제 1 절연막 위로 상기 데이터 배선과 교차하여 상기 화소영역의 경계에 형성된 게이트 배선과 상기 게이트 배선과 연결되며 형성된 게이트 전극과;
    상기 게이트 배선 및 게이트 전극 위로 전면에 형성된 제 2 절연막과;
    상기 제 2 절연막 위로 상기 게이트 전극에 대응하여 형성된 산화물 반도체층과;
    상기 산화물 반도체층 위로 전면에 형성된 제 3 절연막과;
    상기 제 3 절연막 위로 상기 데이터 배선 및 상기 산화물 반도체층과 동시에 접촉하며 형성된 소스 전극과, 상기 소스 전극과 이격하며 형성된 드레인 전극과;
    상기 제 3 절연막 위로 상기 제 1 공통패턴과 접촉하며 상기 화소영역 내에 형성된 다수의 중앙부 공통전극과, 상기 드레인 전극과 연결되며 상기 다수의 중앙부 공통전극과 교대하며 형성된 다수의 화소전극
    을 포함하는 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 절연막 상부에는 상기 게이트 배선을 이루는 동일한 물질로 각 화소영역별로 상기 데이터 배선과 인접하여 이와 나란하게 배치되는 최외각 공통전극이 형성된 것이 특징인 액정표시장치용 어레이 기판.
  3. 제 2 항에 있어서,
    상기 최외각 공통전극은 상기 제 1 공통패턴의 양 끝단과 중첩하며 형성되며, 상기 중앙부 공통전극은 상기 제 1 공통패턴과 더불어 상기 최외각 공통전극과 동시에 접촉하며 형성된 것이 특징인 액정표시장치용 어레이 기판.
  4. 제 3 항에 있어서,
    상기 제 3 절연막에는 상기 산화물 반도체층 상면을 각각 노출시키며 이격하는 제 1 및 제 2 반도체층 콘택홀이 구비되며, 상기 소스 및 드레인 전극은 상기 제 1 및 2 반도체층 콘택홀을 통해 상기 산화물 반도체층과 접촉하며,
    상기 제 3 절연막과 제 2 절연막 및 제 1 절연막에는 상기 최외각 공통전극을 관통하여 그 측면을 노출시키며 동시에 상기 제 1 공통패턴의 양 끝단 상면을 각각 노출시키는 제 1 및 제 2 콘택홀이 구비되며, 상기 중앙부 공통전극은 상기 제 1 및 제 2 콘택홀을 통해 상기 최외각 공통전극 및 제 1 공통패턴과 동시에 접촉하며,
    상기 제 3 절연막과 제 2 절연막 및 제 1 절연막에는 상기 데이터 배선의 상면을 노출시키는 데이터 콘택홀이 구비되며 상기 소스 전극은 상기 데이터 콘택홀을 통해 상기 데이터 배선과 접촉하는 것이 특징인 액정표시장치용 어레이 기판.
  5. 제 3 항에 있어서,
    상기 제 1 절연막 상부에는 상기 최외각 공통전극의 양끝단을 연결시키는 제 1 공통 보조패턴이 구비되며,
    상기 제 3 절연막 상부에는 상기 드레인 전극과 연결되며 상기 다수의 화소전극의 일 끝단을 연결시키는 보조화소패턴이 구비되며,
    상기 제 1 공통 보조패턴과 상기 보조화소패턴은 상기 제 2 및 제 3 절연막을 사이에 두고 서로 중첩 형성됨으로써 스토리지 커패시터를 이루는 것이 특징인 액정표시장치용 어레이 기판.
  6. 제 3 항에 있어서,
    상기 데이터 배선과 상기 다수의 화소전극과 최외각 및 중앙부 공통전극은 상기 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 이룸으로써 각 화소영역이 이중 도메인을 이루는 것이 특징인 액정표시장치용 어레이 기판.
  7. 화소영역이 정의된 기판 상에 일방향으로 연장하는 데이터 배선과, 상기 데이터 배선과 이격하여 상기 화소영역의 중앙부에 제 1 공통패턴을 형성하는 단계와;
    상기 데이터 배선과 제 1 공통패턴 위로 전면에 제 1 절연막을 형성하는 단계와;
    상기 제 1 절연막 위로 상기 화소영역의 경계에 상기 데이터 배선과 교차하는 게이트 배선을 형성하고, 게이트 배선과 연결되는 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 게이트 전극 위로 제 2 절연막을 형성하는 단계와;
    상기 제 2 절연막 위로 상기 게이트 전극에 대응하여 아일랜드 형태로 산화물 반도체층을 형성하는 단계와;
    상기 산화물 반도체층 위로 제 3 절연막을 형성하는 단계와;
    상기 제 3 절연막 위로 상기 데이터 배선 및 상기 산화물 반도체층과 동시에 접촉하는 소스 전극과, 상기 소스 전극과 이격하는 드레인 전극을 형성하고, 동시에 상기 화소영역 내에 상기 제 1 공통패턴과 접촉하는 다수의 중앙부 공통전극과, 상기 드레인 전극과 연결되며 상기 다수의 중앙부 공통전극과 교대하는 다수의 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 게이트 배선과 게이트 전극을 형성하는 단계는, 상기 게이트 배선을 이루는 동일한 물질로 상기 화소영역 내부에 상기 데이터 배선과 인접하여 나란하게 배치되는 최외각 공통전극을 상기 제 1 공통패턴의 양 끝단과 각각 중첩하도록 형성하고 동시에 상기 최외각 공통전극의 일 끝단을 연결시키는 제 1 공통 보조패턴을 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 소스 전극 및 드레인 전극과 중앙부 공통전극 및 화소전극을 형성하는 단계는,
    상기 제 3 절연막 위로 제 1 두께의 제 1 포토레지스트 패턴과 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 사이로 노출된 상기 제 3 절연막과 그 하부에 위치하는 상기 제 2 절연막과 최외각 공통전극 및 제 1 절연막을 순차적으로 식각함으로써 상기 제 1 공통패턴의 양 끝단 상면을 각각 노출시키는 제 1 및 제 2 콘택홀을 형성하는 단계와;
    애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거하여 상기 제 3 절연막을 노출시키는 단계와;
    상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 제 3 절연막을 제거함으로써 상기 산화물 반도체층 상면을 각각 노출시키는 제 1 및 제 2 반도체층 콘택홀을 형성하며, 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 제 3 절연막과 더불어 그 하부에 위치하는 제 2 및 제 1 절연막을 제거함으로써 상기 데이터 배선의 상면을 노출시키는 데이터 콘택홀을 형성하는 단계와;
    상기 제 1 포토레지스트 패턴을 제거하는 단계와;
    상기 제 1 및 제 2 콘택홀과 제 1 및 제 2 반도체층 콘택홀과 데이터 콘택홀이 구비된 상기 제 3 절연층 위로 도전성 물질층을 형성하고 패터닝하여 상기 데이터 콘택홀과 제 1 반도체층 콘택홀을 통해 상기 데이터 배선과 산화물 반도체층과 동시에 접촉하는 상기 소스 전극과 상기 제 2 반도체층 콘택홀을 통해 상기 산화물 반도체층과 접촉하는 상기 드레인 전극을 형성하고, 동시에 상기 제 1 및 제 2 콘택홀을 통해 상기 제 1 공통패턴의 상면과 상기 최외각 공통전극의 측단과 접촉하는 다수의 공통전극을 형성하고, 상기 드레인 전극과 연결되는 상기 다수의 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 소스 전극 및 드레인 전극과 중앙부 공통전극 및 화소전극을 형성하는 단계는,
    상기 제 3 절연막 상부에 상기 드레인 전극과 연결되며 상기 다수의 화소전극의 일 끝단을 연결시키는 보조화소패턴을 형성하는 것을 포함하며,
    상기 제 1 공통 보조패턴과 상기 보조화소패턴은 상기 제 2 및 제 3 절연막을 사이에 두고 서로 중첩하도록 형성함으로서 스토리지 커패시터를 이루도록 하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  11. 제 7 항에 있어서,
    상기 산화물 반도체층은 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나를 증착 또는 도포하여 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
KR1020110093716A 2011-09-16 2011-09-16 어레이 기판 및 이의 제조방법 KR20130030146A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110093716A KR20130030146A (ko) 2011-09-16 2011-09-16 어레이 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110093716A KR20130030146A (ko) 2011-09-16 2011-09-16 어레이 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20130030146A true KR20130030146A (ko) 2013-03-26

Family

ID=48179830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110093716A KR20130030146A (ko) 2011-09-16 2011-09-16 어레이 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20130030146A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016510A (ko) * 2014-07-30 2016-02-15 엘지디스플레이 주식회사 표시장치
US9291849B2 (en) 2013-07-12 2016-03-22 Samsung Display Co., Ltd. Liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9291849B2 (en) 2013-07-12 2016-03-22 Samsung Display Co., Ltd. Liquid crystal display
US10209590B2 (en) 2013-07-12 2019-02-19 Samsung Display Co., Ltd. Liquid crystal display
KR20160016510A (ko) * 2014-07-30 2016-02-15 엘지디스플레이 주식회사 표시장치

Similar Documents

Publication Publication Date Title
US9923068B2 (en) Array substrate and method of fabricating the same
KR101294232B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR100920483B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101369758B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR101886861B1 (ko) 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법
KR20130030146A (ko) 어레이 기판 및 이의 제조방법
KR101855389B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101430510B1 (ko) 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
KR101422198B1 (ko) 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
KR101275068B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR101960743B1 (ko) 어레이 기판 및 이의 제조방법
KR101961724B1 (ko) 어레이 기판 및 이의 제조방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20130035030A (ko) 어레이 기판 및 이의 제조방법
KR102010393B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR20190076683A (ko) 표시 장치
KR101982727B1 (ko) 어레이 기판
KR20160085734A (ko) 어레이 기판 및 이의 제조방법
KR20150001140A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20060115240A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination