KR102035004B1 - 액정표시장치용 어레이 기판 및 이의 제조방법 - Google Patents
액정표시장치용 어레이 기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR102035004B1 KR102035004B1 KR1020120090512A KR20120090512A KR102035004B1 KR 102035004 B1 KR102035004 B1 KR 102035004B1 KR 1020120090512 A KR1020120090512 A KR 1020120090512A KR 20120090512 A KR20120090512 A KR 20120090512A KR 102035004 B1 KR102035004 B1 KR 102035004B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- electrode
- semiconductor layer
- pixel electrode
- gate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 144
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims description 156
- 238000000034 method Methods 0.000 claims description 71
- 230000008569 process Effects 0.000 claims description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 238000009832 plasma treatment Methods 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 17
- 239000001307 helium Substances 0.000 claims description 11
- 229910052734 helium Inorganic materials 0.000 claims description 11
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 5
- 229960001296 zinc oxide Drugs 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 description 34
- 239000010408 film Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 연결되는 게이트 전극과; 상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막과; 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하는 산화물 반도체층과; 상기 게이트 절연막 상에 위치하며 상기 화소영역에 형성된 화소전극과; 상기 산화물 반도체층의 중앙부를 덮는 제 1 에치 스토퍼와; 상기 데이터 배선에 연결되고 상기 산화물 반도체층의 일단과 접촉하는 소스 전극과; 상기 소스 전극으로부터 이격되며, 일단이 상기 산화물 반도체층의 타단과 접촉하고 타단이 상기 화소전극과 접촉하는 드레인 전극을 포함하고, 상기 화소전극은 상기 산화물 반도체층과 동일층에 동일물질로 이루어지는 것을 특징으로 하는 액정표시장치용 어레이 기판을 제공한다.
Description
본 발명은 액정표시장치용 어레이 기판에 관한 것이며, 특히 소자 특성 안정성이 우수한 산화물 반도체층을 이용하여 높은 투과율과 네로우 베젤의 장점을 가지면서 마스크 공정의 증가를 막을 수 있는 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
이러한 액정표시장치에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터를 구비한 어레이 기판이 구성된다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면을 도시한 것이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 다수의 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있다. 또한, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다.
또한, 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다. 이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 패턴(29)이 형성되어 있다.
전술한 구조를 갖는 종래의 어레이 기판(11)에 있어서 상기 스위칭 영역(TrA)에 구성된 박막트랜지스터(Tr)의 반도체층(28)을 살펴보면, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 1 두께(t1)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 2 두께(t2)가 달리 형성됨을 알 수 있다. 이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2), 더욱 정확히는 그 내부에 채널층이 형성되는 소스 및 드레인 전극 사이로 노출된 부분에서 그 두께가 줄어들게 됨으로써 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
따라서, 최근에는 도 2(종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도)에 도시한 바와 같이, 오믹콘택층을 필요로 하지 않고 산화물 반도체 물질을 이용하는 박막트랜지스터가 개발되었다.
산화물 반도체 물질을 이용한 박막트랜지스터(Tr)는 게이트 전극(73)과, 게이트 절연막(75)과, 산화물 반도체층(77)과, 소스 전극(81) 및 드레인 전극(83)을 포함하여 이루어진다. 또한, 상기 드레인 전극(83)과 연결되는 화소전극(89)이 구비되며, 상기 드레인 전극(83)과 상기 화소전극(89) 사이에는 보호층(85)이 형성될 수 있다.
이러한 산화물 반도체층(77)은 오믹콘택층을 형성하지 않아도 되므로 종래의 비정질 실리콘으로 이루어진 반도체층을 구비한 어레이 기판에서와 같이 유사한 재질인 불순물 비정질 실리콘으로 이루어진 서로 이격하는 오믹콘택층을 형성하기 위해 진행하는 건식식각에 노출될 필요가 없으므로 박막트랜지스터(Tr)의 특성 저하를 방지할 수 있다.
산화물 반도체층(77)을 이용하는 박막트랜지스터는 비정질 실리콘을 이용하는 박막트랜지스터에 비해 높은 전하 이동도를 갖기 때문에 박막트랜지스터의 크기를 줄일 수 있다. 따라서, 투과율이 향상되고 비표시영역의 크기가 감소하는 네로우 베젤의 장점을 갖는다.
고해상도를 필요로 하는 모바일 디스플레이 장치에서는 저소비 전력과 네로우 베젤의 특성이 요구되며, 이를 위해 산화물 반도체층을 이용한 어레이 기판이 많이 이용된다.
하지만, 이러한 산화물 반도체층(77)은 소스 전극(81) 및 드레인 전극(83)을 형성하기 위한 금속층의 패터닝에 이용되는 식각액에 노출되는 경우, 상기 금속층과 선택비가 없어 식각되어 제거되거나 또는 상기 식각액에 의해 손상됨으로써 박막트랜지스터(Tr)의 특성에 영향을 줄 수 있다.
따라서, 소스 및 드레인 전극(81, 83) 형성을 위한 패터닝 시 그 하부에 위치하는 상기 산화물 반도체층(77)이 상기 소스 및 드레인 전극(81, 83)을 이루는 금속물질과 반응하는 식각액에 노출되는 것을 방지하기 위해 상기 산화물 반도체층(77) 중앙부에 대응하여 에치스토퍼(79)를 형성한다.
하지만, 이렇게 산화물 반도체층(77)과 그 상부에 에치스토퍼(79)를 구비한 박막트랜지스터(Tr)를 포함하는 종래의 어레이 기판(71)을 제조하기 위해서는 에치스토퍼(79) 형성을 위해 1회의 마스크 공정이 추가로 필요하게 된다.
마스크 공정은 포토레지스트의 도포 공정, 노광 마스크를 이용한 노광 공정, 노광된 포토레지스트의 현상 공정, 식각 공정 및 스트립 공정을 포함하여 진행되므로 그 공정이 복잡하고 많은 약액이 사용되므로 마스크 공정 수가 증가하면 증가할수록 제조 시간이 길어져 단위 시간당 생산성이 전하되며, 제조 비용이 상승한다.
본 발명은 산화물 반도체층과 에치스토퍼를 포함하는 액정표시장치용 어레이 기판에있어서 마스크 공정의 증가를 방지하고자 한다.
즉, 산화물 반도체층을 이용함으로써 높은 투과율과 네로우 베젤의 장점을 가지면서, 마스크 공정의 증가를 방지하여 고품질의 액정표시장치용 어레이 기판을 제공하면서 제조 공정을 단순화하고 제조 원가를 절감하고자 한다.
위와 같은 과제의 해결을 위해, 본 발명은 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 연결되는 게이트 전극과; 상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막과; 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하는 산화물 반도체층과; 상기 게이트 절연막 상에 위치하며 상기 화소영역에 형성된 화소전극과; 상기 산화물 반도체층의 중앙부를 덮는 제 1 에치 스토퍼와; 상기 데이터 배선에 연결되고 상기 산화물 반도체층의 일단과 접촉하는 소스 전극과; 상기 소스 전극으로부터 이격되며, 일단이 상기 산화물 반도체층의 타단과 접촉하고 타단이 상기 화소전극과 접촉하는 드레인 전극을 포함하고, 상기 화소전극은 상기 산화물 반도체층과 동일층에 동일물질로 이루어지는 것을 특징으로 하는 액정표시장치용 어레이 기판을 제공한다.
본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 산화물 반도체층은 인듐-갈륨-징크-옥사이드 (indium-gallium-zinc-oxide, IGZO) 또는 인듐-틴-징크-옥사이드 (indium-tin-zinc-oxide, ITZO)에서 선택되는 산화물 반도체 물질로 이루어지는 것을 특징으로 한다.
본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 화소전극은 상기 산화물 반도체층에 대하여 플라즈마 처리 공정을 진행함으로써 형성되는 것을 특징으로 한다.
본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 플라즈마 처리 공정은 헬륨 플라즈마를 이용하는 것을 특징으로 한다.
본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 화소전극의 일단을 노출시키며 상기 화소전극을 덮는 제 2 에치 스토퍼를 포함하고, 상기 드레인 전극은 상기 화소전극의 일단과 접촉하는 것을 특징으로 한다.
본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 데이터 배선, 상기 소스 전극, 상기 드레인 전극 및 상기 화소전극 상에 위치하는 보호층과; 상기 보호층 상에 위치하며 상기 화소전극에 대응하여 적어도 하나의 개구를 갖는 공통전극을 포함하는 것을 특징으로 한다.
다른 관점에서, 본 발명은 게이트 배선과 상기 게이트 배선에 연결되는 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에, 상기 게이트 전극에 대응하는 산화물 반도체층과 화소전극을 형성하는 단계와; 상기 산화물 반도체층의 중앙부를 덮는 제 1 에치 스토퍼를 형성하는 단계와; 상기 게이트 배선과 교차하는 데이터 배선과, 상기 데이터 배선에 연결되고 상기 산화물 반도체층의 일단과 접촉하는 소스 전극, 및 상기 소스 전극으로부터 이격되며 일단이 상기 산화물 반도체층의 타단과 접촉하고 타단이 상기 화소전극과 접촉하는 드레인 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법을 제공한다.
본 발명의 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 산화물 반도체층과 상기 화소전극은 동일물질로 이루어지는 것을 특징으로 한다.
본 발명의 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 산화물 반도체층과 상기 화소전극은 인듐-갈륨-징크-옥사이드 (indium-gallium-zinc-oxide, IGZO) 또는 인듐-틴-징크-옥사이드 (indium-tin-zinc-oxide, ITZO)에서 선택되는 산화물 반도체 물질로 이루어지고, 상기 화소전극은 상기 산화물 반도체층에 대하여 플라즈마 처리 공정을 진행함으로써 형성되는 것을 특징으로 한다.
본 발명의 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 게이트 절연막 상에, 상기 게이트 전극에 대응하는 산화물 반도체층과 화소전극을 형성하는 단계 이후에 열처리 공정이 진행되고, 상기 플라즈마 처리 공정은 헬륨 플라즈마를 이용하는 것을 특징으로 한다.
본 발명의 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 열처리 공정은 200~300℃ 온도 조건에서 1~3 시간 동안 진행되는 것을 특징으로 한다.
본 발명의 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 게이트 절연막 상에, 상기 게이트 전극에 대응하는 산화물 반도체층과 화소전극을 형성하는 단계는, 상기 게이트 절연막 상에 산화물 반도체 물질층을 형성하는 단계와; 제 1 높이를 갖는 제 1 포토레지스트 패턴과, 상기 제 1 높이보다 작은 제 2 높이를 갖는 제 2 포토레지스트 패턴을 상기 산화물 반도체층 상에 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴을 이용하여 상기 산화물 반도체층을 식각함으로써, 상기 산화물 반도체층과 상기 화소전극을 형성하는 단계와; 애싱 공정을 진행하여 상기 화소전극 상의 상기 제 2 포토레지스트 패턴을 제거하고 상기 제 1 포토레지스트 패턴으로부터 상기 산화물 반도체층 상에 제 3 포토레지스트 패턴을 형성하는 단계와; 상기 제 3 포토레지스트 패턴을 차단 마스크로 이용하여 플라즈마 처리하는 단계와; 상기 제 3 포토레지시스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 산화물 반도체층의 중앙부를 덮는 제 1 에치 스토퍼를 형성하는 단계는 상기 화소전극의 일단을 노출시키며 상기 화소전극을 덮는 제 2 에치 스토퍼를 형성하는 단계를 포함하고, 상기 드레인 전극은 상기 화소전극의 일단과 접촉하는 것을 특징으로 한다.
본 발명의 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 데이터 배선, 상기 소스 전극, 상기 드레인 전극 및 상기 화소전극 상에 보호층을 형성하는 단계와; 상기 보호층 상에, 상기 화소전극에 대응하여 적어도 하나의 개구를 갖는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 산화물 반도체층을 이용하여 박막트랜지스터를 형성하기 때문에 박막트랜지스터의 특성이 향상되며, 박막트랜지스터 크기 감소에 의한 투과율 증가 및 네로우 베젤의 장점을 갖는 액정표시장치용 어레이 기판을 제공하게 된다.
또한, 산화물 반도체 물질을 플라즈마 처리하여 화소전극을 형성함으로써 에치 스토퍼를 필요로 하는 산화물 반도체층을 이용하면서 마스크 공정의 증가를 방지할 수 있다. 특히, 헬륨 플라즈마 처리를 통해, 열처리 공정에 의해 저항이 증가하는 것을 방지하여 도체화된 화소전극을 형성할 수 있다.
이에 따라, 액정표시장치용 어레이 기판의 제조 공정이 복잡해지고 제조 원가가 상승하는 문제를 방지할 수 있다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면.
도 2는 종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판 일부의 평면도.
도 4는 도 3의 절단선 IV-IV에 따른 단면도.
도 5a 내지 도 5f는 도 4에서 보여지는 액정표시장치용 어레이 기판의 제조 공정을 보여주는 단면도.
도 6은 플라즈마 처리 및 열처리 공정에 따른 산화물 반도체층의 면저항 변화를 보여주는 그래프.
도 2는 종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판 일부의 평면도.
도 4는 도 3의 절단선 IV-IV에 따른 단면도.
도 5a 내지 도 5f는 도 4에서 보여지는 액정표시장치용 어레이 기판의 제조 공정을 보여주는 단면도.
도 6은 플라즈마 처리 및 열처리 공정에 따른 산화물 반도체층의 면저항 변화를 보여주는 그래프.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 3은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판 일부의 평면도이고, 도 4는 도 3의 절단선 IV-IV에 따른 단면도이다. 설명을 위해, 박막트랜지스터가 위치하는 영역을 스위칭 영역(TrA)으로 정의하였다.
도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은 기판(110)과, 상기 기판(110) 상에 형성되는 게이트 배선(112), 데이터 배선(150), 박막트랜지스터(Tr), 화소전극(130) 및 공통전극(170)을 포함한다.
상기 게이트 배선(112)과 상기 데이터 배선(150)은 서로 교차하여 화소영역(P)을 정의하며, 상기 박막트랜지스터(Tr)는 상기 게이트 배선(112) 및 상기 데이터 배선(150)과 연결되며 상기 화소영역(P) 내의 스위칭 영역(TrA)에 위치한다.
상기 박막트랜지스터(Tr)는 상기 기판(110) 상의 게이트 전극(114)과, 상기 게이트 전극(114)을 덮는 게이트 절연막(116)과, 상기 게이트 절연막(116) 상에 위치하는 산화물 반도체층(120)과, 상기 산화물 반도체층(120)의 중앙을 덮는 제 1 에치 스토퍼(142)와, 상기 산화물 반도체층(120)의 양단과 접촉하며 서로 이격하는 소스 전극(152) 및 드레인 전극(154)으로 이루어진다. 상기 산화물 반도체층(120)은 인듐-갈륨-징크-옥사이드 (indium-gallium-zinc-oxide, IGZO) 또는 인듐-틴-징크-옥사이드 (indium-tin-zinc-oxide, ITZO)와 같은 산화물 반도체 물질로 이루어진다. 상기 게이트 전극(114)은 상기 게이트 배선(112)에 연결되고, 상기 소스 전극(152)은 상기 데이터 배선(150)에 연결된다.
상기 화소전극(130)은 상기 화소영역(P) 내에서 판(plate) 형상을 가지며 상기 드레인 전극(154)에 연결된다. 상기 화소전극(130) 상에는 일단을 노출시키는 제 2 에치 스토퍼(144)가 형성된다. 또한, 상기 드레인 전극(154)이 상기 화소전극(130)보다 상부층에 형성됨으로써, 상기 드레인 전극(154)이 상기 화소전극(130)의 일측면 및 상부면 가장자리와 접촉하게 된다. 즉, 상기 드레인 전극(154)은 상기 화소전극(130) 중 상기 제 2 에치 스토퍼(144)에 의해 노출된 일단과 접촉한다.
상기 박막트랜지스터(Tr) 및 상기 화소전극(130)을 덮으며 보호층(160)이 형성되고, 상기 보호층(160) 상에는 상기 화소전극(130)에 대응하여 적어도 하나의 개구(172)를 갖는 판 형상의 공통 전극(170)이 형성된다.
이와 같은 구조에서, 상기 박막트랜지스터(Tr)의 스위칭에 의해 상기 화소전극(130)에 데이터 전압이 인가되면, 상기 화소전극(130)과 상기 공통전극(170) 사이에 프린지 필드(fringe field)가 형성된다.
이와 달리, 상기 화소전극과 상기 공통전극이 바 형상을 갖고 서로 교대로 배열됨으로써 횡전계 방식(in-plane switching mode) 액정표시장치용 어레이 기판을 구성할 수도 있다. 또한, 판 형상의 화소전극만을 형성하고, 판 형상의 화소전극을 어레이 기판과 마주하는 컬러필터 기판에 형성하여 수직 전계를 이용할 수도 있다.
상기 화소전극(130)은 상기 산화물 반도체층(120)과 동일층에 위치하고 동일물질로 이루어지는 것이 특징이다. 즉, 상기 화소전극(130)은 IGZO, ITZO와 같은 산화물 반도체 물질로 이루어지며, 산화물 반도체 물질은 플라즈마 처리에 의해 그 저항이 감소하여 도체화된다.
산화물 반도체 물질 자체는 전압이 인가되어 공통전극(170)과 전계를 형성하기 위한 화소전극으로 이용될 수 없다. 그러나, 본 발명에서는 산화물 반도체 물질에 대하여 플라즈마 처리를 진행함으로써 도체화시키고 이를 화소전극(130)으로 이용한다.
상기 플라즈마 처리는 헬륨(He) 플라즈마 처리인 것이 바람직한데, 이에 대하여는 추후 설명한다.
이러한 구조의 어레이 기판에서는, 산화물 반도체 물질을 이용하기 때문에 박막트랜지스터(Tr)의 전하 이동도와 같은 특성이 향상되고 이에 따른 박막트랜지스터(Tr)의 크기 감소에 의해 네로우 베젤의 장점을 갖게 된다.
또한, 제 1 에치 스토퍼(142)를 형성함으로써 산화물 반도체층(120)의 손상을 방지할 수 있다. 즉, 산화물 반도체층(120) 형성 후에 금속층을 형성한 후 식각액을 이용한 습식 식각 공정에 의해 소스 전극(152)과 드레인 전극(154)을 형성하게 되는데, 상기 제 1 에치 스토퍼(142)에 의해 상기 산화물 반도체층(120)이 식각액에 노출되어 손상되는 것이 방지된다.
그리고, 상기 화소전극(130)과 상기 산화물 반도체층(120)을 하나의 마스크 공정에 의해 형성한다. 따라서, 상기 산화물 반도체층(120)을 보호하기 위한 상기 제 1 에치 스토퍼(142)를 형성하기 위하여 1회의 마스크 공정이 추가로 필요하지만, 화소전극(130)과 산화물 반도체층(120)이 하나의 마스크 공정에 의해 형성되기 때문에 마스크 공정의 증가는 발생하지 않는다.
도 5a 내지 도 5f는 도 4에서 보여지는 액정표시장치용 어레이 기판의 제조 공정을 보여주는 단면도이다.
도 5a에 도시된 바와 같이, 기판(110) 상에 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴-티타늄 합금(MoTi)과 같은 저저항 금속물질을 증착하여 제 1 금속물질층(미도시)을 형성하고, 마스크 공정을 진행하여 패터닝함으로써 게이트 배선(도 3의 112)과 게이트 전극(114)을 형성한다. 상기 게이트 배선(112)은 화소영역(P)의 경계를 따라 연장되고, 상기 게이트 전극(114)은 상기 게이트 배선(112)으로부터 연장되어 상기 스위칭 영역(TrA)에 위치한다.
다음, 상기 게이트 배선(112)과 상기 게이트 전극(114) 위로 산화실리콘 또는 질화실리콘과 같은 무기절연물질을 증착하여 게이트 절연막(116)을 형성한다.
다음, 도 5b에 도시된 바와 같이, IGZO 또는 ITZO와 같은 산화물 반도체층을 증착하여 산화물 반도체 물질층(118)을 형성한다. 이후, 포토레지스트를 도포하고 노광 마스크(미도시)를 이용한 노광 및 현상 공정을 진행하여 산화물 반도체층(도 5c의 120)이 형성될 영역과 화소전극(도 5c의 130)이 형성될 영역에 각각 대응하는 제 1 및 제 2 포토레지스트 패턴(191, 192)을 형성한다. 상기 제 1 및 제 2 포토레지스트 패턴(191, 192)이 형성되지 않은 영역에서는 상기 산화물 반도체 물질층(118)이 노출된다.
도시하지 않았으나, 상기 노광 마스크는 투과부와 차단부 및 반투과를 갖고, 상기 제 1 포토레지스트 패턴(191)은 상기 차단부에 대응하여 형성되며 상기 제 2 포토레지스트 패턴(192)은 상기 반투과부에 대응하여 형성된다. 상기 투과부에 대응하여 포토레지스트가 전부 현상되어 산화물 반도체 물질층(118)이 노출된다.
즉, 상기 제 1 및 제 2 포토레지스트 패턴(191, 192)은 하프톤 마스크 공정 또는 회절 노광 공정에 의해 형성되며, 상기 제 1 포토레지스트 패턴(191)은 상기 제 2 포토레지스트 패턴(192)으로부터 이격하고 상기 제 2 포토레지스트 패턴(192)보다 큰 두께를 갖는다.
이후, 도 5c에 도시된 바와 같이, 상기 제 1 및 제 2 포토레지스트 패턴(도 5b의 191, 192)을 식각 마스크로 하여 노출된 산화물 반도체 물질층(118)을 식각한다. 이후, 상기 제 1 및 제 2 포토레지스트 패턴(191, 192)에 대하여 애싱(ashing) 공정을 진행하여 작은 두께의 상기 제 2 포토레지스트 패턴(192)을 제거한다. 이때, 상기 제 1 포토레지스트 패턴(191)은 그 두께가 감소하여 제 3 포토레지스트 패턴(193)이 된다.
이후, 상기 제 3 포토레지스트 패턴(193)을 차단(blocking) 마스크로 하여 플라즈마 처리를 진행함으로써, 산화물 반도체 물질을 도체화한다. 따라서, 상기 화소영역(P)에는 플라즈마 처리에 의해 도체화된 산화물 반도체 물질로 이루어지는 화소전극(130)이 형성된다. 이때, 산화물 반도체층(120)은 상기 제 3 포토레지스트 패턴(193)에 의해 가려지기 때문에, 도체화되지 않고 반도체 특성을 유지하게 된다.
산화물 반도체 물질의 도체화를 위한 플라즈마 처리는 수소 플라즈마또는 헬륨 플라즈마를 이용하여 진행될 수 있으며, 이러한 플라즈마 처리에 의해 산화물 반도체층의 저항이 낮아진다.
플라즈마 처리 및 열처리 공정에 따른 산화물 반도체층의 면저항 변화를 보여주는 그래프인 도 6을 참조하면, 산화물 반도체층의 증착(As-Dep) 후 플라즈마 처리 공정을 진행하면 산화물 반도체층의 면저항 (sheet resistance)가 급격히 감소함을 알 수 있다.
한편, 박막트랜지스터의 특성을 향상시키거나 습기를 제거하기 위하여, 산화물 반도체 물질을 이용하여 산화물 반도체층(120)을 형성한 후, 열처리 (annealing) 공정을 진행될 수 있다. 즉, 약 200~300℃ 온도 조건에서 약 1~3 시간정도 열처리 공정을 진행함으로써, 산화물 반도체층(120)에 산소를 보상해주거나 또는 세정 공정 후의 습기를 제거하게 된다. 산화물 반도체층(120)은 산소의 함량에 따라 그 특성, 즉 캐리어(carrier) 농도가 변화될 수 있으며, 산소의 함량이 너무 작으면 도체 특성을 갖게 되고 그 함량이 너무 많으면 부도체 특성을 갖게 된다. 산화물 반도체층(120) 형성 후 공정에서 잃은 산소를 열처리 공정에 의해 보상함으로써, 산화물 반도체층(120)의 반도체 특성을 향상시키게 된다.
그런데, 도 6에 도시된 바와 같이, 이러한 열처리 공정이 진행되면, 수소 플라즈마 처리 공정이 진행된 산화물 반도체 물질은 면저항이 급격히 증가하게 된다. 따라서, 수소 플라즈마 처리에 의해 도체화된 산화물 반도체 물질은 화소전극(130)으로 이용될 수 있지만, 이후 열처리 공정이 진행되면 화소전극으로 이용될 수 없다.
한편, 헬륨 플라즈마 처리 공정이 진행된 산화물 반도체 물질은 이후 열처리 공정이 진행되더라도 면저항의 증가율이 매우 낮다. 따라서, 헬륨 플라즈마 처리 공정이 진행된 산화물 반도체 물질은 이후 열처리 공정이 진행되더라도 화소전극(130)으로 이용될 수 있다.
따라서, 본 발명에서는 산화물 반도체층(120)의 특성 향상을 위해 열처리 공정이 진행되는 경우에도, 산화물 반도체 물질로 화소전극(130)을 형성하기 위해서 헬륨 플라즈마 처리 공정을 진행하는 것이 바람직하다. 다만, 열처리 공정이 진행되지 않는다면, 수소 플라즈마 처리 공정이 진행되어도 무방하다.
다음, 스트립(strip) 공정을 진행하여 상기 제 3 포토레지스트 패턴(193)을 제거한다.
다음, 도 5d에 도시된 바와 같이, 상기 산화물 반도체층(120)과 상기 화소전극(130) 상에 산화실리콘과 같은 무기절연물질을 증착하여 무기절연물질층(미도시)을 형성하고 마스크 공정에 의해 패터닝함으로써, 제 1 및 제 2 에치 스토퍼(142, 144)를 형성한다. 상기 제 1 에치 스토퍼(142)는 상기 산화물 반도체층(142)의 중앙부에 상기 게이트 전극(114)과 대응하여 위치하며, 상기 제 2 에치 스토퍼(144)는 상기 화소전극(144)의 일단을 노출시키며 상기 화소전극(144)을 덮고 있다.
다음, 도 5e에 도시된 바와 같이, 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴-티타늄 합금(MoTi)과 같은 저저항 금속물질을 증착하여 제 2 금속물질층(미도시)을 형성하고, 마스크 공정에 의해 패터닝함으로써, 데이터 배선(150), 소스 전극(152) 및 드레인 전극(154)을 형성한다.
상기 데이터 배선(150)은 상기 게이트 배선(112)과 교차하며 상기 소스 전극(152)에 연결된다. 상기 소스 전극(152)과 상기 드레인 전극(154)은 상기 스위칭 영역(TrA)에 위치하며 서로 이격된다. 상기 소스 전극(152)은 상기 제 1 에치스토퍼(142)의 일단 및 상기 산화물 반도체층(120)의 일단을 덮고, 상기 드레인 전극(154)은 상기 제 1 에치스토퍼(142)의 타단 및 상기 산화물 반도체층(120)의 타단을 덮는다. 즉, 상기 소스 전극(152)과 상기 드레인 전극(154)은 상기 제 1 에치스토퍼(142)의 양단과 각각 접촉한다.
상기 제 2 금속물질층의 패턴 공정은 식각액을 이용한 습식 식각에 의해 진행되며, 이러한 식각액에 산화물 반도체층(120) 또는 화소전극(130)이 노출될 경우 손상이 발생한다. 그러나, 본 발명에서, 산화물 반도체층(120)과 화소전극(130)은 제 1 및 제 2 에치 스토퍼(142, 144)에 덮여 있기 때문에, 식각액에 노출되어 손상이 발생하는 것은 원천적으로 방지된다.
상기 스위칭 영역(TrA)에 적층되어 있는 게이트 전극(114), 게이트 절연막(116), 산화물 반도체층(120), 제 1 에치 스토퍼(142), 소스 전극(152) 및 드레인 전극(154)은 박막트랜지스터(Tr)를 구성한다.
다음, 도 5f에 도시된 바와 같이, 상기 데이터 배선(150), 상기 박막트랜지스터(Tr) 및 상기 제 2 에치 스토퍼(144) 상에 포토-아크릴, 벤조사이클로부텐과 같은 유기절연물질을 도포하거나 또는 산화실리콘, 질화실리콘과 같은 무기절연물질을 증착하여 보호층(160)을 형성한다.
이후, 상기 보호층(160) 상에 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성물질을 증착하여 투명 도전성 물질층(미도시)을 형성한다. 상기 투명 도전성 물질층을 패터닝하여 상기 화소전극(130)에 대응하여 적어도 하나의 개구(172)를 갖는 공통전극(170)을 형성함으로써 본 발명의 실시예에 따른 액정표시장치용 어레이 기판을 얻을 수 있다.
전술한 공정에서, 산화물 반도체층(120)에 대한 열처리 공정은 상기 제 1 및 제 2 에치 스토퍼(142, 144)의 형성 공정 또는 상기 데이터 배선(150), 상기 소스 전극(152) 및 상기 드레인 전극(154)의 형성 공정에서 진행될 수 있다.
본 발명의 액정표시장치용 어레이 기판에서는, 산화물 반도체층을 이용하여 박막트랜지스터를 형성함으로써 우수한 전기적 특성과 네로우 베젤의 장점을 갖게 된다.
또한, 산화물 반도체층을 보호하기 위한 에치스토퍼를 형성하면서, 화소전극과 산화물 반도체층을 하나의 마스크 공정에 의해 형성함으로써 마스크 공정의 증가를 방지할 수 있다.
또한, 헬륨 플라즈마 처리 공정에 의해 산화물 반도체 물질이 도체 특성을 갖게 함으로써, 산화물 반도체층의 특성 향상을 위한 열처리 공정이 진행되더라도 화소전극으로 이용할 수 있게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 : 기판 112 : 게이트 배선
114 : 게이트 전극 120: 산화물 반도체층
130: 화소전극 142, 144: 에치 스토퍼
150: 데이터 배선 152: 소스 전극
154: 드레인 전극 170: 공통전극
Tr: 박막트랜지스터
114 : 게이트 전극 120: 산화물 반도체층
130: 화소전극 142, 144: 에치 스토퍼
150: 데이터 배선 152: 소스 전극
154: 드레인 전극 170: 공통전극
Tr: 박막트랜지스터
Claims (18)
- 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과;
상기 게이트 배선과 연결되는 게이트 전극과;
상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막과;
상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하는 산화물 반도체층과;
상기 게이트 절연막 상에 위치하며 상기 화소영역에 형성된 화소전극과;
상기 산화물 반도체층의 중앙부를 덮는 제 1 에치 스토퍼와;
상기 화소전극의 일단을 노출시키며 상기 화소전극과 접촉하고 상기 화소전극 바로 위에 위치하는 제 2 에치 스토퍼와;
상기 데이터 배선에 연결되고 상기 산화물 반도체층의 일단과 접촉하는 소스 전극과;
상기 소스 전극으로부터 이격되며, 일단이 상기 산화물 반도체층의 타단과 접촉하고 타단이 상기 화소전극과 접촉하는 드레인 전극을 포함하고,
상기 화소전극은 상기 산화물 반도체층과 동일층에 동일물질로 이루어지고,
상기 제 1 에치 스토퍼와 상기 제 2 에치 스토퍼는 동일물질로 이루어지며, 상기 소스 전극과 상기 드레인 전극은 상기 제 1 에치스토퍼의 양단과 각각 접촉하고,
상기 드레인 전극은 상기 화소전극의 측면 및 상부면 끝과 접촉하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,
상기 산화물 반도체층은 인듐-갈륨-징크-옥사이드 (indium-gallium-zinc-oxide, IGZO) 또는 인듐-틴-징크-옥사이드 (indium-tin-zinc-oxide, ITZO)에서 선택되는 산화물 반도체 물질로 이루어지는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 2 항에 있어서,
상기 화소전극은 상기 산화물 반도체층에 대하여 플라즈마 처리 공정을 진행함으로써 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 3 항에 있어서,
상기 플라즈마 처리 공정은 헬륨 플라즈마를 이용하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 삭제
- 제 1 항에 있어서,
상기 데이터 배선, 상기 소스 전극, 상기 드레인 전극 및 상기 화소전극 상에 위치하는 보호층과;
상기 보호층 상에 위치하며 상기 화소전극에 대응하여 적어도 하나의 개구를 갖는 공통전극을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 게이트 배선과 상기 게이트 배선에 연결되는 게이트 전극을 형성하는 단계와;
상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 상에, 상기 게이트 전극에 대응하는 산화물 반도체층과 화소전극을 형성하는 단계와;
상기 산화물 반도체층의 중앙부를 덮는 제 1 에치 스토퍼와 상기 화소전극의 일단을 노출시키며 상기 화소전극과 접촉하고 상기 화소전극 바로 위에 위치하는 제 2 에치 스토퍼를 형성하는 단계와;
상기 게이트 배선과 교차하는 데이터 배선과, 상기 데이터 배선에 연결되고 상기 산화물 반도체층의 일단과 접촉하는 소스 전극, 및 상기 소스 전극으로부터 이격되며 일단이 상기 산화물 반도체층의 타단과 접촉하고 타단이 상기 화소전극과 접촉하는 드레인 전극을 형성하는 단계를 포함하고,
상기 제 1 에치 스토퍼와 상기 제 2 에치 스토퍼는 동일물질로 이루어지며, 상기 소스 전극과 상기 드레인 전극은 상기 제 1 에치스토퍼의 양단과 각각 접촉하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 7 항에 있어서,
상기 산화물 반도체층과 상기 화소전극은 동일물질로 이루어지는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,
상기 산화물 반도체층과 상기 화소전극은 인듐-갈륨-징크-옥사이드 (indium-gallium-zinc-oxide, IGZO) 또는 인듐-틴-징크-옥사이드 (indium-tin-zinc-oxide, ITZO)에서 선택되는 산화물 반도체 물질로 이루어지고,
상기 화소전극은 상기 산화물 반도체층에 대하여 플라즈마 처리 공정을 진행함으로써 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 9 항에 있어서,
상기 게이트 절연막 상에, 상기 게이트 전극에 대응하는 산화물 반도체층과 화소전극을 형성하는 단계 이후에 열처리 공정이 진행되고,
상기 플라즈마 처리 공정은 헬륨 플라즈마를 이용하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 10 항에 있어서,
상기 열처리 공정은 200~300℃ 온도 조건에서 1~3 시간 동안 진행되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 7 항에 있어서,
상기 게이트 절연막 상에, 상기 게이트 전극에 대응하는 산화물 반도체층과 화소전극을 형성하는 단계는,
상기 게이트 절연막 상에 산화물 반도체 물질층을 형성하는 단계와;
제 1 높이를 갖는 제 1 포토레지스트 패턴과, 상기 제 1 높이보다 작은 제 2 높이를 갖는 제 2 포토레지스트 패턴을 상기 산화물 반도체층 상에 형성하는 단계와;
상기 제 1 및 제 2 포토레지스트 패턴을 이용하여 상기 산화물 반도체층을 식각함으로써, 상기 산화물 반도체층과 상기 화소전극을 형성하는 단계와;
애싱 공정을 진행하여 상기 화소전극 상의 상기 제 2 포토레지스트 패턴을 제거하고 상기 제 1 포토레지스트 패턴으로부터 상기 산화물 반도체층 상에 제 3 포토레지스트 패턴을 형성하는 단계와;
상기 제 3 포토레지스트 패턴을 차단 마스크로 이용하여 플라즈마 처리하는 단계와;
상기 제 3 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 7 항에 있어서,
상기 드레인 전극은 상기 화소전극의 일단과 접촉하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 7 항에 있어서,
상기 데이터 배선, 상기 소스 전극, 상기 드레인 전극 및 상기 화소전극 상에 보호층을 형성하는 단계와;
상기 보호층 상에, 상기 화소전극에 대응하여 적어도 하나의 개구를 갖는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법. - 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120090512A KR102035004B1 (ko) | 2012-08-20 | 2012-08-20 | 액정표시장치용 어레이 기판 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120090512A KR102035004B1 (ko) | 2012-08-20 | 2012-08-20 | 액정표시장치용 어레이 기판 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140024535A KR20140024535A (ko) | 2014-03-03 |
| KR102035004B1 true KR102035004B1 (ko) | 2019-10-22 |
Family
ID=50640102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120090512A KR102035004B1 (ko) | 2012-08-20 | 2012-08-20 | 액정표시장치용 어레이 기판 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102035004B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102261610B1 (ko) | 2014-07-30 | 2021-06-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101148829B1 (ko) * | 2008-10-23 | 2012-05-29 | 삼성전자주식회사 | 박막 트랜지스터 |
| KR101694151B1 (ko) * | 2009-12-11 | 2017-01-10 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 |
| KR101695725B1 (ko) * | 2009-12-29 | 2017-01-24 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
| KR20120061540A (ko) * | 2010-12-03 | 2012-06-13 | 엘지디스플레이 주식회사 | 횡전계 모드 반사투과형 액정표시장치용 어레이 기판의 제조 방법 |
-
2012
- 2012-08-20 KR KR1020120090512A patent/KR102035004B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140024535A (ko) | 2014-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101593443B1 (ko) | 어레이 기판의 제조방법 | |
| US8502229B2 (en) | Array substrate for display device and method of fabricating the same | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101431136B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101942982B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20070070382A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US20140120657A1 (en) | Back Channel Etching Oxide Thin Film Transistor Process Architecture | |
| KR20100063493A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| EP3327763B1 (en) | Method for manufacturing array substrate, array substrate, and display device | |
| US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
| TWI384626B (zh) | 用於顯示裝置之陣列基板及其製造方法 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| US9461066B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| KR20130098655A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101518851B1 (ko) | 어레이 기판의 제조방법 | |
| KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101960743B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20110056899A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR102142476B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20130030146A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20070095549A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR102140087B1 (ko) | 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법 | |
| KR100658057B1 (ko) | 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |