KR20060115240A - 액정표시장치용 어레이 기판 및 그 제조 방법 - Google Patents
액정표시장치용 어레이 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20060115240A KR20060115240A KR1020050037685A KR20050037685A KR20060115240A KR 20060115240 A KR20060115240 A KR 20060115240A KR 1020050037685 A KR1020050037685 A KR 1020050037685A KR 20050037685 A KR20050037685 A KR 20050037685A KR 20060115240 A KR20060115240 A KR 20060115240A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- wiring
- data
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 47
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 127
- 239000004065 semiconductor Substances 0.000 claims description 44
- 239000010408 film Substances 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 description 38
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- -1 acryl Chemical group 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910001414 potassium ion Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000000547 structure data Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 데이터 배선을 게이트 배선이 연장하는 방향으로 아래로 볼록한 요부와 위로 볼록한 철부를 갖는 요철 구조로 형성함을 특징으로 한다.
따라서, 요철구조에 의해 상기 데이터 배선 단위 단면적이 향상됨으로 단위 길이당 배선저항을 줄이고, 이로인해 데이터 배선의 폭을 얇게 형성하여 최종적으로 화소영역을 크게 함으로써 개구율 및 휘도를 향상시키는 액정표시장치용 어레이 기판 및 그 제조 방법을 제공한다.
개구율, 휘도, 요철 구조, 데이터 배선, 배선 저항
Description
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 일반적인 액정표시장치용 어레이 기판에 있어, 하나의 화소영역에 대한 평면도.
도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 단면도.
도 4는 본 발명의 실시예에 의한 액정표시장치용 어레이 기판의 하나의 화소영역을 도시한 평면도.
도 5는 도 4를 절단선 V-V를 따라 절단한 단면도.
도 6은 도 4를 절단선 Ⅵ-Ⅵ를 따라 절단한 단면도로써 데이터 배선이 형성되는 데이터 영역 대한 확대 단면도.
도 7은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판상의 데이터 배선 일부에 대한 사시도.
도 8a 내지 도 8i는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정에 따른 단면도로서, 도 4의 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 제조 공정별 단면도
도 9a 내지 도 9i는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정에 따른 단면도로서, 도 4의 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 제조 공정별 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 기판 105 : 버퍼층
113 : 게이트 절연막 130 : 층간절연막
136, 138 : 배선홈 140 : 데이터 배선
140a : 데이터 배선의 요부 140b : 데이터 배선의 철부
DA : (데이터 배선이 형성되는) 데이터 영역
본 발명은 액정표시장치에 관한 것으로, 데이터 배선의 선폭을 줄여 개구율 및 휘도를 향상시킬 수 있는 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off) 를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정 셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치의 분해사시도이다.
도시한 바와 같이, 일반적인 액정표시장치는 액정층(70)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(80)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 제 1 절연기판(11) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(15)과 데이터 배선(40)을 포함하며, 이들 두 배선(15, 40)의 교차지점에는 스위칭 소자인 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(65)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(80)은 투명한 제 2 절연기판(81) 및 이의 배면으로 상기 게이트 배선(15)과 데이터 배선(40) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(85)가 형성되어 있으며, 상기 블랙매트릭스(85)의 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터 패턴(89(89a, 89b, 89c))이 형성되어 있으며, 상기 블랙매트릭스(85)와 적, 녹, 청색 컬러필터 패턴(89) 하부로 전면에 걸쳐 투명한 공통전극(92)이 마련되어 있다.
그리고, 상기 어레이 기판(10)과 컬러필터 기판(80)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 제 1, 2 편광판(미도시)이 위치하고, 상기 제 1 편광판(미도시) 하부에는 별도의 광원인 백라이트(back light)(미도시)가 배치되어 있다.
도 2는 일반적인 액정표시장치용 어레이 기판에 있어, 하나의 화소영역에 대한 평면도이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 단면도이다.
도 2 및 도 3을 참조하여 종래의 액정표시장치용 어레이 기판의 하나의 화소영역의 평면구조 및 그 단면구조에 대해 설명한다.
도시한 바와 같이, 기판(11)에 있어 가로 방향으로 게이트 배선(15)이 형성되어 있으며, 상기 게이트 배선(15)과 교차하여 데이터 배선(40)이 형성됨으로써 상기 두 배선(15, 40)에 의해 화소영역(P)이 정의되고 있으며, 상기 화소영역(P)에는 상기 게이트 배선(15)과 소정간격 이격하여 공통배선(20)이 형성되어 있다.
또한, 상기 게이트 배선(15)과 데이터 배선(40)이 교차하는 영역에는 스위칭 소자로서 최하부에 게이트 전극(18)과, 그 상부로 게이트 절연막(30)과, 상기 게이트 절연막(30) 상부로 액티브층(35a)과 오믹콘택층(35b)으로 이루어진 반도체층(35)과, 상기 반도체층(35) 위로 서로 이격하는 소스 및 드레인 전극(43, 46)으로 구성된 박막트랜지스터(Tr)가 형성되어 있으며, 상기 박막트랜지스터(Tr)의 드레인 전극(46)과 접촉하며 상기 화소영역(P)별로 독립된 화소전극(65)이 형성되어 있다. 또한, 상기 화소전극(65)은 상기 공통배선(20)과 중첩되어 형성됨으로써 상기 화소 영역(P)내에서 상기 공통배선(20)을 제 1 스토리지 전극(23)으로 상기 공통배선(20)과 중첩되는 화소전극 영역을 제 2 스토리지 전극(66)으로 하고, 상기 제 1 및 제 2 스토리지 전극(23, 66) 사이에 구성된 게이트 절연막(30) 및 보호층(55)을 유전체 물질층으로 하는 스토리지 커패시터(StgC)를 형성하고 있다.
이때, 전술한 액정표시장치에 있어서, 화소영역(P)은 상기 게이트 배선(15)과 데이터 배선(40)이 교차하여 형성하는 영역으로 정의되고 있는데, 이때, 상기 게이트 배선(15) 및 데이터 배선(40)의 폭(미도시, w1)이 넓으면 넓을수록 상기 화소영역(P)은 줄어들게 되며, 반대로 상기 두 배선 폭(미도시, w1)을 줄이면 줄일수록 더 큰 화소영역(P)을 갖게 됨을 알 수 있다.
따라서, 개구율 및 휘도를 향상시키기 위해서는 배선폭을 되도록 작게 형성하는 것이 바람직하다.
하지만, 배선 폭을 작게 형성하면 배선내의 저항이 커지게 되며, 이러한 배선 저항의 증가는 어레이 기판 내에서 신호지연 등의 문제를 발생시키게 된다.
따라서, 본 발명의 목적은 전술한 문제를 해결하기 위해 안출된 것으로 액정표시장치용 어레이 기판에 있어서, 배선 저항의 증가없이 특히, 데이터 배선을 폭을 종래대비 작은 폭을 갖도록 형성함으로써 화소영역 크기를 크게 하고, 이에 따라 개구율을 높여 고휘도를 구현하는 액정표시장치용 어레이 기판을 제공하는 것을 목적으로 한다.
이때, 요철 구조의 데이터 배선을 추가적인 마스크 공정없이 진행되는 액정표시장치용 어레이 기판의 제조 방법을 제공하는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은 기판상에 가로방향으로 연장하는 다수의 게이트 배선과; 상기 다수의 게이트 배선과 절연층을 사이에 두고 교차하며 화소영역을 정의하며, 상기 게이트 배선이 연장하는 방향으로 서로 엇갈려 반복되는 아래로 볼록한 요부와 위로 볼록한 철부의 요철 구조를 가짐으로써 단위 폭당 단면적을 넓게 한 것을 특징으로 하는 다수의 데이터 배선과; 상기 각 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와; 상기 박막트랜지스터와 연결되며 상기 각 화소영역별로 독립된 화소전극을 포함한다.
상기 박막트랜지스터는 최하층에 반도체층과; 상기 반도체층 위로 게이트 절연막과; 상기 게이트 절연막 위로 게이트 전극과; 상기 게이트 전극 및 노출된 상기 게이트 절연막 위로 층간절연막과; 상기 층간절연막 위로 상기 게이트 전극의 양측으로 서로 이격하여 상기 반도체층과 각각 접촉하며 형성된 소스 및 드레인 전극을 포함한다.
이때, 상기 절연층은 층간절연막인 것이 바람직하며, 상기 반도체층은 폴리실리콘으로 이루어지는 것이 바람직하며, 상기 게이트 전극은 이중 게이트 전극 구조인 것이 바람직하다.
또한, 상기 절연층에는 상기 데이터 배선에 대응되는 영역에 상기 데이터 배선의 길이방향으로 연장되며 그 하부층을 노출시키는 다수의 배선홈이 형성된 것이 특징이다.
또한, 상기 데이터 배선은 그 요부와 철부가 동일한 두께를 갖는 것이 특징이다.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 박막트랜지스터 영역과, 상기 데이터 배선이 형성되는 데이터 영역이 정의된 기판상에 상기 박막트랜지스터 영역에 반도체층을 형성하는 단계와; 상기 반도체층 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 가로방향으로 연장하여 서로 일정간격으로 이격하는 게이트 배선과, 상기 각 게이트 배선에서 각 화소영역별로 분기하는 게이트 배선을 형성하는 단계와; 상기 각 게이트 배선과 게이트 전극 위로 전면에 층간절연막을 형성하는 단계와; 상기 층간절연막을 패터닝하여 상기 데이터 영역에 있어서는 상기 게이트 배선이 연장하는 길이방향으로 서로 소정간격 이격하며, 세로방향으로 길게 연장하는 다수의 배선홈을 형성하고, 동시에 각 스위칭 영역에 있어서는 상기 게이트 전극의 양측으로 상기 반도체층을 노출시키는 반도체층 콘택홀을 형성하는 단계와; 상기 층간절연막 위로 금속물질을 증착하고 이를 패터닝하여 상기 데이터 영역에 있어서는 하부의 상기 게이트 배선과 교차하며, 상기 배선홈에 의해 상기 게이트 배선의 길이방향으로 아래로 볼록한 요부와 위로 볼록한 철부를 가지는 데이터 배선을 형성하고, 동 시에 각 스위칭 영역에는 상기 반도체층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 전극과 접촉하며 상기 각 화소영역별로 독립된 화소전극을 형성하는 단계를 포함한다.
이때, 상기 데이터 배선의 요부와 철부는 동일한 두께로 형성되는 것이 바람직하다.
또한, 상기 반도체층을 형성하기 이전에 기판상에 버퍼층을 형성하는 단계를 더욱 포함한다.
또한, 상기 반도체층을 형성하는 단계는 상기 기판 상에 비정질 실리콘층을 형성 단계와; 상기 비정질 실리콘을 결정화하여 폴리실리콘층을 형성하는 단계와; 상기 폴리실리콘층을 패터닝하는 단계를 포함한다.
또한, 상기 배선홈을 형성하는 단계는 상기 데이터 영역에 있어서 상기 게이트 절연막을 식각하는 단계를 더욱 포함한다.
이하, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판 및 그 제조 방법을 도면을 참조하여 설명한다.
<제 1 실시예>
도 4는 본 발명의 실시예에 의한 액정표시장치용 어레이 기판의 하나의 화소영역을 도시한 평면도이며, 도 5는 도 4를 절단선 V-V를 따라 절단한 단면도이며, 도 6은 도 4를 절단선 Ⅵ-Ⅵ를 따라 절단한 단면도로써 확대 도시한 것이다. 또한, 도 7은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 형성되는 데이터 배선의 사시도이다. 설명의 편의를 위해 각 화소영역 내에서 스위칭 소자인 박막 트랜지스터가 형성될 영역을 박막트랜지스터 영역(TrA)이라 칭하고, 데이터 배선이 형성된 영역은 데이터 영역(DA)이라 정의한다.
도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)에 있어 가로방향과 세로방향으로 서로 교차하여 게이트 배선(115)과 데이터 배선(140)이 화소영역(P)을 정의하며 형성되어 있으며, 상기 게이트 배선(115)과 나란하게 소정폭을 갖는 공통배선(119)이 형성되어 있다. 이때, 상기 데이터 배선(140)의 폭(w2)은 종래 액정표시장치용 어레이 기판(도 2참조) 상에 형성된 데이터 배선의 폭(도면상에 점선으로 나타낸 부분까지가 종래 어레이 기판에 있어서의 데이터 배선 폭임, w1) 대비 작은 폭(w2)을 가지며 형성된 것이 본 발명의 가장 특징적인 것이 되고 있다.
본 발명의 어레이 기판의 단면구조를 도시한 도 5 및 도 6과, 본 발명의 가장 특징적인 부분인 데이터 배선의 사시도인 도 7을 참조하면, 본 발명의 실시예에 따른 상기 데이터 배선(140)이 형성된 데이터 영역(DA)에 있어, 상기 데이터 배선(140) 자체가 데이터 배선(140)의 폭 방향(게이트 배선이 연장하는 방향으로 도면에서는 x방향으로 표시되고 있으며, 이하 x방향이라 정의함)으로 요철(140a, 140b) 또는 굴곡 형태로 형성됨으로써 상기 x방향으로의 표면적을 향상시킴으로써 단위 길이 당 저항을 줄여 종래와 본 발명이 동일한 데이터 배선 폭을 갖도록 형성한다 고 가정했을 경우, 종래대비 상대적으로 배선 저항이 줄어들게 됨을 알 수 있다.
따라서, 동일한 배선 저항 값을 갖도록 상기 데이터 배선(140)을 형성한다고 하면, 상기 데이터 배선(140)의 폭(w2)을 종래 어레이 기판상의 데이터 배선(140)의 폭(w2)보다 작게 형성할 수 있으며, 이에 따라 상대적으로 화소영역의 크기가 커짐에 따라 개구율 및 휘도를 향상시키는 것이 본 발명의 가장 특징적인 부분이 된다.
본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)의 데이터 배선(140)의 단면 구조에 대해 좀 더 상세히 살펴보면, 상기 데이터 배선(140)은 x방향으로 오목한 요부(140a)와 볼록한 철부(140b)를 갖으며, 그 두께는 상기 요부(140a)와 철부(140b)가 거의 차이없이 구성된 것이 특징이다. 이렇게 데이터 배선(140)을 그 배선의 폭방향 즉, x방향으로 굴곡 또는 요철(140a, 140b) 형태로 구성함으로써 기판(101) 상의 동일한 폭을 가지며 그 표면이 평탄한 구조로 형성된 배선보다는 배선 폭 방향으로 그 표면적이 늘어나게 됨으로써 결과적으로 단위 길이 당 배선저항이 줄어들게 되는 효과를 갖는다.
여기서 데이터 배선(140)등 금속물질로 이루어지는 배선 저항에 대해 설명한다.
금속의 배선저항 R은
R=ρL / (Wt) ------- ① (단, ρ는 비저항, L은 배선 길이, W는 배선 폭, t는 배선의 두께를 나타냄)
의 식으로 표현되며, 상기 ①식에 의해 배선저항 R은 배선의 길이에 비례하 고, 배선의 폭(W)과 두께(t)에는 반비례하는 것을 알 수 있다.
이때, 상기 비저항(ρ)은 동일한 금속물질일 경우 동일한 값을 가지며, (데이터)배선의 길이(L) 또한 액정표시장치의 모델에 따라 그 길이가 달라지지만 동일한 모델일 경우, 그 길이(L)는 동일한 크기를 갖게 되는 바, 배선 저항은 결과적으로 배선의 폭(W)과 두께(t)의 곱(Wt) 즉, 배선의 단면적(Wt)에 반비례하게 됨을 알 수 있다.
따라서, 본 발명에 따른 액정표시장치용 어레이 기판 상의 데이터 배선(140)은 폭 방향(x 방향)으로 요철(140a, 140b) 구조를 가지며 형성됨으로 상기 데이터 배선(140)의 단면 크기가 증가하게 되어 배선 저항을 저하시키는 효과를 갖게 된다.
다음, 상기 그 폭방향으로 굴곡 또는 요철(140a, 140b)구조를 갖는 데이터 배선(140)과 상기 게이트 배선(115)의 교차지점에는 반도체층(110)과, 게이트 절연막(113)과, 게이트 전극(117)과 층간절연막(130)과 소스 및 드레인 전극(143, 146)으로 이루어진 박막트랜지스터(Tr)가 형성되어 있으며, 상기 공통배선(도 4의 119)이 형성된 화소영역(P) 내에는 상기 공통배선(도 4의 119)이 제 2 스토리지 전극(121)을 이루며 제 1 스토리지 커패시터(StgC1)를 형성하고 있다. 이때, 상기 제 1 스토리지 커패시터(StgC1)는 상기 반도체층(110)과 연결되며 형성된 제 1 스토리지 전극(112)과 상기 공통배선(도 4의 119)의 일부가 제 2 스토리지 전극(121)을 이루며, 그 사이에 게이트 절연막(113)을 유전체층으로 이루어지고 있으며, 이때, 스토리지 커패시터(StgC)의 축전용량을 극대화하고자 상기 제 2 스토리지 전극(121)과 그 상부로 상기 드레인 전극(146)이 연장되어 형성된 제 3 스토리지 전극(148)과 그 사이로 층간절연막(130)이 구비되어 제 2 스토리지 커패시터(StgC2)가 더욱 형성되고 있다. 하지만, 상기 제 1 및 제 2 스토리지 커패시터(StgC1, StgC2) 중 하나의 스토리지 커패시터는 생략할 수도 있다.
다음, 상기 박막트랜지스터(Tr)와 상기 제 2 스토리지 커패시터(StgC2) 위로 상기 드레인 전극(146)과 연결된 제 3 스토리지 전극(148)을 노출시키는 드레인 콘택홀(155)을 갖는 보호층(150)이 형성되어 있으며, 상기 보호층(150) 위로 상기 제 3 스토리지 전극(148)과 접촉함으로써 상기 드레인 전극(146)과 연결되며 화소영역별로 독립된 화소전극(160)이 형성되어 있다.
전술한 실시예에서는 스위칭 소자인 박막트랜지스터를 구성하는 요소 중 하나인 게이트 전극(117)이 소스 및 드레인 전극(143, 146) 사이에 상기 게이트 배선(도 4의 115)에서 분기하여 하나의 게이트 전극(117)만이 형성된 것을 보이고 있으나, 도면으로 제시하지는 않았지만, 그 변형예로써 소스 및 드레인 전극 사이에 위치하는 게이트 전극을 서로 소정간격 이격하여 제 1 및 제 2 게이트 전극의 이중 구조가 되도록 구성할 수도 있다. 이는 폴리실리콘을 반도체층으로 하는 액정표시장치의 경우 상기 게이트 전극이 오프(off)된 상태에서의 전류 즉, 오프 전류가 발생하게 되는데, 이렇게 이중구조의 게이트 전극으로 구성하게 되면 상기 오프 전류를 어느 정도 방지할 수 있기 때문이다.
전술한 바, 본 발명의 실시예에서는 반도체층을 폴리실리콘으로 구성함으로써 반도체층이 게이트 전극 하부에 형성되는 것을 특징으로 하는 폴리실리콘을 이 용한 탑게이트형 액정표시장치용 어레이 기판을 예로서 보이고 있다.
이는, 상기 데이터 배선을 요철 구조 또는 굴곡된 형태로 형성하기 위해서는 그 하부층이 볼록한 철부를 가지며, 상기 철부가 소정간격 이격하여 철부와 철부 사이에는 상기 하부층이 제거된 상태로 형성되는 하부층 구조가 되어야 하는데, 일반적인 게이트 전극이 기판의 최하부층에 위치하게 되는 보텀 게이트형 액정표시장치용 어레이 기판에 있어서는 데이터 배선 하부에는 게이트 절연막이 위치하고 있지만, 통상적으로는 상기 게이트 절연막는 기판 전면에 형성되는 바 패터닝이 필요없지만, 상기 게이트 절연막을 서로 소정간격 이격하는 철부를 갖도록 형성하기 위해서는 마스크 공정을 진행해야 하는 바, 추가적인 마스크 공정이 필요하게 된다.
따라서, 본 발명의 실시예에서는 추가적인 마스크 공정을 진행하지 않고, 요철구조의 데이터 배선을 형성할 수 있는 어레이 기판의 제조 방법을 제공하는 것을 하나의 목적으로 하고 있는 바, 이러한 목적 달성을 위해 폴리실리콘을 이용한 탑 게이트 구조의 액정표시장치용 어레이 기판에 적용하고 있는 것이 또 다른 특징적인 것이 되고 있다.
다음, 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 8a 내지 8g는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 있어 도 4를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분의 제조 공정별 단면도이며, 도 9a 내지 도 9g는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분의 확대한 제조 공정별 단면도이다. 이때, 설명의 편의를 위해 화소영역내의 박막트랜지스터가 형성되는 영역을 스위칭 영역(TrA), 데이터 배선이 형성될 영역을 데이터 영역(DA) 그리고 스토리지 커패시터가 형성되는 영역을 스토리지 영역(StgA)이라 정의한다.
우선, 도 8a와 도 9a에 도시한 바와 같이, 기판(101) 상에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 버퍼층(105)을 형성한다. 상기 버퍼층(105)은 비정질 실리콘을 폴리실리콘으로 결정화 할 경우, 레이저 조사 또는 열처리 시에 의해 발생하는 열로 인해 기판(101) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리실리콘으로 이루어진 반도체층의 막특성이 저하되는 것을 방지하기 위함이다. 이때, 상기 버퍼층(105)은 생략될 수 있다.
다음, 상기 버퍼층(105) 위로 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 전면에 형성하고, 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)법 또는 SLS(Sequential lateral Solidification) 결정화법 또는 열처리법 또는 MILC(metal induced lateral crystallization)법 등의 결정화 공정을 진행하여 상기 비정질 실리콘층(미도시)을 폴리실리콘층(미도시)으로 결정화한다. 이후, 상기 폴리실리콘층(미도시)을 포토레지스트의 도포, 마스크를 이용한 노광, 현상, 패터닝하고자 하는 물질층의 식각 등 일련의 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 스위칭 영역(TrA) 및 스토리지 영역(StgA)에 있어서 서로 연결된 상태로서 폴리실리콘의 제 1 및 제 2 반도체층(110, 111)을 형성한다.
이때, 전술한 공정에 있어서, 비정질 실리콘층(미도시)을 폴리실리콘층(미도 시)으로 결정화 한 후, 패터닝하여 상기 제 1 및 제 2 반도체층(110, 111)을 형성하고 있으나, 비정질 실리콘층을 먼저 패터닝하여 비정질 실리콘 패턴을 형성한 후, 상기 비정질 실리콘 패턴을 결정화하여 폴리실리콘의 반도체층을 형성할 수도 있다.
다음, 도 8b와 도 9b에 도시한 바와 같이, 상기 스위칭 영역(TrA)에 형성된 제 1 반도체층(110) 위로 포토레지스트 패턴(190)을 형성하고, 상기 포토레지스트 패턴(190)을 도핑 마스크로 하여 상기 스토리지 영역(StgA)의 제 2 반도체층(111)을 고도즈량의 이온주입에 의한 스토리지 도핑을 실시하여 도체화함으로써 제 1 스토리지 전극(112)을 형성한다.
다음, 도 8c와 도 9c에 도시한 바와 같이, 상기 스토리지 도핑 후 남아있는 상기 포토레지스트 패턴(도 8b와 도9b의 190)을 스트립하여 제거한 후, 상기 제 1 반도체층(110) 및 제 1 스토리지 전극(112) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 전면에 증착하여 게이트 절연막(115)을 형성한다.
다음, 상기 게이트 절연막(115) 위로 금속물질을 전면에 증착하고, 마스크 공정을 진행함으로써 상기 반도체층(110)의 중앙부에 게이트 전극(117)을 형성한다. 이때, 상기 게이트 전극 형성 시, 동시에 상기 게이트 전극(117)과 연결되며 x방향으로 길게 연장하는 게이트 배선(미도시)을 형성하고, 동시에 상기 게이트 배선(미도시)과 평행하는 공통배선(미도시) 또한 형성한다. 이때, 상기 공통배선 중 화소영역 내에 형성된 부분은 제 2 스토리지 전극(121)을 형성하게 되며, 따라서 스토리지 영역(StgA)에 있어서는 제 1 스토리지 전극(112)과 게이트 절연막(113)과 상기 제 2 스토리지 전극(121)이 제 1 스토리지 커패시터(StgC1)를 형성하게 된다.
다음, 도 8d와 도 9d에 도시한 바와 같이, 상기 게이트 전극(117)을 도핑 마스크로 하여 상기 반도체층(110)에 고도즈량을 갖는 이온주입을 통한 n+ 또는 p+ 도핑을 실시함으로써 상기 반도체층(110) 내에 상기 게이트 전극의 양측으로 각각 오믹콘택층(110b)을 형성한다. 이때, 상기 게이트 전극(133)에 의해 도핑이 이루어지지 않은 반도체층 영역은 액티브층(110a)을 형성하게 된다.
이때, 도면에는 나타나지 않았지만, 상기 오믹콘택층(110b)을 n+도핑함으로써 형성 한 경우, 상기 게이트 전극(117) 하부의 액티브층(110a)과 상기 액티브층(110a) 양측면 각각의 오믹콘택층(110b) 사이에 저도즈량으로써 도핑된 LDD(lightly dopped drain)층(미도시)을 더욱 형성하는 것이 바람직하다.
다음, 도 8e와 도 9e에 도시한 바와 같이, 상기 게이트 전극(117)과 공통배선(미도시) 및 제 2 스토리지 전극(121) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질인 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 층간절연막(130)을 형성한다.
다음, 상기 층간절연막(130) 위로 전면에 포토레지스트를 도포하여 포토레지스트층(191)을 형성하고, 상기 포토레지스트층(191) 위로 빛의 투과영역(TA)과 차단영역(BA)을 갖는 마스크(195)를 위치시키고, 상기 마스크(195)를 통한 노광을 실 시한다. 이때, 상기 포토레지스트에 특성에 따라 달라지지만, 빛을 받은 부분이 현상 시 남게되는 네가티브 타입(negative type)의 포토레지스트를 이용한 본 실시예에 경우, 상기 게이트 전극(117)을 사이에 두고 형성된 각 오믹콘택층(110b)에 대응하는 부분 및 데이터 영역(DA)에 있어, 추후 공정에서 형성되는 데이터 배선(140)의 폭 방향 즉, x방향으로 소정간격 이격하여 소정의 폭에 대응하는 부분에 대응해서는 차단영역(BA)이, 그 외의 영역에 대응해서는 투과영역(TA)이 대응하도록 마스크(195)를 정렬시킨 후, 노광을 실시한다.
이후, 노광된 층간절연막(130)을 현상액에 노출함으로써 현상을 하게 되면, 도 8f와 도 9f에 도시한 바와 같이, 스위칭 영역(TrA)에 있어서는 상기 게이트 전극(117)을 사이에 둔 각 오믹콘택층(110b)에 대응하는 일부분을 제외하고는 포토레지스트 패턴(192)이 형성되고, 데이터 영역(DA)에 있어서는 포토레지스트 패턴(192)이 형성된 영역과 형성되지 않은 영역이 서로 엇갈리며 형성된다.
이때, 도면에는 나타나지 않았지만, 상기 데이터 영역(DA)에 x방향으로 소정간격 이격하며 형성된 상기 포토레지스트 패턴(192)은 평면상의 y방향으로는 끊김없이 이어지며 마치 레일이 형성된 것처럼 배선형태로 형성되어 진다.
다음, 도 8g와 도 9g에 도시한 바와 같이, 상기 포토레지스트 패턴(192) 외부로 노출된 층간절연막(130)을 식각하고 연속하여 그 하부의 게이트 절연막(113)을 식각함으로써 스위칭 영역(TrA)에 있어서는 상기 각 오믹콘택층(110b)을 노출시키는 반도체층 콘택홀(132, 134)을 형성하고, 동시에 데이터 영역(DA)에 있어서는 서로 소정간격 이격하는 배선홈(136, 138)을 형성한다. 이때, 상기 배선홈(136, 138)은 기판(101) 또는 상기 오믹콘택층(110b)을 노출시키게 된다. 따라서, 데이터 영역(DA)에 있어서는 게이트 절연막(113)과 층간절연막(130)의 이중층이 형성된 부분과 배선홈(136, 138)이 서로 엇갈려 형성되어진다.
다음, 도 8h 도 9h에 도시한 바와 같이, 상기 포토레지스트 패턴(도 8g와 도9g의 192)을 스트립하여 제거한 후, 상기 반도체층 콘택홀(132, 134) 및 배선홈(136, 138)을 갖는 층간절연막(130) 위로 전면에 금속물질을 증착하고 마스크 공정을 진행하여 패터닝함으로써 스위칭 영역(TrA)에 있어서는 상기 반도체층 콘택홀(132, 134)을 통해 상기 오믹콘택층(110b)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(143, 146)을 형성하고, 데이터 영역(DA)에 있어서는 x방향으로 하부의 층간절연막(130)과 게이트 절연막(113)이 제거된 배선홈(136, 138)의 영향으로 아래로 볼록한 요부(104a) 위로 볼록한 철부(140b)를 가져 굴곡 구조를 가지며, 상기 게이트 배선(미도시)과 교차하는 데이터 배선(140)을 형성한다. 이때, 스토리지 영역(StgA)에 있어서는 상기 드레인 전극(146)을 연장 형성함으로서 그 일부가 제 3 스토리지 전극(148)을 형성하게 되며, 따라서, 하부의 제 2 스토리지 전극(121)과 층간절연막(130)과 상기 제 3 스토리지 전극(148)이 제 2 스토리지 커패시터(StgC2)를 형성하게 된다.
다음, 도 8i와 도 9i에 도시한 바와 같이, 상기 소스 및 드레인 전극(143, 146)과 요철(140a, 140b) 구조의 데이트 배선(140) 위로 전면에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하거나 또는 유기절연물질인 벤조사이 클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포함으로써 보호층(150)을 형성하고, 상기 보호층(150)을 마스크 공정을 진행하여 패터닝함으로써 상기 드레인 전극(146)과 연결된 제 3 스토리지 전극(148)을 노출시키는 드레인 콘택홀(155)을 형성한다.
다음, 상기 드레인 콘택홀(155)이 형성된 보호층(150) 위로 전면에 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 마스크 공정을 진행하여 패터닝함으로써 상기 드레인 콘택홀(155)을 통해 상기 제 3 스토리지 전극(148)과 접촉함으로써 상기 드레인 전극(146)과 연결되는 화소전극(160)을 형성함으로써 본 발명의 실시예에 따른 폴리실리콘을 이용한 액정표시장치용 어레이 기판(101)을 완성한다.
이와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은 데이터배선을 단위 폭당 넓은 단면적을 갖도록 그 폭방향으로 요부와 철부를 갖는 요철 구조로 형성하고 있는 바, 단위 길이 당 배선 저항을 줄임으로써, 종래와 동일한 단위 길이당 배선저항을 갖도록 상기 데이터 배선을 형성하는 경우, 상기 데이터 배선 폭을 종래보다 작게 형성하여 화소영역을 크게 함으로써 개구율 및 휘도를 향상시키는 효과가 있다.
또한, 제조 방법에 있어 이러한 요철구조를 갖는 데이터 배선을 추가적인 마스크 공정없이 층간절연막 내에 반도체층 콘택홀을 형성하는 단계에서 이루어짐으 로 종래대비 제조 공정 시간 또는 제조 비용의 상승이 없다는 것이 또 다른 효과적 특징이 되고 있다.
Claims (12)
- 기판상에 가로방향으로 연장하는 다수의 게이트 배선과;상기 다수의 게이트 배선과 절연층을 사이에 두고 교차하며 화소영역을 정의하며, 상기 게이트 배선이 연장하는 방향으로 서로 엇갈려 반복되는 아래로 볼록한 요부와 위로 볼록한 철부의 요철 구조를 가짐으로써 단위 폭당 단면적을 넓게 한 것을 특징으로 하는 다수의 데이터 배선과;상기 각 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와;상기 박막트랜지스터와 연결되며 상기 각 화소영역별로 독립된 화소전극을 포함하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 박막트랜지스터는최하층에 반도체층과;상기 반도체층 위로 게이트 절연막과;상기 게이트 절연막 위로 게이트 전극과;상기 게이트 전극 및 노출된 상기 게이트 절연막 위로 층간절연막과;상기 층간절연막 위로 상기 게이트 전극의 양측으로 서로 이격하여 상기 반 도체층과 각각 접촉하며 형성된 소스 및 드레인 전극을 포함하는 탑 게이트형인 액정표시장치용 어레이 기판.
- 제 2 항에 있어서,상기 절연층은 층간절연막인 액정표시장치용 어레이 기판.
- 제 2 항에 있어서,상기 반도체층은 폴리실리콘으로 이루어진 액정표시장치용 어레이 기판.
- 제 2 항에 있어서,상기 게이트 전극은 이중 게이트 전극 구조인 액정표시장치용 어레이 기판.
- 제 1 항 또는 제 3 항에 있어서,상기 절연층에는 상기 데이터 배선에 대응되는 영역에 상기 데이터 배선의 길이방향으로 연장되며 그 하부층을 노출시키는 다수의 배선홈이 형성된 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 데이터 배선은 그 요부와 철부가 동일한 두께를 갖는 액정표시장치용 어레이 기판.
- 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 박막트랜지스터 영역과, 상기 데이터 배선이 형성되는 데이터 영역이 정의된 기판상에 상기 박막트랜지스터 영역에 반도체층을 형성하는 단계와;상기 반도체층 위로 전면에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위로 가로방향으로 연장하여 서로 일정간격으로 이격하는 게이트 배선과, 상기 각 게이트 배선에서 각 화소영역별로 분기하는 게이트 배선을 형성하는 단계와;상기 각 게이트 배선과 게이트 전극 위로 전면에 층간절연막을 형성하는 단계와;상기 층간절연막을 패터닝하여 상기 데이터 영역에 있어서는 상기 게이트 배선이 연장하는 길이방향으로 서로 소정간격 이격하며, 세로방향으로 길게 연장하는 다수의 배선홈을 형성하고, 동시에 각 스위칭 영역에 있어서는 상기 게이트 전극의 양측으로 상기 반도체층을 노출시키는 반도체층 콘택홀을 형성하는 단계와;상기 층간절연막 위로 금속물질을 증착하고 이를 패터닝하여 상기 데이터 영역에 있어서는 하부의 상기 게이트 배선과 교차하며, 상기 배선홈에 의해 상기 게이트 배선의 길이방향으로 아래로 볼록한 요부와 위로 볼록한 철부를 가지는 데이터 배선을 형성하고, 동시에 각 스위칭 영역에는 상기 반도체층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;상기 소스 및 드레인 전극 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;상기 보호층 위로 상기 드레인 전극과 접촉하며 상기 각 화소영역별로 독립된 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,상기 데이터 배선의 요부와 철부는 동일한 두께로 형성되는 액정표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,상기 반도체층을 형성하기 이전에 기판상에 버퍼층을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,상기 반도체층을 형성하는 단계는상기 기판 상에 비정질 실리콘층을 형성 단계와;상기 비정질 실리콘을 결정화하여 폴리실리콘층을 형성하는 단계와;상기 폴리실리콘층을 패터닝하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,상기 배선홈을 형성하는 단계는 상기 데이터 영역에 있어서 상기 게이트 절연막을 식각하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050037685A KR20060115240A (ko) | 2005-05-04 | 2005-05-04 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050037685A KR20060115240A (ko) | 2005-05-04 | 2005-05-04 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060115240A true KR20060115240A (ko) | 2006-11-08 |
Family
ID=37652748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050037685A KR20060115240A (ko) | 2005-05-04 | 2005-05-04 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060115240A (ko) |
-
2005
- 2005-05-04 KR KR1020050037685A patent/KR20060115240A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101250319B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| JP4644179B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| KR101217157B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR101197223B1 (ko) | 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US7855033B2 (en) | Photo mask and method of fabricating array substrate for liquid crystal display device using the same | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101942982B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101368234B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20090125500A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| CN111223815B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| KR20110118999A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법 | |
| KR20060109638A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20060118063A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20040097517A (ko) | 박막 트랜지스터 기판 | |
| KR20060104219A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20120130983A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20060115240A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20090073709A (ko) | 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법 | |
| KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101277220B1 (ko) | 박막트랜지스터 기판과 이의 제조방법 | |
| KR20130030146A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20060104220A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101241136B1 (ko) | 게이트 드라이버 내장형 액정표시장치용 어레이 기판 및 그제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |