KR101275068B1 - 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 - Google Patents

Abstract

본 발명은, 스위칭 영역을 포함하는 화소영역이 정의된 기판 상에 일방향으로 연장하며 서로 이격하며 형성된 이중층 구조의 게이트 배선 및 공통배선과; 상기 기판상에 상기 게이트 배선의 끝단과 연결되며 형성된 이중층 구조의 게이트 패드전극과; 상기 기판상의 화소영역 내에 상기 공통배선에서 분기하며 형성된 다수의 단일층 구조의 공통전극과; 상기 기판상의 화소영역 내에 상기 다수의 단일층 구조의 공통배선과 나란하게 교대하며 형성되며 그 끝단이 모두 연결된 다수의 단일층 구조의 화소전극과; 상기 기판상의 상기 스위칭 영역에 형성되며 상기 게이트 배선과 연결된 이중층 구조의 게이트 전극과; 상기 각 화소영역의 경계 및 상기 스위칭 영역과 상기 게이트 패드전극을 덮으며 형성되며, 상기 게이트 패드전극의 중앙부를 기준으로 그 양측에 상기 게이트 패드전극을 노출시키는 제 1 게이트 패드 콘택홀을 가지며, 상기 다수의 화소전극 중 어느 하나의 화소전극 끝단을 노출시키는 화소 콘택홀을 갖는 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 이중층 구조의 데이터 배선과; 상기 게이트 절연막 위로 상기 데이터 배선의 일끝단과 연결되도록 형성되며, 그 중앙부는 단일층 구조를 가지며, 그 양측은 이중층 구조를 갖는 데이터 패드전극과; 상기 게이트 절연막 위로 상기 제 1 게이트 패드 콘택홀을 통해 상기 이중층 구조의 게이트 패드전극과 접촉하며, 그 중앙부는 단일층 구조를 가지며, 그 양측단은 이중층 구조를 갖는 게이트 보조 패드전극과; 상기 게이트 절연막 위로 상기 스위칭 영역에 형성된 반도체층과; 상기 반도체층 위로 상기 데이터 배선과 연결되며 형성된 이중층 구조의 소스 전극과, 상기 반도체층 상부에서 상기 소스 전극과 이격하며 상기 화소 콘택홀을 통해 상기 다수의 화소전극 중 하나와 접촉하는 이중층 구조의 드레인 전극과; 상기 스위칭 영역과, 상기 데이터 배선을 덮으며 각 화소영역의 경계에 형성되며, 동시에 상기 게이트 보조 패드전극 및 상기 데이터 패드전극에 대응하여 이중층 구조를 이루는 부분을 덮으며, 단일층 구조를 갖는 중앙부에 대응해서는 이들을 각각 노출시키는 제 2 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 구비하며 형성된 보호층을 포함하는 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공한다.

4마스크, 어레이기판, 액정, 횡전계, 패드불량

Description

횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법{Method of fabricating the array substrate for in-plane switching mode liquid crystal display device}

본 발명은 횡전계형 액정표시장치에 관한 것이며, 특히 단차발생 억제를 통한 명암비 저하 방지 및 웨이비 노이즈 불량을 방지하며, 나아가 패드부의 콘택 불량을 방지할 수 있는 4마스크 공정을 통한 횡전계형 액정표시장치용 어레이 기판 의 제조방법에 관한 것이다.

일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극 사이에 수직하게 형성된 전기장에 의해 액정이 구동되며, 투과율과 개구율 등의 특성이 우수하다.

그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.

따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.

이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관해 상세히 설명한다.

도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.

도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다.

상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.

도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.

우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30) 사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30) 사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.

그러므로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우방향으로 약 80∼85^o방향에서도 반전현상 없이 볼 수 있다.

다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프상태이므로 상기 공통전극(17)과 화소전극(30)간에 수평전계가 형성되지 않고 액정층(11)의 배열 상태가 변하지 않는다.

도 3은 종래의 일반적인 횡전계형 액정표시장치용 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다.

도시한 바와 같이, 화소영역(P)에 있어서는 기판(40) 상에 다수개의 공통전극(44a, 44b)이 서로 이격하여 형성되어 있으며, 그 상부로 전면에 게이트 절연막(46)이 형성되어 있으며, 도면에는 나타나지 않았지만 상기 공통전극(44a, 44b) 과 더불어 상기 기판(40)상에는 일방향으로 연장하는 게이트 배선(미도시)과 상기 공통전극(44a, 44b)과 연결되며 공통배선(미도시)이 더욱 형성되고 있다.

또한 상기 게이트 절연막(46) 위로는 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(52)이 형성되어 있으며, 상기 데이터 배선(52) 상부로는 전면에 보호층(54)이 형성되어 있으며, 상기 보호층(54) 위로는 각 화소영역(P) 내에서 상기 게이트 절연막(46) 하부에 형성된 공통전극(44a, 44b)과 서로 엇갈려 교대로 배치되도록 다수의 화소전극(59a, 59b)이 형성되고 있다.

스위칭 영역(TrA)에 있어서는, 기판(40)상에 게이트 전극(42)과, 게이트 절연막(46)과, 액티브층(47a)과 서로 이격하는 오믹콘택층(47b)으로 이루어진 반도체층(47)과, 서로 이격하는 소스 및 드레인 전극(49, 50)이 순차 적층된 구조를 갖는 박막트랜지스터(Tr)가 형성되어 있다.

한편, 이러한 구성을 갖는 횡전계형 액정표시장치용 어레이 기판(40)의 제조 방법에 대해 간단히 설명하면, 상기 기판(40) 상에 제 1 금속물질을 증착한 후, 제 1 마스크 공정에 의해 게이트 전극(42)과 게이트 배선(미도시)과 공통배선(미도시) 및 공통전극(44a, 44b)을 형성하고, 다음, 제 1 무기절연물질을 증착하여 게이트 절연막(46)을 형성하고, 연속하여 상기 게이트 절연막(46) 위로 순수 비정질 실리콘(a-Si), 불순물 비정질 실리콘(n+ a-Si)을 연속적으로 증착함으로써 순수 비정질 실리콘층(미도시) 및 불순물 비정질 실리콘층(미도시)을 형성한다. 이후, 제 2 마스크 공정에 의해 상기 순수 및 불순물 비정질 실리콘층(미도시)을 패터닝함으로써 상기 게이트 전극(42)을 덮는 위치에 액티브층(47a) 및 불순물 비정질 실리콘 패 턴(미도시)을 형성한다.

다음, 상기 불순물 비정질 실리콘 패턴(미도시) 상부로 제 2 금속물질을 증착한 후, 제 3 마스크 공정에 의해 데이터 배선(52)과 상기 불순물 비정질 실리콘 패턴(미도시) 상부에서 서로 일정간격 이격하는 소스 및 드레인 전극(49, 50)을 형성한다. 이 단계에서는, 소스 및 드레인 전극(49, 50)을 마스크로 하여, 이격된 구간의 상기 불순물 비정질 실리콘 패턴(미도시)을 제거함으로써 서로 이격하는 오믹콘택층(47b)을 형성하고, 그 하부층인 액티브층(47a)을 노출시켜 채널을 형성함으로써 상기 오믹콘택층(47b)과 액티브층(47a)으로 구성되는 반도체층(47)을 형성한다. 상기 게이트 전극(42), 게이트 절연막(46), 반도체층(47), 소스 및 드레인 전극(49, 50)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.

다음, 제 2 절연물질을 증착한 후, 제 4 마스크 공정에 의해 드레인 전극(50)의 일부를 노출시키는 드레인 콘택홀(56)을 가지는 보호층(54)을 형성한 후, 상기 보호층(54) 위로 투명 도전성 물질을 증착하고, 제 5 마스크 공정에 의해 패터닝함으로써 화소전극(59a, 59b)을 형성한다.

이와 같이, 기존의 횡전계형 액정표시장치용 어레이 기판의 제조 공정에서는 통상 5 마스크 공정을 진행하고 있다.

하지만, 마스크 공정에서는 증착, 노광, 현상, 식각 공정별로 장비들이 필요하고, 물리적, 화학적 공정이 반복됨에 따라 마스크 공정이 많을수록 공정시간이 많이 걸리고 이에 의해 생산성이 저하되며, 제조 비용이 상승한다.

최근에는 이러한 5마스크 공정 진행에 의한 문제를 해결하고자 4마스크 공정 에 의해 횡전계형 액정표시장치용 어레이 기판을 제조하는 방법이 제안되었다.

하지만 이러한 4마스크 공정에 의해 제조된 어레이 기판은, 하나의 화소영역에 대한 단면도인 도 4에 도시한 바와 같이, 그 제조 방법에 있어서 반도체층(69)과 소스 및 드레인 전극(74, 76)을 하나의 마스크 공정을 통해 제조함으로써 1회의 마스크 공정을 줄이는 것이 특징이지만, 상기 반도체층(69)과, 소스 및 드레인 전극(74, 76)과 데이터 배선(72)을 하나의 마스크 공정을 통해 동시에 패터닝하게 됨으로써, 상기 데이터 배선(72) 하부에도 순수 비정질 실리콘의 제 1 패턴(70a) 및 불순물 비정질 실리콘의 제 2 패턴(70b)으로 이루어진 반도체패턴(70)이 형성되고, 특히 상기 제 1 패턴(70a)이 상기 데이터 배선(82)의 폭보다 넓은 폭을 가지며 형성됨으로써 웨이비 노이즈가 발생되는 문제가 발생한다.

나아가 최근에는 대면적화로 배선이 매우 길어짐에 따라 신호지연 등의 문제가 발생하고 있다.

따라서, 이러한 문제들을 해결하고자, 최근에는 저저항 금속물질인 구리(Cu) 또는 구리 합금과 접합특성 향상을 위한 또 다른 금속물질을 이용하여 이중층 구조의 배선을 형성하며, 4마스크 공정을 진행하면서도 소스 및 드레인 전극과 액티브층을 서로 이원화하여 게이트 전극에 대응하여 액티브층과 불순물 비정질 실리콘 패턴을 형성하고, 그 상부로 금속층을 형성한 후, 이를 패터닝하여 상기 소스 및 드레인 전극과 공통전극과 화소전극을 형성하며, 이후 보호층을 형성하는 것을 특징으로 하는 제조 방법이 제안되었다.

하지만, 이와 같은 방법에 의해 형성된 어레이 기판의 게이트 패드에 있어 콘택 저항을 높이거나 콘택 불량을 야기하고 있는 실정이다.

도 5는 전술한 액티브층과 소스 및 드레인 전극을 이원화한 4마스크 공정에 의해 제조된 어레이 기판의 게이트 패드부에 대한 평면도이며, 도 6a 내지 도 6g는 도 5를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 일부 제조 단계별 공정 단면도이다.

도시한 바와 같이, 반도체층과 소스 및 드레인 전극을 이원화하여 형성하는 4마스크 제조 공정에 의해 제조된 어레이 기판에 있어 게이트 패드의 평면 구조를 살펴보면, 구리(또는 구리합금)/몰리브덴 또는 구리(또는 구리합금)/몰리브덴티타늄의 이중층 구조를 갖는 게이트 패드전극이 형성되어 있으며, 상기 게이트 패드전극과 게이트 절연막에 구비된 다수의 제 1 게이트 패드 콘택홀을 통해 소스 및 드레인 전극 형성 형성된 게이트 보조패드전극이 형성되어 있으며, 이러한 게이트 보조 패드전극은 보호층에 구비된 제 2 게이트 패드 콘택홀을 통해 노출되는 구성을 갖고 있음을 알 수 있다.

하지만, 전술한 구성을 갖는 게이트 패드는 이의 제조 과정에서 이중층 구조의 게이트 패드전극을 형성하고, 그 상부로 다수의 제 1 게이트 패드 콘택홀을 갖는 게이트 절연막을 형성하고, 그 상부로 이중층 구조를 갖는 게이트 보조 패드전극을 형성한 후, 상기 게이트 보조 패드전극 중 구리 또는 구리합금 이루어진 상부층을 습식식각을 진행하여 단일층 구조를 갖는 상기 게이트 보조전극을 형성하는 과정에서 상기 제 1 게이트 패드 콘택홀에 대응하는 부분에 대응하는 게이트 패드전극의 상부층이 부분적으로 식각되거나 함으로써 그 콘택 특성이 저하되거나 또는 콘택 저항이 커져 이를 통해 신호전압을 인가받는 게이트 배선의 신호지연 현상을 발생시키는 문제가 발생하고 있다.

상기 문제점을 해결하기 위해서, 본 발명에서는 콘택 특성 저하나 또는 부분적인 식각이 발생하지 않으며, 콘택 저항 증가에 따른 신호지연 현상이 발생하지 않는 구조를 갖는 게이트 패드부를 포함하는 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판은, 스위칭 영역을 포함하는 화소영역이 정의된 기판 상에 일방향으로 연장하며 서로 이격하며 형성된 이중층 구조의 게이트 배선 및 공통배선과; 상기 기판상에 상기 게이트 배선의 끝단과 연결되며 형성된 이중층 구조의 게이트 패드전극과; 상기 기판상의 화소영역 내에 상기 공통배선에서 분기하며 형성된 다수의 단일층 구조의 공통전극과; 상기 기판상의 화소영역 내에 상기 다수의 단일층 구조의 공통배선과 나란하게 교대하며 형성되며 그 끝단이 모두 연결된 다수의 단일층 구조의 화소전극과; 상기 기판상의 상기 스위칭 영역에 형성되며 상기 게이트 배선과 연결된 이중층 구조의 게이트 전극과; 상기 각 화소영역의 경계 및 상기 스위칭 영역과 상기 게이트 패드전극을 덮으며 형성되며, 상기 게이트 패드전극의 중앙부를 기준으로 그 양측에 상기 게이트 패드전극을 노출시키는 제 1 게이트 패드 콘택홀을 가지며, 상기 다수의 화소전극 중 어느 하나의 화소전극 끝단을 노출시키는 화소 콘택홀을 갖는 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 이중층 구조의 데이터 배선과; 상기 게이트 절연막 위로 상기 데이터 배선의 일끝단과 연결되도록 형성되며, 그 중앙부는 단일층 구조를 가지며, 그 양측은 이중층 구조를 갖는 데이터 패드전극과; 상기 게이트 절연막 위로 상기 제 1 게이트 패드 콘택홀을 통해 상기 이중층 구조의 게이트 패드전극과 접촉하며, 그 중앙부는 단일층 구조를 가지며, 그 양측단은 이중층 구조를 갖는 게이트 보조 패드전극과; 상기 게이트 절연막 위로 상기 스위칭 영역에 형성된 반도체층과; 상기 반도체층 위로 상기 데이터 배선과 연결되며 형성된 이중층 구조의 소스 전극과, 상기 반도체층 상부에서 상기 소스 전극과 이격하며 상기 화소 콘택홀을 통해 상기 다수의 화소전극 중 하나와 접촉하는 이중층 구조의 드레인 전극과; 상기 스위칭 영역과, 상기 데이터 배선을 덮으며 각 화소영역의 경계에 형성되며, 동시에 상기 게이트 보조 패드전극 및 상기 데이터 패드전극에 대응하여 이중층 구조를 이루는 부분을 덮으며, 단일층 구조를 갖는 중앙부에 대응해서는 이들을 각각 노출시키는 제 2 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 구비하며 형성된 보호층을 포함한다.

상기 이중층 구조를 이루는 전극 및 배선은 모두 그 하부층은 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어지며, 그 상부층은 구리(Cu) 또는 구리합금으로 이루어진 것이 특징이다.

상기 단일층 구조를 이루는 다수의 화소전극 및 공통전극과, 상기 게이트 보조 패드전극과 데이터 패드전극 중 단일층을 이루는 부분은 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 것이 특징이다.

상기 드레인 전극은 상기 공통배선과 중첩하여 형성됨으로써 상기 중첩하는 부분이 스토리지 커패시터를 이루는 것이 특징이다.

본 발명에 따른 횡전계형 액정표시장치용 어레이 기판의 제조 방법은, 스위칭 영역을 포함하는 화소영역이 정의된 기판 상에 이중층 구조를 가지며, 일방향으로 연장하는 게이트 배선 및 이의 끝단에 게이트 패드전극을 형성하고, 상기 스위칭 영역에 상기 게이트 배선과 연결된 게이트 전극을 형성하며, 상기 게이트 배선과 나란하게 연장하는 공통배선과, 상기 화소영역 내에 상기 공통배선에서 분기한 다수의 이중층 구조의 공통전극과, 상기 공통전극과 교대하는 다수의 이중층 구조의 화소전극을 형성하는 단계와; 상기 게이트 배선 위로 전면에 게이트 절연막과 순수 및 불순물 비정질 실리콘층을 순차 형성하는 단계와; 상기 불순물 및 순수 비정질 실리콘층과 그 하부의 게이트 절연막을 패터닝함으로써 상기 화소전극의 일끝단을 노출시키는 화소 콘택홀과 상기 게이트 패드전극의 중앙부를 기준으로 그 양측으로 각각 상기 게이트 패드전극을 노출시키는 제 1 게이트 패드 콘택홀을 형성하며, 상기 스위칭 영역에 상기 게이트 절연막 위로 액티브층 및 불순물 비정질 실리콘패턴을 형성하는 단계와; 상기 게이트 절연막 위로 이중층 구조를 가지며, 상 기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 이의 끝단에 데이터 패드전극을 형성하며, 상기 스위칭 영역의 상기 불순물 비정질 실리콘 패턴 상에 상기 데이터 배선과 연결된 소스 전극과, 이와 이격하며 상기 화소 콘택홀을 통해 상기 화소전극과 접촉하는 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 불순물 비정질 실리콘패턴을 제거함으로써 상기 소스 및 드레인 전극 하부에 오믹콘택층을 형성하는 단계와; 상기 데이터 배선 위로 전면에 보호층을 형성하고, 이를 패터닝함으로써 상기 다수의 화소전극 및 공통전극을 노출시키며, 상기 게이트 보조 패드전극의 중앙부 및 상기 데이터 패드전극의 중앙부를 노출시키는 단계와; 상기 보호층 외부로 노출된 상기 이중층 구조를 갖는 다수의 화소전극과 공통전극과 게이트 보조 패드전극 및 데이터 패드전극의 상부층을 습식식각을 진행하여 제거함으로써 단일층 구조를 이루도록 하는 단계를 포함하며, 상기 습식식각에 노출되는 상기 게이트 보조 패드전극의 중앙부에 대응해서는 그 하부에 상기 게이트 절연막이 개재되어 상기 게이트 패드전극의 중앙부가 상기 습식식각을 위한 식각액에 노출되는 것이 방지되는 것이 특징이다.

상기 화소전극의 일끝단을 노출시키는 화소 콘택홀과 상기 게이트 패드전극의 중앙부를 기준으로 그 양측으로 각각 상기 게이트 패드전극을 노출시키는 제 1 게이트 패드 콘택홀을 형성하며, 상기 스위칭 영역에 상기 게이트 절연막 위로 액티브층 및 불순물 비정질 실리콘패턴을 형성하는 단계는, 상기 불순물 비정질 실리콘층 위로 상기 게이트 전극에 대응해서 제 1 두께의 제 1 포토레지스트 패턴을 형성하고, 상기 화소 콘택홀이 형성될 부분 및 상기 게이트 패드전극의 양측부에 대응해서는 상기 불순물 비정질 실리콘층을 노출시키며, 그 외의 영역에 대응해서는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 2 포토레지스트 패턴 외부로 노출된 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층 및 상기 게이트 절연막을 식각하여 상기 화소전극의 일끝단을 노출시키는 상기 화소 콘택홀과 상기 게이트 패드전극을 노출시키는 제 1 게이트 패드 콘택홀을 형성하는 단계와; 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 불순물 비정질 실리콘층과 그 하부의 상기 순수 비정질 실리콘층을 제거함으로써 상기 스위칭 영역에 아일랜드 형상의 상기 액티브층과 상기 불순물 비정질 실리콘패턴을 형성하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다.

상기 이중층 구조를 이루는 전극 및 배선은 모두 그 하부층은 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어지며, 그 상부층은 구리(Cu) 또는 구리합금으로 이루어진 것이 특징이다.

본 발명에 있어서는 4회의 마스크 공정을 진행하여 액정표시장치용 어레이 기판을 제조함으로써 공정 효율을 높일 수 있고, 공정 단순화로 인하여 횡전계형 액정표시장치용 어레이 기판의 제조 비용을 절감하는 효과가 있다.

또한, 반도체층이 스위칭 영역에 아일랜드 형태로 형성되는 구조가 되며, 데 이터 배선 하부에는 상기 반도체층을 이루는 물질의 반도체 패턴이 형성되지 않으므로 웨이비 노이즈를 원천적으로 방지하는 효과가 있다.

또한, 게이트 패드전극이 그 상부에 위치하는 게이트 보조 패드전극의 식각 진행 시 식각액에 노출되지 않으므로 상기 게이트 패드전극이 부분적으로 식각되는 등의 문제는 발생하지 않으며, 나아가 게이트 패드 콘택불량 또한 원천적으로 방지하여 신호지연 등을 억제하는 효과가 있다.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.

우선, 본 발명에 따른 액정표시장치용 어레이 기판의 평면 및 수직구조에 대해 설명한다.

도 7은 본 발명에 따른 어레이 기판의 하나의 화소영역에 대한 평면도이며, 도 8은 본 발명에 따른 어레이 기판의 게이트 패드전극이 형성된 게이트 패드부 일부에 대한 평면도이며, 도 9는 본 발명에 따른 어레이 기판의 데이터 패드전극이 형성된 데이터 패드부 일부에 대한 평면도이다. 또한, 도 10은 도 7을 절단선 Ⅹ-Ⅹ를 따라 절단한 부분에 대한 단면도이며, 도 11은 도 8을 절단선 ?-?를 따라 절단한 부분에 대한 단면도이며, 도 12는 도 9를 절단선 ?-?를 따라 절단한 부분에 대한 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P)에 있어 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 스토리지 커패시터(StgC)가 형성되는 영역을 스토리지 영역(StgA)이라 정의한다.

우선, 도 7 및 도 10을 참조하면, 도시한 바와 같이, 본 발명의 실시예 따른 횡전계형 액정표시장치용 어레이 기판(101)은, 다수의 게이트 및 데이터 배선(103, 138)이 교차하여 화소영역(P)을 정의하며 형성되고 있으며, 상기 화소영역(P)을 관통하며 상기 게이트 배선(103)과 나란하게 공통배선(105)이 형성되고 있다.

또한, 화소영역(P) 내의 위치한 스위칭 영역(TrA)에는 상기 게이트 배선(103) 및 데이터 배선(138)과 연결되며 게이트 전극(108), 게이트 절연막(118), 액티브층(126a)과 그 상부로 서로 이격하는 오믹콘택층(126b)으로 이루어진 반도체층(126), 서로 이격하는 소스 및 드레인 전극(140, 143)으로 구성된 박막트랜지스터(Tr)가 형성되어 있다. 이때, 상기 게이트 전극(108)은 상기 게이트 배선(103)과, 상기 소스 전극(140)은 상기 데이터 배선(138)과 각각 연결되고 있다.

이때, 상기 박막트랜지스터(Tr)의 구조 및 형상은 다양하게 변형 가능하다. 예를들어, 도면에서와 같이 상기 데이터 배선(138)에서 분기한 소스 전극을 "U"형태로 구성하고 상기 드레인 전극(143)을 상기 "U"형태의 소스 전극의 개구에 삽입하는 형태로 구성할 경우 "U"형태의 채널구조를 갖도록 형성할 수도 있으며, 또는 상기 소스 및 드레인 전극(140, 143)이 바(bar) 형태를 가짐으로써 상기 채널은 "I"형태를 가질 수도 있다.

또한, 상기 화소영역(P) 내에는 다수의 화소전극(114)과 공통전극(111)이 서로 교대하며 이격하여 형성되고 있으며, 상기 다수의 화소전극(114)은 상기 드레인 전극(143)과 게이트 절연막(미도시) 내에 구비된 화소 콘택홀(119)을 통해 연결되고 있으며, 그 끝단이 모두 화소전극 연결부(115)와 연결되고 있는 것이 특징이다. 또한, 상기 다수의 공통전극(111)은 상기 공통배선(105)에서 직접 분기하여 형성되고 있다.

한편, 상기 드레인 전극(143)은 상기 공통배선(105)과 중첩하도록 형성됨으로써 이들 사이에 개재된 게이트 절연막(118)을 유전체층으로 하여 스토리지 커패시터(StgC)를 형성하고 있다.

한편, 상기 게이트 배선(103)과 데이터 배선(138)의 일끝단은 각각 게이트 및 데이터 패드부(미도시)로 연장하여 각각 게이트 패드전극(미도시)과 데이터 패드전극(미도시)과 연결되고 있다.

한편, 도 8 및 도 11을 참조하면, 게이트 패드부(GPA)에 있어서는 상기 게이트 배선(미도시)과 연결되어 게이트 패드전극(116)이 형성되어 있으며, 그 상부로 상기 게이트 패드전극(116)의 중앙부에는 게이트 절연막(미도시)을 개재하여 단일층 구조를 이루는 게이트 보조 패드전극(148)이 형성되어 있으며, 상기 중앙부에 대응하여 상기 게이트 보조 패드전극(148)을 노출시키는 제 2 게이트 패드 콘택홀(172)(제조 공정 시 먼저 형성되는 게이트 절연막(118)에 구비된 콘택홀을 제 1 게이트 패드 콘택홀(121)이라 칭함)을 갖는 보호층(170)이 형성되어 있다.

또한, 상기 게이트 패드전극(116)의 중앙부를 기준으로 게이트 배선(미도시)이 연장하는 방향으로 그 양측에는 게이트 절연막(118)이 제거되어 상기 게이트 패드전극(116)을 노출시키는 제 1 게이트 패드 콘택홀(121)이 형성되어 있으며, 상기 각 제 1 게이트 패드 콘택홀(121)을 통해 상기 게이트 패드전극(116)과 각각 접촉하며 하부층(148a)과 상부층(148b)의 이중층 구조를 이루는 게이트 보조 패드전 극(148)이 형성되어 있다. 이때, 이들 중앙부 양측에 대응해서 상기 이중층 구조의 게이트 보조 패드전극(148)은 보호층(118)에 의해 덮혀 있는 것이 특징이다.

이때 상기 게이트 패드부(GPA)에 있어 외부 구동회로기판(미도시)과 연결되는 중앙부는 단일층 구조의 게이트 보조 패드전극(148a)이 상기 보호층에 형성된 제 2 게이트 패트 콘택홀(172)을 통해 노출된 상태를 가지며, 상기 중앙부 양측에 대해서는 이중층 구조의 게이트 보조 패드전극(148(148a, 148b))이 상기 게이트 패드전극(116)과 제 1 게이트 패드 콘택홀(121)을 통해 접촉하며 형성됨으로써 상기 게이트 보조 패드전극(148)과 게이트 패드전극(116)은 서로 전기적으로 연결되고 있으며, 보호층(미도시)을 제거 후 노출된 게이트 패드전극(116)의 중앙부에 대응해서 이중층 구조를 단일층 구조로 만들기 위해 식각을 진행하여도 상기 부분은 게이트 절연막(미도시)에 의해 게이트 패드전극(116)이 덮혀진 상태가 되므로 상기 식각에 전혀 영향을 받지 않으므로 부분 식각 등이 발생하지 않는다. 따라서 게이트 패드부(GPA)에 있어 구리 또는 구리 합금으로 이루어진 게이트 패드전극 상부층(116b)의 부분 식각에 의해 게이트 보조 패드전극(148)과의 접촉 불량 또는 콘택 저항이 증가되는 것을 원천적으로 방지하게 됨을 알 수 있다.

한편, 도 9 및 도 12를 참조하면, 데이터 패드부(DPA)에 있어서는, 게이트 절연막(118) 위로 상기 데이터 배선(미도시)과 연결되며 하부층(145a)과 상부층(145b)의 이중층 구조를 갖는 데이터 패드전극(145)이 형성되어 있으며, 상기 데이터 패드전극(145)은 보호층(미도시)에 구비된 데이터 패드 콘택홀(174)에 대응하여 노출된 부분은 그 상부층(145b)이 제거되어 하부층(145a)만으로 이루어진 단일 층 구조를 이루고 있는 것이 특징이다.

이후에는 이러한 구조를 갖는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.

도 13a 내지 도 13l은 도 7을 절단선 Ⅹ-Ⅹ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 14a 내지 도 14l은 도 8을 절단선 ⅩI-ⅩI를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 15a 내지 도 15m은 도 9을 절단선 ⅩⅡ-ⅩⅡ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다. 이때 설명의 편의를 위해 각 화소영역(P)에 있어 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 스토리지 커패시터(StgC)가 형성되는 영역을 스토리지 영역(StgA)이라 정의한다.

도 13a, 14a 및 15a 도시한 바와 같이, 투명한 절연기판(101) 예를들어 유리 또는 플라스틱으로 이루어진 기판(101) 상에 제 1 금속물질 예를들면 몰리브덴(Mo) 또는 몰리티타늄(MoTi)을 증착하여 제 1 금속층(미도시)을 형성하고, 이의 상부에 저저항 금속물질인 구리(Cu) 또는 구리합금을 연속적으로 증착하여 제 2 금속층(미도시)을 형성한다.

이후, 상기 제 2 및 제 1 금속층(미도시)을 일괄 또는 연속하여 패터닝함으로써, 이중층 구조를 가지며 일방향으로 연장하는 게이트 배선(미도시) 및 이와 나란하게 공통배선(105(150a, 105b))을 형성하고, 동시에 상기 게이트 배선(미도시)에서 각 화소영역(P) 내의 스위칭 영역(TrA)으로 분기한 이중층 구조의 게이트 전극(108(108a, 108b))과, 상기 게이트 배선(미도시)의 일 끝단이 위치한 게이트 패 드부(GPA)에 상기 게이트 배선(미도시)과 연결된 이중층 구조의 게이트 패드전극(116(116a, 116b))을 형성한다.

또한, 각 화소영역(P)에는 상기 이중층 구조의 공통배선(105)에서 분기하여 일정간격 이격하는 다수의 이중층 구조의 공통전극(110(110a, 110b))을 형성하고, 동시에 상기 다수의 이중층 구조의 공통전극(110)과 교대하며 이격하는 다수의 이중층 구조의 화소전극(113(113a, 113b))을 형성한다. 이때 상기 다수의 이중층 구조의 화소전극(113)은 그 끝단이 모두 화소전극 연결부(115)에 의해 연결되도록 형성하는 것이 특징이다.

도 13b, 14b 및 15b 도시한 바와 같이, 상기 게이트 전극(108), 게이트 배선(미도시), 공통 배선(106)과 게이트 패드전극(116)과 다수의 이중층 구조의 공통전극(110) 및 화소전극(113)이 형성된 기판(101) 상에 무기절연물질 예를들면 질화실리콘(SiNx) 또는 산화실리콘(SiO₂)을 증착함으로써 게이트 절연막(118)을 형성하고, 연속하여 순수 비정질 실리콘과 불순물 비정질 실리콘을 순차적으로 증착함으로써 순수 비정질 실리콘층(122)과 불순물 비정질 실리콘층(123)을 형성한다.

다음, 상기 불순물 비정질 실리콘층(123) 위로 감광성 유기물질인 포토레지스트를 전면에 도포하여 제 1 포토레지스트층(미도시)을 형성하고, 이에 대해 빛의 차단영역과, 빛을 거의 100% 투과시키는 투과영역, 그리고 상기 투과영역 대비 빛의 투과량 작은 반투과영역으로 구성된 다중 톤 노광 마스크(미도시)를 위치시킨 후, 이를 통해 노광을 실시한다.

이후 상기 노광된 제 1 포토레지스트층(미도시)을 현상함으로써 상기 스위칭 영역(TrA)의 상기 게이트 전극(108)에 대응하여 제 1 두께의 제 1 포토레지스트 패턴(180a)을 형성하고, 상기 게이트 패드부(GPA)에 있어 상기 게이트 패드전극(116)의 중앙부를 기준으로 그 양측단과, 상기 공통배선(105)과 인접하여 형성된 다수의 이중층 구조의 화소전극(113) 중 어느 하나의 일끝단에 대해서는 상기 불순물 비정질 실리콘층(123)이 노출되도록 상기 제 1 포토레지스트층(미도시)이 완전히 제거되도록 하고, 그 이외의 영역에서는 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(180b)이 형성되도록 한다.

이후, 도 13c, 14c 및 15c 도시한 바와 같이, 이후, 드라이 에칭을 진행하여 상기 제 1 및 2 포토레지스트 패턴(180a, 180b) 외부로 노출된 상기 불순물 비정질 실리콘층(123)과 그 하부의 순수 비정질 실리콘층(122) 및 게이트 절연막(118)을 제거함으로써 상기 각 화소영역(P) 내의 하나의 이중층 구조의 화소전극(113) 일끝단에 대응하여 이를 노출시키는 화소 콘택홀(119)을 형성하고, 동시에 상기 게이트 패드부(GPA)에 있어서는 상기 게이트 패드전극(116) 중앙부를 기준으로 그 양측으로 각각 상기 게이트 패드전극(116)을 노출시키는 제 1 게이트 패드 콘택홀(122)을 형성한다.

도 13d, 14d 및 15d 도시한 바와 같이, 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 13c, 14c 및 15c의 180b)을 제거함으로써 상기 스위칭 영역(TrA)의 상기 게이트 전극(108)에 대응하는 영역을 제외한 모든 영역에 대해 상기 불순물 비정질 실리콘층(123)을 노출시킨다. 이때 상기 제 1 포 토레지스트 패턴(180a)의 두께는 줄어들지만 여전히 스위칭 영역(TrA)에 남아있게 된다.

다음, 도 13e, 14e 및 15e 도시한 바와 같이, 드라이 에칭을 진행하여 상기 제 1 포토레지스트 패턴(180a) 외부로 노출된 상기 불순물 비정질 실리콘층(도 13d, 14d 및 15d의 123)과 그 하부의 순수 비정질 실리콘층(도 13d, 14d 및 15d의 122)을 제거함으로써 상기 스위칭 영역(TrA)의 게이트 전극(108)에 대응하는 부분을 제외하고는 상기 게이트 절연막(118)이 노출되도록 한다. 이때, 상기 스위칭 영역(TrA)에 있어서는 상기 제 1 포토레지스트 패턴(180a) 하부로 아일랜드 형태로써 동일한 크기를 갖는 불순물 비정질 실리콘 패턴(124)과 순수 비정질 실리콘의 액티브층(126a)이 형성되게 된다.

다음, 도 13f, 14f 및 15f 도시한 바와 같이, 상기 액티브층(126a)과 불순물 비정질 실리콘 패턴(124)이 형성된 기판(101)에 대해 스트립을 진행하여 상기 제 1 포토레지스트 패턴(도 13e, 14e 및 15e의 180a)을 제거함으로써 상기 불순물 비정질 실리콘 패턴(124)을 노출시킨다.

이후, 상기 불순물 비정질 실리콘 패턴(124) 위로 기판(101) 전면에 제 3 금속물질 예를들면 비교적 부식에 강한 특성을 가지며 구리 또는 구리합금과 접합력이 우수한 몰리브덴(Mo) 또는 몰리브덴티타늄(MoTi)과, 제 4 금속물질 예를들면 저저항 특성을 갖는 구리(Cu) 또는 구리합금을 증착함으로써 순차 적층된 제 3 금속층(133) 및 제 4 금속층(134)을 형성한다.

다음, 도 13g, 14g 및 15g 도시한 바와 같이, 상기 제 4 금속층(134) 위로 포토레지스트를 도포하여 제 2 포토레지스트층(미도시)을 형성하고, 이를 차단영역과 투과영역을 갖는 노광 마스크(미도시)를 이용하여 노광을 실시한 후, 이를 현상함으로써 데이터 배선이 형성되어야 할 부분과 서로 이격하는 소스 및 드레인 전극이 형성되어야 할 부분과 스토리지 커패시터가 형성되어야 할 부분과 데이터 패드전극이 형성되어야 할 부분 및 게이트 패드전극(116)에 대응해서는 제 3 포토레지스트 패턴(184)을 형성한다.

다음, 도 13h, 14h 및 15h에 도시한 바와 같이, 상기 제 3 포토레지스트 패턴(184) 외부로 노출된 상기 제 4 및 제 3 금속층(도 13g, 14g 및 15g의 134 및 133)을 습식 식각을 진행하여 제거함으로써 스위칭 영역(TrA)에 있어서는 상기 불순물 비정질 실리콘 패턴(124)의 양끝단과 각각 접촉하며, 서로 이격하는 이중층 구조의 소스 전극(140(140a, 140b)) 및 드레인 전극(143(143a, 143b))을 형성한다. 이때 상기 이중층 구조의 드레인 전극(143)은 스토리지 영역(StgA)까지 연장함으로써 이와 중첩하는 공통배선(105)과 더불어 스토리지 커패시터(StgC)를 이루게 되며, 상기 화소 콘택홀(119)을 통해 상기 다수의 이중층 구조의 화소전극(113) 중 어느 하나와 접촉함으로써 전기적으로 상기 다수의 이중층 구조의 화소전극(113)과 연결되게 된다.

또한, 각 화소영역(P)의 경계에는 상기 게이트 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 이중층 구조의 데이터 배선(138(138a, 138b))을 형성한다.

그리고, 게이트 패드부(GPA)에 있어서는 상기 2곳의 제 1 게이트 패드 콘택 홀(121)을 통해 상기 게이트 패드전극(116)과 접촉하는 이중층 구조의 게이트 보조 패드전극(148(148a, 148b))을 형성한다.

또한, 데이터 패드부(DPA)에 있어서는 상기 이중층 구조의 데이터 배선(138)과 연결된 이중층 구조의 데이터 패드전극(145(145a, 145b))을 형성한다. 이때, 상기 데이터 배선(138)과 소스 및 드레인 전극(140, 143)과, 상기 게이트 보조 패드전극(148))과 데이터 패드전극(145)은 현 단계에서는 모두 이중층 구조를 이루는 것이 특징이다.

다음, 도 13i, 14i 및 15i에 도시한 바와 같이, 건식식각을 진행함으로써 상기 스위칭 영역(TrA)에 상기 서로 이격하며 형성된 소스 및 드레인 전극(140, 143) 사이로 노출된 불순물 비정질 실리콘 패턴(도 13h의 124)을 제거함으로써 상기 소스 및 드레인 전극(140, 143) 사이로 액티브층(126a)을 노출시킨다. 이때 상기 소스 및 드레인 전극(140, 143)에 가리어 제거되지 않는 불순물 비정질 실리콘 패턴(도 13h의 124)은 오믹콘택층(126b)을 이루게 되며, 상기 액티브층(126a)과 그 상부의 서로 이격하는 오믹콘택층(126b)은 반도체층(126)을 이룬다. 이때 스위칭 영역의 순차 적층된 게이트 전극(108)과, 게이트 절연막(118)과, 반도체층(126)과, 서로 이격하는 소스 및 드레인 전극(140, 143)은 박막트랜지스터(Tr)를 이룬다.

다음, 도 13j, 14j 및 15j에 도시한 바와 같이, 상기 오믹콘택층(126b)이 형성된 기판(101) 상에 남아있는 상기 제 3 포토레지스트 패턴(도 13i, 14i 및 도 15i의 184)을 스트립을 진행하여 제거한다.

이후, 상기 이중층 구조를 가지며 형성된 데이터 배선(138)과 소스 및 드레 인 전극(140, 143)과, 상기 게이트 보조 패드전극(148)과, 데이터 패드전극(145) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)을 증착하여 보호층(170)을 형성한다.

이후, 상기 보호층(170) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성한 후, 이에 대해 마스크 공정을 실시하여 패터닝함으로써 화소영역(P)의 경계에 대응하여 제 4 포토레지스트 패턴(186)을 형성한다.

다음, 상기 제 4 포토레지스트 패턴(186) 외부로 노출된 상기 보호층(170)과 그 하부의 게이트 절연막(118)을 제거함으로써 화소영역(P)에 있어 이중층 구조의 화소전극(113) 및 공통전극(110)을 노출시킨다.

또한, 게이트 패드부(GPA)에 있어서는 상기 게이트 패드전극(116)의 중앙부에 대응해서 제 2 게이트 패드 콘택홀(172)이 형성됨으로 중앙부에 대응하는 이중층 구조의 게이트 보조 패드전극(148)을 노출시키며, 데이터 패드부(DPA)에 있어서는 상기 이중층 구조의 데이터 패드전극(145)의 중앙부 또는 상기 데이터 패드전극(145) 전부를 노출시킨다. 도면에서는 데이터 패드전극의 중앙부 일부가 노출된 것을 도시하였다.

다음, 도 13k, 14k 및 15k 도시한 바와 같이, 상기 보호층(170)이 제거됨으로써 노출된 이중층 구조의 다수의 화소전극(도 13j, 14j 및 15j의 113)과 공통전극(도 13j, 14j 및 15j의 110)과 게이트 보조 패드전극(148)의 중앙부 및 데이터 패드전극(145)에 대해 구리(Cu) 또는 구리합금으로 이루어진 상부층(도 13j, 14j 및 15j의 113b, 110b, 145b, 148b)을 습식식각을 진행하여 제거함으로써 단일층 구조를 갖는 화소전극(114) 및 공통전극(111)과 부분적으로 단일층 구조를 갖는 게이트 보조 패드전극(148)과 데이터 패드전극(145)을 이루도록 한다.

이때, 게이트 패드부(GPA)에 있어서는 상기 제 2 게이트 패드 콘택홀에 대응하는 영역에 있어서는 상기 게이트 보조 패드전극(148)과 그 하부에 위치한 게이트 패드전극(116)의 사이에 게이트 절연막(118)이 개재됨으로써 상기 게이트 보조 패드전극(148)의 상부층(148b)을 제거하기 위한 식각액에 전혀 노출되지 않으므로 상기 게이트 패드전극(116)의 상부층(116b)의 부분적인 식각 등은 발생하지 않는다. 또한, 상기 게이트 패드전극(116)의 중앙부를 기준으로 그 양측부에 대해서는 여전히 상기 보호층(170)에 의해 덮혀 있으므로 이 부분은 그 상부층(148b)이 식각액에 노출되지 않는다. 따라서 상기 양측부의 게이트 보조 패드전극(148)은 여전히 이중층 구조를 이루게 되며, 그 하부에 제 1 게이트 패드 콘택홀(121)을 통해 접촉하는 이중층 구조의 게이트 패드전극(116) 또한 상기 식각액에 노출되지 않으므로 이 부분 역시 부분적인 식각 등은 발생하지 않게 됨을 알 수 있다.

다음, 도 13l, 14l 및 15l 도시한 바와 같이, 상기 데이터 배선(138)과 소스 및 드레인 전극(140, 143)을 덮으며 남아있는 상기 제 4 포토레지스트 패턴(도 13k, 14k 및 도 15k의 186)을 스트립(strip)의 습식공정을 진행하여 제거함으로써 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판(101)을 완성한다.

한편, 도 16과 도 17은 각각 종래 및 본 발명에 따른 횡전계형 액정표시장치의 게이트 패드부에 대한 사진이다.

도 16을 참조하면, 종래의 게이트 패드부에 있어서는 다수의 게이트 패드 콘택홀에 대응하는 부분이 마치 이물이 개재된 것처럼 그 표면이 매우 양호하지 못함을 알 수 있다. 이는 게이트 패드전극의 상부층이 부분적인 식각이 발생했기 때문이다.

하지만, 도 17을 참조하면, 본 발명에 따른 횡전계형 액정표시장치용 어레이기판의 게이트 패드부의 경우 그 중앙부 및 양측부에 있어 구리 또는 구리합금으로 이루어진 게이트 패드전극의 상부층이 부분적인 식각 등이 발생하지 않음으로써 그 표면이 매우 깨끗한 상태를 가짐을 알 수 있다.

도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면.

도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도.

도 3은 종래의 일반적인 횡전계형 액정표시장치용 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.

도 4는 종래의 4마스크 공정에 의해 제조된 어레이 기판의 하나의 화소영역에 대한 단면도.

도 5는 전술한 액티브층과 소스 및 드레인 전극을 이원화한 4마스크 공정에 의해 제조된 어레이 기판의 게이트 패드부에 대한 평면도.

도 6a 내지 도 6g는 도 5를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 일부 제조 단계별 공정 단면도.

도 7은 본 발명에 따른 어레이 기판의 하나의 화소영역에 대한 평면도.

도 8은 본 발명에 따른 어레이 기판의 게이트 패드전극이 형성된 게이트 패드부 일부에 대한 평면.

도 9는 본 발명에 따른 어레이 기판의 데이터 패드전극이 형성된 데이터 패드부 일부에 대한 평면도.

도 10은 도 7을 절단선 Ⅹ-Ⅹ를 따라 절단한 부분에 대한 단면도.

도 11은 도 8을 절단선 ⅩI-ⅩI를 따라 절단한 부분에 대한 단면도.

도 12는 도 9를 절단선 ⅩⅡ-ⅩⅡ를 따라 절단한 부분에 대한 단면도.

도 13a 내지 도 13l은 도 7을 절단선 Ⅹ-Ⅹ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.

도 14a 내지 도 14l은 도 8을 절단선 ⅩI-ⅩI를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.

도 15a 내지 도 15m은 도 9를 절단선 ⅩⅡ-ⅩⅡ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.

도 16 및 도 17은 각각 종래 및 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판의 하나의 게이트 패드전극을 포함하는 게이트 패드부에 대한 표면 사진.

< 도면의 주요 부분에 대한 부호의 설명 >

101 : 어레이 기판 116 : 게이트 패드전극

116a : 게이트 패드전극의 하부층 116b : 게이트 패드전극의 상부층

118 : 게이트 절연막 121 : 제 1 게이트 패드 콘택홀

148 : 게이트 보조 패드전극 148a : 게이트 보조 패드전극의 하부층

148b : 게이트 보조 패드전극의 상부층

170 : 보호층 172 : 제 2 게이트 패드 콘택홀

GPA : 게이트 패드부

Claims (7)

1. 스위칭 영역을 포함하는 화소영역이 정의된 기판 상에 일방향으로 연장하며 서로 이격하며 형성된 이중층 구조의 게이트 배선 및 공통배선과;

   상기 기판상에 상기 게이트 배선의 끝단과 연결되며 형성된 이중층 구조의 게이트 패드전극과;

   상기 기판상의 화소영역 내에 상기 공통배선에서 분기하며 형성된 다수의 단일층 구조의 공통전극과;

   상기 기판상의 화소영역 내에 상기 다수의 단일층 구조의 공통배선과 나란하게 교대하며 형성되며 그 끝단이 모두 연결된 다수의 단일층 구조의 화소전극과;

   상기 기판상의 상기 스위칭 영역에 형성되며 상기 게이트 배선과 연결된 이중층 구조의 게이트 전극과;

   상기 각 화소영역의 경계 및 상기 스위칭 영역과 상기 게이트 패드전극을 덮으며 형성되며, 상기 게이트 패드전극의 중앙부를 기준으로 그 양측에 상기 게이트 패드전극을 노출시키는 제 1 게이트 패드 콘택홀을 가지며, 상기 다수의 화소전극 중 어느 하나의 화소전극 끝단을 노출시키는 화소 콘택홀을 갖는 게이트 절연막과;

   상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 이중층 구조의 데이터 배선과;

   상기 게이트 절연막 위로 상기 데이터 배선의 일끝단과 연결되도록 형성되며, 그 중앙부는 단일층 구조를 가지며, 그 양측은 이중층 구조를 갖는 데이터 패드전극과;

   상기 게이트 절연막 위로 상기 제 1 게이트 패드 콘택홀을 통해 상기 이중층 구조의 게이트 패드전극과 접촉하며, 그 중앙부는 단일층 구조를 가지며, 그 양측단은 이중층 구조를 갖는 게이트 보조 패드전극과;

   상기 게이트 절연막 위로 상기 스위칭 영역에 형성된 반도체층과;

   상기 반도체층 위로 상기 데이터 배선과 연결되며 형성된 이중층 구조의 소스 전극과, 상기 반도체층 상부에서 상기 소스 전극과 이격하며 상기 화소 콘택홀을 통해 상기 다수의 화소전극 중 하나와 접촉하는 이중층 구조의 드레인 전극과;

   상기 스위칭 영역과, 상기 데이터 배선을 덮으며 각 화소영역의 경계에 형성되며, 동시에 상기 게이트 보조 패드전극 및 상기 데이터 패드전극에 대응하여 이중층 구조를 이루는 부분을 덮으며, 단일층 구조를 갖는 중앙부에 대응해서는 이들을 각각 노출시키는 제 2 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 구비하며 형성된 보호층

   을 포함하는 횡전계형 액정표시장치용 어레이 기판.
2. 제 1 항에 있어서,

   상기 이중층 구조를 이루는 전극 및 배선은 모두 그 하부층은 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어지며, 그 상부층은 구리(Cu) 또는 구리합금으로 이루어진 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
3. 제 2 항에 있어서,

   상기 단일층 구조를 이루는 다수의 화소전극 및 공통전극과, 상기 게이트 보조 패드전극과 데이터 패드전극 중 단일층을 이루는 부분은 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
4. 제 1 항에 있어서,

   상기 드레인 전극은 상기 공통배선과 중첩하여 형성됨으로써 상기 중첩하는 부분이 스토리지 커패시터를 이루는 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
5. 스위칭 영역을 포함하는 화소영역이 정의된 기판 상에 이중층 구조를 가지며, 일방향으로 연장하는 게이트 배선 및 이의 끝단에 게이트 패드전극을 형성하고, 상기 스위칭 영역에 상기 게이트 배선과 연결된 게이트 전극을 형성하며, 상기 게이트 배선과 나란하게 연장하는 공통배선과, 상기 화소영역 내에 상기 공통배선에서 분기한 다수의 이중층 구조의 공통전극과, 상기 공통전극과 교대하는 다수의 이중층 구조의 화소전극을 형성하는 단계와;

   상기 게이트 배선 위로 전면에 게이트 절연막과 순수 및 불순물 비정질 실리 콘층을 순차 형성하는 단계와;

   상기 불순물 및 순수 비정질 실리콘층과 그 하부의 게이트 절연막을 패터닝함으로써 상기 화소전극의 일끝단을 노출시키는 화소 콘택홀과 상기 게이트 패드전극의 중앙부를 기준으로 그 양측으로 각각 상기 게이트 패드전극을 노출시키는 제 1 게이트 패드 콘택홀을 형성하며, 상기 스위칭 영역에 상기 게이트 절연막 위로 액티브층 및 불순물 비정질 실리콘패턴을 형성하는 단계와;

   상기 게이트 절연막 위로 이중층 구조를 가지며, 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 이의 끝단에 데이터 패드전극을 형성하며, 상기 스위칭 영역의 상기 불순물 비정질 실리콘 패턴 상에 상기 데이터 배선과 연결된 소스 전극과, 이와 이격하며 상기 화소 콘택홀을 통해 상기 화소전극과 접촉하는 드레인 전극을 형성하는 단계와;

   상기 소스 및 드레인 전극 사이로 노출된 상기 불순물 비정질 실리콘패턴을 제거함으로써 상기 소스 및 드레인 전극 하부에 오믹콘택층을 형성하는 단계와;

   상기 데이터 배선 위로 전면에 보호층을 형성하고, 이를 패터닝함으로써 상기 다수의 화소전극 및 공통전극을 노출시키며, 상기 게이트 보조 패드전극의 중앙부 및 상기 데이터 패드전극의 중앙부를 노출시키는 단계와;

   상기 보호층 외부로 노출된 상기 이중층 구조를 갖는 다수의 화소전극과 공통전극과 게이트 보조 패드전극 및 데이터 패드전극의 상부층을 습식식각을 진행하여 제거함으로써 단일층 구조를 이루도록 하는 단계

   를 포함하며, 상기 습식식각에 노출되는 상기 게이트 보조 패드전극의 중앙 부에 대응해서는 그 하부에 상기 게이트 절연막이 개재되어 상기 게이트 패드전극의 중앙부가 상기 습식식각을 위한 식각액에 노출되는 것이 방지되는 것이 특징인 횡전계형 액정표시장치용 어레이 기판의 제조 방법.
6. 제 5 항에 있어서,

   상기 화소전극의 일끝단을 노출시키는 화소 콘택홀과 상기 게이트 패드전극의 중앙부를 기준으로 그 양측으로 각각 상기 게이트 패드전극을 노출시키는 제 1 게이트 패드 콘택홀을 형성하며, 상기 스위칭 영역에 상기 게이트 절연막 위로 액티브층 및 불순물 비정질 실리콘패턴을 형성하는 단계는,

   상기 불순물 비정질 실리콘층 위로 상기 게이트 전극에 대응해서 제 1 두께의 제 1 포토레지스트 패턴을 형성하고, 상기 화소 콘택홀이 형성될 부분 및 상기 게이트 패드전극의 양측부에 대응해서는 상기 불순물 비정질 실리콘층을 노출시키며, 그 외의 영역에 대응해서는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;

   상기 제 1 및 2 포토레지스트 패턴 외부로 노출된 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층 및 상기 게이트 절연막을 식각하여 상기 화소전극의 일끝단을 노출시키는 상기 화소 콘택홀과 상기 게이트 패드전극을 노출시키는 제 1 게이트 패드 콘택홀을 형성하는 단계와;

   상기 제 2 포토레지스트 패턴을 제거하는 단계와;

   상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 불순물 비정질 실리콘층과 그 하부의 상기 순수 비정질 실리콘층을 제거함으로써 상기 스위칭 영역에 아일랜드 형상의 상기 액티브층과 상기 불순물 비정질 실리콘패턴을 형성하는 단계와;

   상기 제 1 포토레지스트 패턴을 제거하는 단계

   를 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조 방법.
7. 제 5 항에 있어서,

   상기 이중층 구조를 이루는 전극 및 배선은 모두 그 하부층은 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어지며, 그 상부층은 구리(Cu) 또는 구리합금으로 이루어진 것이 특징인 횡전계형 액정표시장치용 어레이 기판의 제조 방법.

Images