KR101221261B1 - 액정 표시 장치용 어레이 기판 및 그 제조 방법 - Google Patents
액정 표시 장치용 어레이 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101221261B1 KR101221261B1 KR1020060014596A KR20060014596A KR101221261B1 KR 101221261 B1 KR101221261 B1 KR 101221261B1 KR 1020060014596 A KR1020060014596 A KR 1020060014596A KR 20060014596 A KR20060014596 A KR 20060014596A KR 101221261 B1 KR101221261 B1 KR 101221261B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- gate
- electrode
- transparent metal
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 67
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 56
- 238000000059 patterning Methods 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims description 227
- 239000002184 metal Substances 0.000 claims description 227
- 239000004065 semiconductor Substances 0.000 claims description 74
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 23
- 238000005192 partition Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 230000005684 electric field Effects 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 7
- 239000007772 electrode material Substances 0.000 abstract description 6
- 238000001039 wet etching Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 253
- 239000010408 film Substances 0.000 description 27
- 239000007769 metal material Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
- A61H3/00—Appliances for aiding patients or disabled persons to walk about
- A61H3/06—Walking aids for blind persons
- A61H3/061—Walking aids for blind persons with electronic detecting or guiding means
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
- A61H3/00—Appliances for aiding patients or disabled persons to walk about
- A61H3/06—Walking aids for blind persons
- A61H3/066—Installations on the floor, e.g. special surfaces, to guide blind persons
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
- E01C15/00—Pavings specially adapted for footpaths, sidewalks or cycle tracks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Animal Behavior & Ethology (AREA)
- Manufacturing & Machinery (AREA)
- Public Health (AREA)
- General Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Rehabilitation Therapy (AREA)
- Physical Education & Sports Medicine (AREA)
- Pain & Pain Management (AREA)
- Epidemiology (AREA)
- Veterinary Medicine (AREA)
- Liquid Crystal (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 액정 표시 장치에 관한 것으로, 특히, 마스크 공정 수를 저감하여 생산성을 극대화시킨 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
본 발명에 따르면, 3마스크로 액정 표시 장치를 제조할 수 있어 제조 공정을 단순화하고 마스크를 저감할 수 있으며, 액정 표시 장치에서 드레인 전극과 화소 전극 콘택을 위한 투명 전극 물질 패터닝시에 습식 식각되는 방향에 따라 발생되는 투명 전극 물질의 들뜸 현상을 방지할 수 있어 화소 불량을 방지할 수 있다.
그리고, 본 발명은 제조 공정이 단순하고 공통 전극과 화소 전극이 어레이 기판에 함께 형성되는 횡전계 방식의 액정 표시 장치용 어레이 기판에도 적용될 수 있다.
3마스크, 마스크 저감
Description
도 1은 종래의 액정 표시 장치용 어레이 기판에 대한 평면도.
도 2는 도 1에서 Ⅰ-Ⅰ선을 따라 자른 단면도.
도 3은 본 발명에 따른 액정 표시 장치를 보여주는 평면도이고, 도 4는 도 3에서 Ⅱ-Ⅱ', Ⅲ-Ⅲ'로 자른 단면도.
도 5a 내지 도 5e는 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 공정순서도.
도 6은 본 발명에 따른 횡전계 방식 액정 표시 장치의 어레이 기판을 보여주는 평면도.
<도면의 주요부분에 대한 부호 설명>
210, 310 : 기판 221, 321 : 게이트 배선
222, 322 : 게이트 전극 222a, 322a : 제 1 게이트 금속층
222b : 제 2 게이트 금속층 230 : 게이트 절연막
240, 340 : 반도체층 241 : 제 1 반도체층
243 : 제 2 반도체층 244 : 채널 보호막
253, 353 : 게이트 패드 콘택홀 255, 355 : 캐패시터 하부 전극
260, 360 : 데이터 금속층 261, 361 : 데이터 배선
262, 362 : 소스 전극 263, 363 : 드레인 전극
265, 365 : 캐패시터 상부 전극 277, 377 : 게이트 패드
278, 378 : 데이터 패드 281a : 제 1 투명 금속층
291, 391 : 제 2 투명 금속층 293, 393 : 격벽
297, 397 : 게이트 패드 상부 전극 298, 398 : 데이터 패드 상부 전극
382 : 공통 배선 383 : 공통 전극
본 발명은 액정 표시 장치에 관한 것으로, 특히, 마스크 공정 수를 저감하여 생산성을 극대화시킨 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.
일반적으로 액정 표시 장치는 일면에 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 액정 표시 장치는 하부의 어레이 기판에 화소 전극이 형성되어 있고 상부 기판인 컬러 필터 기판에 공통 전극이 형성되어 있는 구조로, 상하로 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통 전극이 접지 역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.
여기서, 액정 표시 장치의 상부 기판은 화소 전극 이외의 부분에서 발생하는 빛샘 현상을 막기 위해 블랙 매트릭스(black matrix)를 더 포함한다.
한편, 액정 표시 장치의 하부 기판인 어레이 기판은 박막을 증착하고 마스크를 이용하여 사진 식각하는 공정을 여러 번 반복함으로써 형성되는데, 통상적으로 마스크 수는 4장 내지 5장이 사용되고 있으며, 마스크의 수가 어레이 기판을 제조하는 공정수를 나타낸다.
이하, 첨부한 도면을 참조하여 종래의 액정 표시 장치용 어레이 기판 및 그 제조 방법에 대하여 설명한다.
도 1은 종래의 액정 표시 장치용 어레이 기판에 대한 평면도이고, 도 2는 도 1에서 Ⅰ-Ⅰ선을 따라 자른 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 액정 표시 장치용 어레이 기판에서는 투명한 절연 기판(110) 위에 가로 방향을 가지는 게이트 배선(121)과, 게이트 배선(121)에서 연장된 게이트 전극(122)이 형성되어 있다.
상기 게이트 배선(121)과 게이트 전극(122) 상부에는 게이트 절연막(130)이 형성되어 있으며, 그 위에 액티브층(141)과 오믹 콘택층(151, 152)이 순차적으로 형성되어 있다.
그리고, 상기 오믹 콘택층(151, 152) 위에 게이트 배선(121)과 직교하는 데이터 배선(161), 데이터 배선(161)에서 연장된 소스 전극(162), 게이트 전극(122)을 중심으로 소스 전극(162)과 마주 대하고 있는 드레인 전극(163) 및 게이트 배선(121)과 중첩하는 캐패시터 전극(165)이 형성되어 있다.
여기서, 상기 데이터 배선(161)과 소스 및 드레인 전극(162, 163), 그리고 캐패시터 전극(165)은 보호층(170)으로 덮여 있으며, 보호층(170)은 드레인 전극(163)과 캐패시터 전극(165)을 각각 드러내는 제 1 및 제 2 콘택홀(171, 172)을 가진다.
상기 게이트 배선(121)과 데이터 배선(161)이 교차하여 정의되는 화소 영역의 보호층(170) 상부에는 화소 전극(181)이 형성되어 있는데, 화소 전극(181)은 제 1 및 제 2 콘택홀(171, 172)을 통해 각각 드레인 전극(162) 및 캐패시터 전극(165)과 연결되어 있다.
이와 같이, 상기한 구성을 가지고 있는 액정 표시 장치용 어레이 기판은 일 반적으로 5장의 마스크를 이용한 사진 식각 공정으로 제조할 수 있는데, 사진 식각 공정에는 세정과 감광막의 도포, 노광 및 현상, 식각 등 여러 공정을 수반하고 있다.
따라서, 사진 식각 공정을 한번만 단축해도 제조 시간이 상당히 많이 줄어들고, 제조 비용을 감소시킬 수 있으며 불량 발생율이 적어지므로, 마스크 수를 줄여 어레이 기판을 제조하는 것이 바람직하다.
본 발명은 액정 표시 장치에서 3마스크로 액정 표시 장치를 제조할 수 있어 제조 공정을 단순화하고 마스크를 저감하는 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 데 목적이 있다.
또한, 본 발명은 액정 표시 장치에서 드레인 전극과 화소 전극 콘택을 위한 투명 전극 물질 패터닝시에 습식 식각되는 방향에 따라 발생되는 투명 전극 물질의 들뜸 현상을 방지할 수 있는 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 데 다른 목적이 있다.
그리고, 본 발명은 제조 공정이 단순하고 공통 전극과 화소 전극이 어레이 기판에 함께 형성되는 횡전계 방식의 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 데 또 다른 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판은, 기판 상에 형성된 게이트 배선 및 게이트 전극과; 상기 게이트 배선과 교차 하며, 게이트 절연막 및 반도체층의 적층 패턴 상에 데이터 금속층으로 이루어진 데이터 배선과; 상기 게이트 배선과 데이터 배선이 교차하며 정의된 화소에 제 1 투명 금속층으로 형성된 화소 전극과; 상기 데이터 배선에서 연장된 소스 전극과 상기 소스 전극과 소정 간격 이격되어 채널이 형성된 드레인 전극과; 상기 데이터 배선, 소스 및 드레인 전극 상에 형성되고, 상기 드레인 전극 상에서 상기 화소 전극 상에 소정 연장된 제 2 투명 금속층;을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법은, 기판 상에 제 1 투명 금속층, 제 1, 2 게이트 금속층이 적층된 게이트 배선 및 게이트 전극과 상기 제 1 투명 금속층으로 이루어진 화소 전극을 형성하는 단계와; 상기 기판 상에 게이트 절연막, 반도체층, 데이터 금속층이 증착되는 단계와; 상기 게이트 절연막, 반도체층, 데이터 금속층을 패터닝하여 상기 게이트 배선과 교차하는 데이터 배선, 상기 데이터 배선에서 연장되어 상기 게이트 전극 상에서 서로 연결된 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 기판 상에 제 2 투명 금속층을 형성하는 단계와; 상기 데이터 배선, 소스 전극, 드레인 전극, 화소 전극 상에 제 2 투명 금속층 패턴을 형성하는 단계와; 상기 제 2 투명 금속층 패턴을 마스크로 식각하여 상기 소스 전극 및 드레인 전극을 분리시켜 상기 반도체층을 노출시키는 단계;를 포함하는 것을 특징으로 한다.
그리고, 상기한 목적을 달성하기 위하여 횡전계방식으로 구동되는 본 발명에 따른 액정 표시 장치용 어레이 기판은, 기판 상에 형성된 게이트 배선 및 게이트 전극과; 상기 게이트 배선과 평행하게 형성된 공통 배선 및 공통 전극과; 상기 게 이트 배선과 교차하며, 상기 게이트 절연막, 반도체층의 적층 패턴 상에 데이터 금속층으로 이루어진 데이터 배선과; 상기 게이트 배선과 데이터 배선이 교차하며 정의된 화소에 상기 공통 전극과 엇갈리며 제 1 투명 금속층으로 형성된 다수의 화소 전극과; 상기 데이터 배선에서 연장된 소스 전극과 상기 소스 전극과 소정 간격 이격되어 채널이 형성된 드레인 전극과; 상기 데이터 배선, 소스 및 드레인 전극 상에 형성되고, 상기 드레인 전극 상에서 상기 다수의 화소 전극 상에 소정 연장된 제 2 투명 금속층;을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 횡전계방식으로 구동되는 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법은, 기판 상에 제 1 투명 금속층, 제 1, 2 게이트 금속층이 적층된 게이트 배선 및 게이트 전극과 상기 게이트 배선과 평행하게 형성된 공통 배선 및 공통 전극과, 상기 제 1 투명 금속층으로 이루어지고 상기 공통 전극과 엇갈려 화소 전극을 형성하는 단계와; 상기 기판 상에 게이트 절연막, 반도체층, 데이터 금속층이 연속으로 증착되는 단계와; 상기 게이트 절연막, 반도체층, 데이터 금속층을 패터닝하여 상기 게이트 배선과 교차하는 데이터 배선, 상기 데이터 배선에서 연장되어 상기 게이트 전극 상에서 서로 연결된 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 기판 상에 제 2 투명 금속층을 형성하는 단계와; 상기 데이터 배선, 소스 전극, 드레인 전극, 다수의 화소 전극 상에 제 2 투명 금속층 패턴을 형성하는 단계와; 상기 제 2 투명 금속층 패턴을 마스크로 식각하여 상기 소스 전극 및 드레인 전극을 분리시켜 상기 반도체층을 노출시키는 단계;를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 액정 표시 장치용 어레이 기판에 대해서 구체적으로 설명한다.
도 3은 본 발명에 따른 액정 표시 장치를 보여주는 평면도이고, 도 4는 도 3에서 Ⅱ-Ⅱ', Ⅲ-Ⅲ'로 자른 단면도이다.
도 3 및 도 4에 도시된 바와 같이, 액정 표시 장치용 어레이 기판에서는 투명한 절연 기판(210) 위에 가로 방향을 가지는 게이트 배선(221)과, 게이트 배선(221)에서 연장된 게이트 전극(222)이 형성되어 있다.
그리고, 상기 게이트 배선(221)이 형성된 층에 화소 전극(281)이 형성되어 있다.
여기서, 상기 게이트 배선(221), 게이트 전극(222)은 제 1 투명 금속층(281a) 상에 제 1, 2 게이트 금속층(222a, 222b)이 적층되어 이루어진다.
상기 게이트 배선(221) 및 게이트 전극(222)은 2중 또는 3중 배선 구조로 이루어질 수 있으며, 배선 저항을 저감하기 위한 저저항 금속 물질과 이를 보호하기 위한 배리어 금속 물질로 이루어질 수 있다.
여기서, 상기 게이트 배선(221) 및 게이트 전극(222)은 제 1 게이트 금속층(222a)과 제 2 게이트 금속층(222b)이 적층된 구조이며, 상기 제 1, 2 게이트 금속층(222a, 222b)은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속 물질에서 선택되어진 금속 물질로 이루어진다. 예를 들어, 상기 제 1 게이트 금속층(222a)은 저저항 금속 물질로서 알루미늄 합금인 AlNd를 사용하 고, 상기 제 2 게이트 금속층(222b)은 배리어 금속 물질로서 몰리브덴을 사용할 수도 있다.
그리고, 상기 화소 전극(281)은 제 1 투명 금속층(281a)인 투명한 도전성 물질로 이루어진다.
상기 제 1 투명 금속층(281a)은 인듐-틴-옥사이드(indiumtin-oxide : ITO) 또는 인듐-징크-옥사이드(Indium Zin Oxie : IZO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 물질을 재료로 사용하여 형성할 수도 있다.
이때, 상기 게이트 배선(221)과 연장하여 게이트 패드(277)가 형성된다.
상기 게이트 패드(277)는 제 1 투명 금속층(281a) 상에 게이트 금속층(222)이 적층되어 이루어지며, 상기 게이트 패드(277)는 게이트 절연막(230)을 사이에 두고 제1, 2 반도체층(241, 243)과 데이터 금속층(260)이 적층되어 아일랜드(island) 형상으로 형성되어 있다. 그리고, 상기 반도체층(241, 243) 패턴과 데이터 금속층(260) 패턴에는 상기 게이트 금속층(222a)을 노출시키는 게이트 패드 콘택홀(253)이 형성되어 있다.
상기 반도체층(241, 243) 및 데이터 금속층(260) 패턴은 상기 게이트 패드 콘택홀(253)을 통하여 상기 게이트 패드(277)와 접촉되는 게이트 패드 상부 전극(297)과 접촉되어 있다.
여기서, 상기 반도체층(240)은 비정질 실리콘(a-si)층으로 이루어진 제 1 반도체층(241)과 불순물이 이온 주입된 제 2 반도체층(243)이 순차적으로 형성되어 있는 것이다.
상기 기판(210) 위에는 게이트 배선(221)과 직교하여 화소 영역(P)을 정의하는 데이터 배선(261)이 형성되어 있으며, 상기 데이터 배선(261)에서 연장된 소스 전극(262), 게이트 전극(222)을 중심으로 소스 전극(262)과 마주대하고 있는 드레인 전극(263)이 형성되어 있다.
상기 소스 전극(262)과 상기 드레인 전극(263) 사이에는 제 2 반도체층(243)은 제거되고, 제 1 반도체층(241)이 노출되어 채널(channel)을 형성하고 있으며, 상기 채널에는 제 1 반도체층(241)이 플라즈마 처리되어 채널 보호막(244)이 형성되어 있다.
상기 제 1 반도체층(241)은 비정질 실리콘(a-si)층으로 이루어져 있으며, 제 2 반도체층(243)은 불순물이 이온 주입된 실리콘층으로 이루어진다.
그리고, 상기 게이트 배선(221)에 마련된 캐패시터 하부 전극(255)과 게이트 절연막(230)을 사이에 두고 캐패시터 상부 전극(265)이 중첩되어 형성된다.
이와 같이, 상기 캐패시터 상부 전극(265)과 상기 게이트 배선의 연장된 영역으로 이루어진 캐패시터 하부 전극(255) 사이의 게이트 절연막(230)에서 스토리지 캐패시터(storage capacitor)를 형성한다. 즉, 서로 다른 전압이 인가되는 상기 캐패시터 상부 전극(265)과 상기 캐패시터 하부 전극(255) 사이의 유전체인 게이트 절연막(230)에 스토리지 캐패시터(storage capacitor)가 형성된다.
상기 데이터 배선(261)은 연장되어 기판 가장자리에서 일끝단에 데이터 패드(278)를 형성하며, 상기 데이터 패드(278) 상에는 데이터 패드 상부 전극(298)이 형성되어 있다.
여기서, 상기 데이터 배선(261), 데이터 패드(278) 및 캐패시터 상부 전극(265)은 기판(210) 상에 게이트 절연막(230), 제 1 반도체층(241), 제 2 반도체층(243), 데이터 금속층(260)이 적층되어 이루어진다.
상기 데이터 금속층(260)은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속 물질로 형성할 수도 있다.
이때, 상기 제 1 게이트 금속층(222a)과 상기 데이터 금속층(260)은 서로 식각 특성이 다른 금속을 선택하는 것이 바람직하다.
한편, 상기 데이터 배선(261) 상에는 제 2 투명 금속층(291)이 형성되어 있으며, 상기 제 2 투명 금속층(291)은 소스 전극(262)으로 연장되어 형성되어 있으며, 소정 간격 이격되어 상기 소스 전극(262)과 마주대하고 있는 드레인 전극(263) 상에도 형성된다.
상기 제 2 투명 금속층(291)은 인듐-틴-옥사이드(indiumtin-oxide : ITO) 또는 인듐-징크-옥사이드(Indium Zin Oxie : IZO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 물질을 재료로 사용하여 형성할 수도 있다.
상기 드레인 전극(263) 상에 형성되어 있는 제 2 투명 금속층(291)은 상기 드레인 전극(263) 상에서 화소 전극(281) 상으로 더 연장되어 형성되며, 이로써 상기 드레인 전극(263)과 상기 화소 전극(281)은 서로 접속하게 된다.
여기서, 상기 제 2 투명 금속층(291)은 상기 데이터 배선(261), 소스 및 드레인 전극(262, 263) 상에서 직접 접촉되어 형성된다.
그리고, 상기 제 2 투명 금속층(291)은 상기 게이트 배선(221) 상에도 형성될 수 있으며, 상기 게이트 배선(221) 상에서 직접 접촉되어 형성된다.
상기 게이트 배선(221) 상에 형성된 제 2 투명 금속층(291)은 상기 데이터 배선(261) 상에 형성된 제 2 투명 금속층(291)과 연결되는 것을 방지하기 위하여, 상기 게이트 배선(221)과 상기 데이터 배선(261)의 교차점에서 상기 게이트 배선(221) 상의 제 2 투명 금속층(291)의 일부를 잘라 절단부를 형성한다.
상기 절단부를 통해 상기 게이트 배선(221)의 제 1 게이트 금속층(222a) 일부가 노출된다.
한편, 상기 게이트 배선(221)과 데이터 배선(261) 상부에 형성되는 제 2 투명 금속층(291) 패턴 형성을 위한 마스크의 오정렬(misalign)이 발생되면 쇼트가 발생될 수 있으므로, 이를 방지하기 위하여 상기 데이터 배선(261)에서 상기 게이트 배선(221) 상으로 양측에서 소정 영역 돌출시켜 제 1 반도체층(241)을 노출시킬 수 있다.
또한, 상기 데이터 배선(261)에서 상기 게이트 배선(221) 양측으로 소정 돌출시키는 방법 뿐만 아니라, 상기 데이터 배선(261) 상의 제 2 투명 금속층(291)은 상기 데이터 배선(261)과 상기 게이트 배선(221)의 교차지점에서 양측에서 들어가도록 형성하여 데이터 배선(261) 상의 제 2 투명 금속층(291)의 폭보다 좁아지게 함으로써 제 1 반도체층(241)을 노출시켜 게이트 배선(221)과 데이터 배선(261)의 쇼트를 방지할 수도 있다.
상기 제 2 투명 금속층(291)은 상기 게이트 배선(221)에서 연장된 게이트 패 드(277) 상에도 형성되며, 앞서 언급한 바와 같이 게이트 패드 상부 전극(297)을 이루게 된다.
그리고, 상기 제 2 투명 금속층(291)은 상기 데이터 배선(261)에서 연장된 데이터 패드(278) 상에도 형성되며, 앞서 언급한 바와 같이 데이터 패드 상부 전극(298)을 이루게 된다.
상기 제 2 투명 금속층(291)은 상기 캐패시터 상부 전극(265) 상에도 형성되며, 상기 제 2 투명 금속층(291)은 화소 전극(281) 상에 접촉되어 신호를 인가받을 수 있도록 상기 화소 전극(281)으로 소정 연장되어 형성된다.
그리고, 상기 드레인 전극(263)과 상기 화소 전극(281)이 전기적으로 접속할 수 있도록 상기 드레인 전극(263) 상에서 상기 화소 전극(281) 상으로 연장되어 형성된 제 2 투명 금속층(291)의 주변에는 격벽(293)이 형성되어 있다.
상기 격벽(293)은 게이트 절연막(230)과 제 1 반도체층(241)이 중첩되어 형성될 수 있다.
상기 격벽(293)의 형상은 일자(ㅡ)로 형성할 수도 있으며 'ㄱ','ㄴ','ㄷ' 등으로 다양하게 형성할 수 있다.
상기 격벽(293)은 상기 제 2 투명 금속층(291)의 패터닝시에 습식 식각 공정에서 상기 제 2 투명 금속층(291)의 들뜸에 의해 발생될 수 있는 불량을 방지하기 위한 것이다.
따라서, 상기 격벽(293)은 화소 전극(281) 상의 제 2 투명 금속층(291)의 모서리가 식각 용액에 의해 들뜨는 것을 방지할 수 있도록 상기 제 2 투명 금속층 (291)에 인접하여 형성한다.
도 5a 내지 도 5e는 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 것으로서, 도 3의 Ⅱ-Ⅱ', Ⅲ-Ⅲ'로 자른 단면에 해당하는 부분을 보여주는 공정 순서도이다.
도 5a에 도시한 바와 같이, 제 1 마스크 공정을 이용해서 기판(210) 상에 투명한 전도성 물질인 제 1 투명 금속층(291a)과 제 1, 2 게이트 금속층(222a, 222b)을 순차적으로 적층하고 이를 패터닝하여 상기 제 1 투명 금속층(281a)과 게이트 금속층(222a, 222b)이 적층된 게이트 배선(221)과 게이트 전극(222)을 형성하고, 상기 게이트 금속층(222a, 222b)은 제거되어 투명한 전도성 물질로 이루어진 화소 전극(281)을 형성한다.
상기 투명한 전도성 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중에서 선택되어진 하나로 형성한다.
상기 제 1, 2 게이트 금속층(222a, 222b)은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속 물질로 연속 증착하여 형성한다.
상기 제 1 게이트 금속층(222a)은 상기 나열된 금속 물질에서 저저항 금속 물질을 선택하여 형성하며 예를 들어, 알루미늄 합금 등이 있다.
상기 제 2 게이트 금속층(222b)은 상기 제 1 게이트 금속층(222a)을 보호할 수 있는 배리어(barrier) 금속 물질을 선택하여 형성하며, 예를 들어, 몰리브덴 등이 있다.
상기 제 1 마스크 공정을 상세히 도시하지는 않았지만 구체적으로 설명하면 다음과 같다.
먼저, 상기 제 1 마스크 공정은 회절 마스크 또는 하프-톤 마스크(half-tone mask)를 사용하는데, 상기 제 1 투명 금속층(281a)과 제 1, 2 게이트 금속층(222a, 222b)이 순차적으로 적층된 기판(210) 상에 제 1 포토 레지스트막을 형성한 다음 회절 마스크 또는 하프-톤 마스크를 기판 상부에 정렬시킨다.
상기 회절 마스크 또는 하프-톤 마스크는 빛을 완전 투과시키는 투과 영역과 빛을 완전히 차단하는 차단 영역과 빛을 부분적으로 통과시키는 반투과 영역(회절 마스크에서는 격자 통과시 발생되는 빛의 회절을 이용하여 빛을 부분적으로 투과시키는 회절 영역)을 구비한다.
따라서, 상기 회절 마스크 또는 하프-톤 마스크를 이용하여 상기 제 1 포토 레지스트막을 노광한 후 현상함으로써 단차를 갖는 제 1 포토 레지스트 패턴이 형성된다.
이러한 단차가 있는 제 1 포토 레지스트 패턴을 마스크로 이용한 식각 공정으로 상기 제 1 투명 금속층(281a)과 제 1, 2 게이트 금속층(222a, 222b)이 패터닝됨으로써 도 5a에 도시된 바와 같이, 제 1 투명 금속층(281a)과 게이트 금속층(222a, 222b)이 적층된 게이트 배선(221), 게이트 전극(222) 및 게이트 패드(277)와, 상기 게이트 금속층(222a, 222b)이 제거되어 제 1 투명 금속층으로 이루어진 화소 전극(281)이 형성된다.
이때, 상기 게이트 배선(221)의 일부는 캐패시터 하부 전극(255)으로 형성한 다.
이어서, 도 5b에 도시된 바와 같이, 상기 게이트 배선(221), 화소 전극(281)이 형성된 기판(210) 상에 게이트 절연막(230), 제 1 반도체층(241), 제 2 반도체층(243), 데이터 금속층(260)을 순차적으로 형성한다.
여기서, 상기 제 1 반도체층(241)은 비정질 실리콘(a-si)층으로 이루어진 반도체층이며, 상기 제 2 반도체층(243)은 불순물이 이온 주입된 실리콘층으로 이루어진 반도체층이다.
도 5c에 도시된 바와 같이, 제 2 마스크 공정을 이용해서 상기 제 1, 2 반도체층(241, 243), 데이터 금속층(260)을 패터닝한다.
상기 게이트 절연막(230), 반도체층(240), 데이터 금속층(260)이 형성된 기판(210) 상에 제 2 포토 레지스트 패턴을 형성하여 패터닝한다.
상기 게이트 절연막(230), 제 1, 2 반도체층(241, 243), 데이터 금속층(260)이 패터닝되어 상기 게이트 배선(221)과 교차하는 데이터 배선(261)과, 상기 데이터 배선(261)에서 연장된 소스 전극(262) 및 드레인 전극(이격되어 있지 않음)(263)과, 상기 게이트 배선(221)과 상기 화소 전극(281) 일부 상에 형성된 캐패시터 상부 전극(265)과, 상기 데이터 배선(261)의 일 끝단에 형성되는 데이터 패드(278)와, 상기 게이트 패드(277) 상에 아일랜드 형상으로 형성되며 게이트 패드(277)를 소정 노출시키는 게이트 패드 콘택홀(253)이 형성된 게이트 절연막(230), 제 1, 2 반도체층(241, 243), 데이터 금속층(260) 패턴을 형성한다.
상기 데이터 배선은 상기 게이트 배선과 교차되는 지점에서 상기 게이트 배 선 방향의 양측으로 소정 돌출되는 영역을 가질 수도 있다.
이는 추후 형성되는 제 2 투명 금속층의 패터닝시에 마스크 오정렬에 의한 쇼트를 방지하기 위한 것이다.
그리고, 상기 화소 전극(281) 상의 박막 트랜지스터 영역 인근에는 소정 형상의 격벽(293)으로서 게이트 절연막(230), 제 1, 2 반도체층(241, 243), 데이터 금속층(260) 패턴을 형성한다.
상기 격벽(293)은 일자(ㅡ)로 형성할 수도 있으며 'ㄱ','ㄴ','ㄷ' 등으로 다양하게 형성할 수 있으며, 상기 드레인 전극(263)과 상기 화소 전극(281) 간의 전기적 접속이 잘 이루어질 수 있도록 하기 위한 것이다.
한편, 상기 게이트 절연막(230), 제 1, 2 반도체층(241, 243), 데이터 금속층(260)을 일괄 식각하여 패터닝함으로써 상기 화소 전극(281), 게이트 배선(221), 기판(210) 일부는 그대로 노출될 수 있다.
이어서, 도 5d에 도시된 바와 같이, 제 3 마스크 공정을 이용하여 상기 기판(210) 상에 투명한 전도성 물질로 이루어진 제 2 투명 금속층(291)을 전면에 형성하고, 상기 제 2 투명 금속층(291) 상에 제 3 포토 레지스트막을 형성하여 패터닝한다.
상기 제 2 투명 금속층(291)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중에서 선택되어진 하나로 형성한다.
그리고, 상기 제 2 투명 금속층(291)은 상기 데이터 배선(261) 상에 접촉되며 형성되고, 상기 데이터 배선(261)의 일끝단에 형성된 데이터 패드(278)까지 연 장되어 형성되어 데이터 패드 상부 전극(298)을 형성한다.
그리고, 상기 제 2 투명 금속층(291)은 상기 게이트 배선(221) 상에도 접촉되어 형성되며, 상기 게이트 배선(221)과 상기 데이터 배선(261)이 교차하는 지점에는 상기 게이트 배선(221)의 일부가 노출되도록 절단부를 가짐으로써 게이트 배선(221)과 데이터 배선(261) 신호가 쇼트되는 것을 방지한다.
상기 제 2 투명 금속층(291)은 상기 게이트 배선(221)의 일끝단에 형성된 게이트 패드(277) 상으로 이어져 형성되며, 상기 게이트 패드 상부 전극(297)으로서 상기 게이트 패드 콘택홀(253)을 통하여 상기 게이트 패드(277)와 접속된다.
또한, 상기 제 2 투명 금속층(291)은 상기 데이터 배선(261)에서 소정 돌출되어 서로 이격되지 않은 소스 전극(262) 및 드레인 전극(263) 상에도 형성되며, 이때, 상기 제 2 투명 금속층(291)은 상기 소스 전극(262)과 드레인 전극(263) 사이에서 소정 이격되어 채널층 형성을 준비한다.
그리고, 상기 드레인 전극(263) 상에 형성된 제 2 투명 금속층(291)은 상기 화소 전극(281) 상으로 형성되며, 상기 격벽(293)의 인근에 형성된다.
따라서, 상기 제 2 투명 금속층(291)은 상기 드레인 전극(263)과 직접 접촉될 뿐만 아니라, 상기 화소 전극(281)과도 직접 접촉되어 별도의 콘택홀 없이 신호를 전달한다.
상기 제 2 투명 금속층(291)은 상기 캐패시터 상부 전극(265) 상에도 직접 접촉되며 형성되고, 상기 제 2 투명 금속층(291)은 상기 화소 전극(281)으로 소정 돌출되어 형성되어 상기 화소 전극(281) 신호를 상기 제 2 투명 금속층(291) 및 캐 패시터 상부 전극(265)으로 인가시킬 수 있다.
상기 제 2 투명 금속층(291)은 상기 화소 전극(281) 상에 형성되지 않으며, 상기 제 2 투명 금속층(291) 식각 공정시에 상기 화소 전극(281)을 이루는 제 1 투명 금속층(281a)은 식각되지 않는다.
이는 상기 제 1 투명 금속층(281a) 패터닝 공정 후속 공정 중에서 고온 공정을 거침으로써 상기 제 1 투명 금속층(281a)이 폴리(poly)화 되어 제 2 투명 금속층(291)과 동일한 물질로 형성되었다 하더라도 식각 특성이 전혀 달라져 상기 제 2 투명 금속층(291)을 식각하는 용액에 대하여 상기 제 1 투명 금속층(281a)이 식각되지 않기 때문이다.
한편, 상기 제 2 투명 금속층(291)은 습식 식각 공정으로 패터닝이 이루어지며, 상기 습식 식각 공정시에 기판을 일 방향으로 이동시키며 식각 용액을 노즐로 분사시키는 방법이 있다.
이때, 상기 식각 용액이 기판의 이동에 따라 방향성을 가지고 분사되기 때문에 분사 방향에 대하여 상기 제 2 투명 금속층(291)의 모서리가 들뜨는 문제가 발생할 수 있으며, 이는 드레인 전극(263)과 화소 전극(281)의 전기적 연결을 위하여 작은 패턴으로 형성된 제 2 투명 금속층(291)을 들뜨게 하여 화소에 치명적인 불량을 일으킬 수 있으나, 본 발명에 따른 격벽(293)에 의해 상기 화소 전극(281) 상에 형성된 제 2 투명 금속층(291)이 식각 용액에 의한 들뜸을 방지할 수 있게 된다.
또한, 상기 제 2 투명 금속층(291)을 패터닝한 후, 상기 제 2 투명 금속층(291) 패턴을 마스크로 하여 채널층을 형성하게 된다.
보다 구체적으로 설명하면, 박막 트랜지스터 영역에서 게이트 절연막(230), 제 1, 2 반도체층(241, 243), 데이터 금속층(260)은 연속 증착되어 형성되어 있으며 소스 및 드레인 전극(262, 263)이 연결되어 형성하고 있으며, 상기 소스 및 드레인 전극(262, 263) 상에는 소정 간격 이격된 제 2 투명 금속층(291)이 형성되어 있다. 따라서, 상기 제 2 투명 금속층(291)을 마스크로 하여 데이터 금속층(260) 및 제 2 반도체층(243)을 식각함으로써 채널층을 형성할 수 있다.
이에 따라, 상기 게이트 배선(221) 상에 형성된 제 2 투명 금속층(291)의 절단부에 의해 노출된 제 1 게이트 금속층(222a)은 식각되어 제 2 게이트 금속층(222b)을 노출시킬 수도 있다.
상기 데이터 금속층(260)과 상기 제 2 게이트 금속층(222b)은 서로 식각 특성이 달라 상기 데이터 금속층(260) 식각시에도 상기 제 2 게이트 금속층(222b)은 식각되지 않는다.
한편, 상기 제 2 투명 금속층(291) 형성시 상기 데이터 배선(261)에서 상기 게이트 배선(221) 상으로 양측에서 소정 영역 돌출시킨 부분에는 형성하지 않으며, 이를 마스크로 데이터 금속층(260), 제 2 반도체층(243)을 식각하여 제 1 반도체층(241)을 노출시킬 수 있다.
또한, 상기 데이터 배선(261)에서 상기 게이트 배선(221) 양측으로 소정 돌출시키는 방법 뿐만 아니라, 상기 데이터 배선(261) 상의 제 2 투명 금속층(291)은 상기 데이터 배선(261)과 상기 게이트 배선(221)의 교차지점에서 양측에서 들어가도록 형성하여 데이터 배선(261) 상의 제 2 투명 금속층(291)의 폭보다 좁아지게 함으로써 제 1 반도체층(241)을 노출시켜 게이트 배선(221)과 데이터 배선(261)의 쇼트를 방지할 수도 있다.
최종적으로, 도 5e에 도시된 바와 같이, 상기 기판(210) 상에 기체 플라즈마 처리를 한다. 이때, 채널층의 노출된 제 1 반도체층(241) 표면을 Ox(예를 들어, O2) 또는 Nx(예를 들어, N2) 플라즈마에 노출시켜 이온 상태의 Ox 또는 Nx가 반도체층(240)에 포함된 실리콘(Si)과 반응됨으로써 채널부의 제 1 반도체층(241) 상에 SiO2 및 SiNx 중 어느 하나로 이루어진 채널 보호막(244)이 형성된다.
이 채널 보호막(244)은 채널층의 손상을 방지하게 된다.
또한, 상기 채널 보호막(244)은 제품의 불량을 방지하고 화질을 향상시키는 효과가 있다.
본 발명은 별도의 어레이 기판의 보호막을 형성하지 않고 상기 채널 보호막 형성시에 산화막 또는 질화막을 형성하여 보호막을 형성함으로써 별도의 장비와 재료를 필요로 하지 않으므로 재료비가 절감되고 박형의 액정표시장치를 구현할 수 있다.
상기와 같이, 본 발명에 따른 액정 표시 장치용 어레이 기판은 3마스크 공정으로 형성될 수 있어 제조 수율을 향상시킬 뿐만 아니라 제조 비용을 최대한 절감할 수 있다.
도 6은 본 발명에 따른 횡전계 방식 액정 표시 장치의 어레이 기판을 보여주는 평면도이다.
여기서, 언급되지 않은 도면 부호는 도 3 및 도 4에서 제시된 도면 부호를 참조로 한다.
도 6에 도시된 바와 같이, 본 발명에 따른 횡전계 방식 액정 표시 장치용 어레이 기판(310)은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트 배선(321)과, 상기 게이트 배선(321)에 근접하여 평행하게 일 방향으로 구성된 공통 배선(382)과, 상기 두 배선과 교차하며 특히 게이트 배선(321)과는 화소영역(P)을 정의하는 데이터 배선(361)이 구성된다.
그리고, 상기 화소 영역(P)에는 상기 게이트 배선(321)과 평행하게 형성된 공통 배선(382)과, 상기 공통 배선(380)과 연결된 공통 전극(383)이 형성되어 있다.
상기 공통 전극(383)은 상기 공통 배선(382)에서 수직하게 연장되어 다수의 수직부와, 상기 각 수직부를 하나로 연결하는 수평부로 구성된다.
그리고, 상기 공통 전극(383)의 수직부와 엇갈려 화소 전극(381)이 수직 패턴으로 형성되어 있다.
상기 게이트 배선(321), 공통 배선(382) 및 공통 전극(383)은 기판 상에 제 1 투명 금속층, 제 1 게이트 금속층(322a), 제 2 게이트 금속층이 연속으로 증착되어 형성될 수 있으며, 상기 화소 전극(381)은 제 1 투명 금속층으로 이루어져 있으며, 이는 제 1 마스크를 이용한 회절 공정으로 형성할 수 있다.
그리고, 상기 게이트 배선(321), 공통 배선(382) 및 공통 전극(383)과 화소 전극(381)이 형성된 기판(310) 상에 게이트 절연막, 반도체층(340), 데이터 금속층 (360)을 차례대로 적층하고, 제 2 마스크 공정으로서 상기 게이트 절연막, 반도체층(340), 데이터 금속층(360)을 일괄 패터닝하여 상기 게이트 배선(321)과 교차하는 데이터 배선(361)과, 상기 데이터 배선(361)에서 소정 돌출된 소스 전극(362) 및 드레인 전극(363)과, 상기 드레인 전극(363)에서 연장되어 캐패시터 하부 전극(355) 상에 게이트 절연막을 사이에 두고 캐패시터 상부 전극(365)을 형성한다.
여기서, 상기 데이터 배선(361), 화소 전극(381), 공통 전극(383)은 그 꺽이는 수가 하나 이상인 지그재그(zigzag) 구조로 이루어지는 것도 가능하다.
그리고, 상기 데이터 배선(361)과 연장되어 데이터 패드(378)가 형성되어 있으며, 상기 게이트 패드(377) 상에 아일랜드 형상으로 게이트 절연막, 제 1, 2 반도체층, 데이터 금속층(360) 패턴이 형성되며, 상기 게이트 패드(377)의 일부를 노출하는 게이트 패드 콘택홀(353)이 형성되어 있다.
이어서, 제 3 마스크 공정으로 상기 기판(310) 상에 제 2 투명 금속층(391) 패턴이 형성된다.
상기 제 2 투명 금속층(391)은 상기 데이터 배선(361) 및 데이터 패드(378) 상에 직접 접촉하며 형성되고, 상기 제 2 투명 금속층(391)은 게이트 배선(321) 및 게이트 패드(377) 상에 직접 접촉하며 형성된다.
이때, 상기 데이터 배선(361) 상의 제 2 투명 금속층(391)과 상기 게이트 배선(321) 상의 제 2 투명 금속층(391)의 쇼트를 방지하기 위하여 일부 절단부를 구비할 수 있다.
상기 절단부를 통해 노출되는 게이트 배선(321)은 제 2 게이트 금속층이 식 각되어 제 1 게이트 금속층(322a)이 드러날 수 있다.
또한, 상기 제 2 투명 금속층(391)은 상기 공통 배선(382)과 직접 접촉하며 형성되고, 상기 데이터 배선(361) 상에 형성된 제 2 투명 금속층(391)과의 쇼트를 방지하기 위하여 소정의 절단부를 구비하고 있다.
그리고, 상기 절단부를 통해 노출되는 공통 배선(382)은 제 2 게이트 금속층이 식각되어 제 1 게이트 금속층(322a)이 드러날 수 있다.
상기 제 2 투명 금속층은 상기 공통 전극(383) 상에 형성될 수도 있고, 상기 공통 전극(383)은 제 2 투명 금속층(391)이 형성되지 않고 제 2 게이트 금속층이 식각되어 제 1 게이트 금속층(322a)으로 형성될 수도 있다.
상기 제 2 투명 금속층(391)은 소스 및 드레인 전극(362, 363) 사이에 이격되어 형성되며, 상기 소스 및 드레인 전극(362, 363) 사이에서 채널층을 형성되며, 상기 채널층에는 실리콘 질화막 또는 실리콘 산화막으로 이루어진 채널 보호막이 형성될 수 있다.
상기 제 2 투명 금속층(391)은 상기 드레인 전극(363)에서 상기 다수의 화소 전극(381) 수직 패턴상으로 각각 연장되어 상기 화소 전극(381)과 상기 드레인 전극(363)을 전기적으로 연결시킨다.
이때, 상기 화소 전극(381)과 상기 드레인 전극(363)을 연결시키는 제 2 투명 금속층(391)의 인근에는 게이트 절연막과 반도체층(340)으로 이루어진 격벽(363)이 형성되어 있다.
상기 격벽(393)의 형상은 'ㅡ', 'ㄷ', 'ㄱ' 등의 형상으로 다양하게 이루어 질 수 있으며, 상기 격벽(393)은 제 2 투명 금속층(391)의 패터닝시에 습식 식각 방향에 따라 제 2 투명 금속층(391)의 패턴이 들려져 콘택 불량이 발생하는 것을 방지하기 위한 것이다.
그리고, 상기 제 2 투명 금속층(391)은 상기 캐패시터 상부 전극(365) 상에도 형성된다.
또한, 상기 제 2 투명 금속층(391)은 상기 게이트 패드(377) 상에서 게이트 패드 상부 전극(365)으로 형성되어 상기 게이트 패드 콘택홀(353)과 접속된다.
상기와 같이 형성되는 횡전계방식 액정 표시 장치는 3마스크로 제조될 수 있다.
본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정 표시 장치용 어레이 기판 및 그의 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 액정 표시 장치에서 3마스크로 액정 표시 장치를 제조할 수 있어 제조 공정을 단순화하고 마스크 수를 저감함으로써 제조 수율을 향상시킬 뿐만 아니라 제조 비용을 최대한 절감할 수 있는 제 1의 효과가 있다.
또한, 본 발명은 액정 표시 장치에서 드레인 전극과 화소 전극 콘택을 위한 투명 전극 물질 패터닝시에 습식 식각되는 방향에 따라 발생되는 투명 전극 물질의 들뜸 현상을 방지할 수 있어 화소 불량을 방지하여 제품에 대한 신뢰성을 향상시킬 수 있는 제 2의 효과가 있다.
그리고, 본 발명은 공통 전극과 화소 전극이 어레이 기판에 함께 형성되는 횡전계 방식의 액정 표시 장치용 어레이 기판에도 적용하여 제조 공정이 단순하고 제조 비용을 절감할 수 있는 제 3의 효과가 있다.
또한, 본 발명에 따른 액정 표시 장치용 어레이 기판은 박막 트랜지스터의 채널 보호막을 형성함으로써 채널 불량을 방지하고 화질을 향상시키는 제 4의 효과가 있다.
또한, 본 발명은 별도의 어레이 기판 보호막을 형성하지 않고 상기 채널 보호막 형성시에 산화막을 형성하여 보호막을 형성함으로써 별도의 장비와 재료를 필요로 하지 않으므로 재료비가 절감되고 박형의 액정표시장치를 구현할 수 있는 제 5의 효과가 있다.
Claims (39)
- 기판 상에 형성된 게이트 배선 및 게이트 전극과;상기 게이트 배선과 교차하며, 게이트 절연막 및 반도체층의 적층 패턴 상에 데이터 금속층으로 이루어진 데이터 배선과;상기 게이트 배선과 데이터 배선이 교차하며 정의된 화소에, 상기 기판 상에 형성된 게이트 배선과 동일층에서 제 1 투명 금속층으로 형성된 화소 전극과;상기 데이터 배선에서 연장된 소스 전극과 상기 소스 전극과 소정 간격 이격되어 채널이 형성된 드레인 전극과;상기 데이터 배선, 소스 및 드레인 전극 상에 형성되고, 상기 드레인 전극 상에서 상기 화소 전극 상에 소정 연장된 제 2 투명 금속층;을 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 제 2 투명 금속층은 상기 게이트 배선 상에 형성된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 제 2 투명 금속층은 상기 게이트 배선 상에서 소정의 절단부를 가진 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 채널 상에는 실리콘 산화막 또는 실리콘 질화막으로 이루어진 채널 보호막이 더 포함된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 게이트 배선 및 게이트 전극은 상기 제 1 투명 금속층, 제 1 게이트 금속층, 제 2 게이트 금속층이 순차적으로 증착된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 게이트 배선의 일부분에 마련된 캐패시터 전극은,상기 게이트 배선으로 이루어진 캐패시터 하부 전극과;상기 캐패시터 하부 전극 상에 형성된 유전체인 게이트 절연막과;상기 게이트 절연막 상에 형성된 반도체층, 데이터 금속층, 제 2 투명 금속층으로 이루어진 캐패시터 상부 전극이 더 형성된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 데이터 배선은 상기 게이트 배선과 교차되는 지점에서 상기 게이트 배 선 방향으로 소정 돌출되어 상기 반도체층이 노출된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 화소 전극 상의 제 2 투명 금속층의 인근에 형성된 격벽이 더 포함된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 8항에 있어서,상기 격벽은 상기 게이트 절연막 및 반도체층이 적층되어 이루어진 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 8항에 있어서,상기 격벽은 'ㅡ', 'ㄱ', 'ㄷ' 중에서 적어도 하나를 포함하는 형상으로 이루어진 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 데이터 배선과 상기 제 2 투명 금속층과 직접 접촉되며 일 끝단에 형성된 데이터 패드를 더 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 제 1 투명 금속층은 결정화된 투명한 전도성 물질로 이루어진 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 제 1 투명 금속층과 제 2 투명 금속층은 식각 특성이 다른 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 제 1 게이트 금속층과 상기 데이터 금속층은 식각 특성이 다른 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 기판 상에 제 1 투명 금속층, 제 1, 2 게이트 금속층이 적층된 게이트 배선 및 게이트 전극과 상기 제 1 투명 금속층으로 이루어진 화소 전극을 형성하는 단계와;상기 기판 상에 게이트 절연막, 반도체층, 데이터 금속층이 증착되는 단계와;상기 게이트 절연막, 반도체층, 데이터 금속층을 패터닝하여 상기 게이트 배선과 교차하는 데이터 배선, 상기 데이터 배선에서 연장되어 상기 게이트 전극 상에서 서로 연결된 소스 전극 및 드레인 전극을 형성하는 단계와;상기 기판 상에 제 2 투명 금속층을 형성하는 단계와;상기 데이터 배선, 소스 전극, 드레인 전극, 화소 전극 상에 제 2 투명 금속층 패턴을 형성하는 단계와;상기 제 2 투명 금속층 패턴을 마스크로 식각하여 상기 소스 전극 및 드레인 전극을 분리시켜 상기 반도체층을 노출시키는 단계;를 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 15항에 있어서,상기 제 2 투명 금속층은 상기 게이트 배선 상에 절단부를 가지며 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 16항에 있어서,상기 절단부는 상기 제 1 게이트 금속층을 노출시키는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 16항에 있어서,상기 절단부는 상기 데이터 배선과 교차되는 지점에 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 15항에 있어서,상기 제 2 투명 금속층 패턴을 마스크로 식각하여 상기 소스 전극 및 드레인 전극을 분리시켜 상기 반도체층을 노출시키는 단계 이후에,상기 반도체층을 기체 플라즈마에 노출시켜 산화막 또는 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 15항에 있어서,상기 제 1 투명 금속층으로 이루어진 화소 전극을 형성하는 단계 이후에,상기 제 1 투명 금속층은 결정화되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 15항에 있어서,상기 게이트 절연막, 반도체층, 데이터 금속층을 패터닝하여 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계에서,상기 화소 전극 상에 형성된 상기 제 2 투명 금속층 패턴 인근에 상기 게이트 절연막 및 반도체층을 포함하여 적층된 격벽을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 15항에 있어서,상기 게이트 배선의 일끝단에 형성된 게이트 패드 상에는 상기 게이트 절연막을 사이에 두고 상기 반도체층, 데이터 금속층이 아일랜드(island) 형상으로 형 성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 15항에 있어서,상기 화소 전극 상에 형성된 상기 제 2 투명 금속층은 상기 드레인 전극과 상기 화소 전극을 전기적으로 접속시키는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 15항에 있어서,상기 제 2 투명 금속층과 상기 제 1 투명 금속층의 식각 특성이 서로 다른 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 15항에 있어서,상기 제 2 투명 금속층 패턴을 마스크로 식각하여 상기 소스 전극 및 드레인 전극을 분리시켜 상기 반도체층을 노출시키는 단계에서,상기 제 2 게이트 금속층이 식각되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 기판 상에 형성된 게이트 배선 및 게이트 전극과;상기 게이트 배선과 평행하게 형성된 공통 배선 및 공통 전극과;상기 게이트 배선과 교차하며, 상기 게이트 절연막, 반도체층의 적층 패턴 상에 데이터 금속층으로 이루어진 데이터 배선과;상기 게이트 배선과 데이터 배선이 교차하며 정의된 화소에 상기 공통 전극과 엇갈리며, 상기 기판 상에 형성된 게이트 배선과 동일층에서 제 1 투명 금속층으로 형성된 다수의 화소 전극과;상기 데이터 배선에서 연장된 소스 전극과 상기 소스 전극과 소정 간격 이격되어 채널이 형성된 드레인 전극과;상기 데이터 배선, 소스 및 드레인 전극 상에 형성되고, 상기 드레인 전극 상에서 상기 다수의 화소 전극 상에 소정 연장된 제 2 투명 금속층;을 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 26항에 있어서,상기 게이트 배선, 공통 배선은 상기 제 1 투명 금속층, 제 1, 2 게이트 금속층이 연속 증착되어 형성된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 26항에 있어서,상기 제 2 투명 금속층은 상기 게이트 배선 및 공통 배선 상에 형성된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 26항에 있어서,상기 제 2 투명 금속층은 상기 게이트 배선 및 공통 배선 상에서 소정의 절단부를 가진 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 26항에 있어서,상기 채널 상에 실리콘 산화막 또는 실리콘 질화막으로 형성된 채널 보호막을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 26항에 있어서,상기 드레인 전극과 상기 다수의 화소 전극은 상기 제 2 투명 금속층으로 전기적 접속이 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 26항에 있어서,상기 화소 전극 상의 상기 제 2 투명 금속층 인근에 형성된 격벽이 더 포함된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 기판 상에 제 1 투명 금속층, 제 1, 2 게이트 금속층이 적층된 게이트 배선 및 게이트 전극과 상기 게이트 배선과 평행하게 형성된 공통 배선 및 공통 전극과, 상기 제 1 투명 금속층으로 이루어지고 상기 공통 전극과 엇갈려 화소 전극을 형성하는 단계와;상기 기판 상에 게이트 절연막, 반도체층, 데이터 금속층이 연속으로 증착되는 단계와;상기 게이트 절연막, 반도체층, 데이터 금속층을 패터닝하여 상기 게이트 배 선과 교차하는 데이터 배선, 상기 데이터 배선에서 연장되어 상기 게이트 전극 상에서 서로 연결된 소스 전극 및 드레인 전극을 형성하는 단계와;상기 기판 상에 제 2 투명 금속층을 형성하는 단계와;상기 데이터 배선, 소스 전극, 드레인 전극, 다수의 화소 전극 상에 제 2 투명 금속층 패턴을 형성하는 단계와;상기 제 2 투명 금속층 패턴을 마스크로 식각하여 상기 소스 전극 및 드레인 전극을 분리시켜 상기 반도체층을 노출시키는 단계;를 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 33항에 있어서,상기 드레인 전극과 상기 다수의 화소 전극은 상기 제 2 투명 금속층으로 전기적 접속이 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 33항에 있어서,상기 제 2 투명 금속층 패턴은 상기 공통 전극 상에 더 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 33항에 있어서,상기 제 2 투명 금속층 패턴을 마스크로 식각하여 상기 소스 전극 및 드레인 전극을 분리시켜 상기 반도체층을 노출시키는 단계 이후에,상기 반도체층을 기체 플라즈마에 노출시켜 산화막 또는 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 33항에 있어서,상기 게이트 절연막, 반도체층, 데이터 금속층을 패터닝하여 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계에서,상기 다수의 화소 전극 상에 형성된 제 2 투명 금속층 패턴 인근에 게이트 절연막, 반도체층을 포함하여 적층된 격벽을 더 형성하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 33항에 있어서,상기 화소 전극 상에 형성된 제 2 투명 금속층은 상기 드레인 전극과 상기 화소 전극을 전기적으로 접속시키는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 33항에 있어서,상기 제 2 투명 금속층과 상기 제 1 투명 금속층의 식각 특성이 서로 다른 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060014596A KR101221261B1 (ko) | 2006-02-15 | 2006-02-15 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| CNB2006101606601A CN100514165C (zh) | 2006-02-15 | 2006-11-29 | 用于液晶显示器件的阵列基板及其制造方法 |
| JP2006328649A JP4644179B2 (ja) | 2006-02-15 | 2006-12-05 | 液晶表示装置用アレイ基板及びその製造方法 |
| US11/635,244 US7811870B2 (en) | 2006-02-15 | 2006-12-07 | Array substrate for liquid crystal display device and fabrication method thereof |
| US12/883,911 US8178881B2 (en) | 2006-02-15 | 2010-09-16 | Array substrate for liquid crystal display device and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060014596A KR101221261B1 (ko) | 2006-02-15 | 2006-02-15 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070082157A KR20070082157A (ko) | 2007-08-21 |
| KR101221261B1 true KR101221261B1 (ko) | 2013-01-11 |
Family
ID=38367463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060014596A KR101221261B1 (ko) | 2006-02-15 | 2006-02-15 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7811870B2 (ko) |
| JP (1) | JP4644179B2 (ko) |
| KR (1) | KR101221261B1 (ko) |
| CN (1) | CN100514165C (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070071012A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 이의 제조 방법 |
| EP1981085A4 (en) * | 2006-01-31 | 2009-11-25 | Idemitsu Kosan Co | TFT SUBSTRATE, REFLECTIVE TFT SUBSTRATE, AND METHOD OF MANUFACTURING THE SAME |
| KR101235106B1 (ko) * | 2006-06-30 | 2013-02-20 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101419233B1 (ko) * | 2007-12-14 | 2014-07-16 | 엘지디스플레이 주식회사 | 액정 전계 렌즈 및 이를 이용한 입체 표시 장치 |
| TWI397130B (zh) | 2008-06-10 | 2013-05-21 | Chunghwa Picture Tubes Ltd | 畫素結構的製作方法以及畫素結構 |
| CN101621039B (zh) * | 2008-07-01 | 2011-02-09 | 中华映管股份有限公司 | 像素结构的制作方法以及像素结构 |
| KR20100035318A (ko) * | 2008-09-26 | 2010-04-05 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101050461B1 (ko) | 2009-04-23 | 2011-07-19 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조방법 |
| KR101600887B1 (ko) * | 2009-07-06 | 2016-03-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| KR102097932B1 (ko) | 2009-07-31 | 2020-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| CN102033379B (zh) * | 2009-09-30 | 2012-08-15 | 群康科技(深圳)有限公司 | 液晶显示器与其制造方法 |
| KR101717933B1 (ko) * | 2010-04-14 | 2017-03-21 | 삼성디스플레이 주식회사 | 표시기판 및 그 제조방법 |
| KR101325170B1 (ko) * | 2010-07-09 | 2013-11-07 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 및 그 제조방법 |
| KR101853033B1 (ko) * | 2011-07-11 | 2018-04-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102068275B1 (ko) * | 2012-12-20 | 2020-01-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102052170B1 (ko) | 2013-04-02 | 2019-12-05 | 삼성디스플레이 주식회사 | 표시 기판 |
| CN106575062B (zh) * | 2014-08-07 | 2019-11-08 | 夏普株式会社 | 有源矩阵基板及其制造方法 |
| CN105633171A (zh) * | 2016-03-22 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013513A (ja) | 2004-06-25 | 2006-01-12 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3552086B2 (ja) * | 1998-10-15 | 2004-08-11 | シャープ株式会社 | 液晶表示装置 |
| JP2003017706A (ja) * | 2001-07-02 | 2003-01-17 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法 |
| CN1185534C (zh) * | 2002-05-28 | 2005-01-19 | 友达光电股份有限公司 | 液晶显示装置的有源阵列基板及其制造方法 |
| KR100857133B1 (ko) * | 2002-06-28 | 2008-09-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 및 그 제조방법 |
| CN1333432C (zh) * | 2003-08-21 | 2007-08-22 | 广辉电子股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN100371813C (zh) * | 2003-10-14 | 2008-02-27 | Lg.菲利浦Lcd株式会社 | 面内切换型液晶显示装置中的液晶显示板及其制造方法 |
| TWI240111B (en) * | 2004-11-11 | 2005-09-21 | Quanta Display Inc | Array substrate for use in TFT-LCD and fabrication method thereof |
| CN1313876C (zh) * | 2005-01-19 | 2007-05-02 | 广辉电子股份有限公司 | 薄膜晶体管液晶显示器的像素结构的制造方法 |
| CN100449384C (zh) * | 2005-08-03 | 2009-01-07 | 友达光电股份有限公司 | 液晶显示装置基板的制造方法 |
| TWI303487B (en) * | 2006-06-13 | 2008-11-21 | Au Optronics Corp | Method for manufactruring an array substate of a transflective liquid crystal display |
-
2006
- 2006-02-15 KR KR1020060014596A patent/KR101221261B1/ko not_active IP Right Cessation
- 2006-11-29 CN CNB2006101606601A patent/CN100514165C/zh not_active Expired - Fee Related
- 2006-12-05 JP JP2006328649A patent/JP4644179B2/ja not_active Expired - Fee Related
- 2006-12-07 US US11/635,244 patent/US7811870B2/en not_active Expired - Fee Related
-
2010
- 2010-09-16 US US12/883,911 patent/US8178881B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013513A (ja) | 2004-06-25 | 2006-01-12 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070187689A1 (en) | 2007-08-16 |
| US8178881B2 (en) | 2012-05-15 |
| CN100514165C (zh) | 2009-07-15 |
| CN101021656A (zh) | 2007-08-22 |
| US7811870B2 (en) | 2010-10-12 |
| JP4644179B2 (ja) | 2011-03-02 |
| US20110012120A1 (en) | 2011-01-20 |
| KR20070082157A (ko) | 2007-08-21 |
| JP2007219493A (ja) | 2007-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101221261B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US7439089B2 (en) | Method of fabricating array substrate having color filter on thin film transistor structure | |
| US7935579B2 (en) | Thin film transistor array substrate and method for fabricating the same | |
| US7133105B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US20060006385A1 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor | |
| US20060001803A1 (en) | Liquid crystal display device and fabricating method thereof | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| US8969876B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR20070070382A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR101473675B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2006047985A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100558714B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR101333266B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101294689B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치의 제조방법 | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20080002202A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20080043969A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR20090100046A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101144706B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101389466B1 (ko) | 씨오티 구조 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20090073854A (ko) | 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법 | |
| KR20070069388A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20080018487A (ko) | 박막 트랜지스터 기판 및 이의 리페어 방법 | |
| KR20090043213A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |