KR20130035030A - 어레이 기판 및 이의 제조방법 - Google Patents

어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20130035030A
KR20130035030A KR1020110099243A KR20110099243A KR20130035030A KR 20130035030 A KR20130035030 A KR 20130035030A KR 1020110099243 A KR1020110099243 A KR 1020110099243A KR 20110099243 A KR20110099243 A KR 20110099243A KR 20130035030 A KR20130035030 A KR 20130035030A
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
common
forming
Prior art date
Application number
KR1020110099243A
Other languages
English (en)
Inventor
유상희
임은정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110099243A priority Critical patent/KR20130035030A/ko
Publication of KR20130035030A publication Critical patent/KR20130035030A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 화소영역이 정의된 기판 상에 일방향으로 연장하며 형성된 게이트 배선과 이와 연결된 게이트 전극과, 상기 게이트 배선과 이격하여 나란하게 형성된 공통배선과; 상기 게이트 배선과 공통배선 위로 전면에 형성된 게이트 절연막; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 아일랜드 형태로 형성된 산화물 반도체층과; 상기 산화물 반도체층 위로 전면에 형성된 제 1 보호층과; 상기 제 1 보호층 위로 각 화소영역 내에 서로 교대하며 형성된 다수의 화소전극 및 중앙부 공통전극과; 상기 제 1 보호층 위로 상기 산화물 반도체층의 일 끝단과 접촉하며 형성된 소스 전극과, 이와 이격하여 상기 산화물 반도체층의 타 끝단과 접촉하며 상기 화소전극의 일끝단을 덮으며 형성된 드레인 전극과; 상기 제 1 보호층 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 상기 소스 전극과 연결된 데이터 배선과; 상기 소스 및 드레인 전극과, 다수의 화소전극 및 중앙부 공통전극 위로 형성된 제 2 보호층을 포함하는 어레이 기판 및 이의 제조 방법을 제공한다.

Description

어레이 기판 및 이의 제조방법{Array substrate and method of fabricating the same}
본 발명은 어레이 기판에 관한 것이며, 특히 소자 특성 안정성이 우수한 산화물 반도체층을 가지며 채널 길이를 저감시켜 박막트랜지스터(Tr)의 특성을 향상시키며 나아가 마스크 공정 수를 저감시킬 수 있는 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터(Tr)가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
이러한 액정표시장치에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터(Tr)를 구비한 어레이 기판이 구성된다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터(Tr)를 포함하여 절단한 부분에 대한 단면을 도시한 것이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 다수의 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있다.
또한, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다.
또한, 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다.
이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 패턴(29)이 형성되어 있다.
전술한 구조를 갖는 종래의 어레이 기판(11)에 있어서 상기 스위칭 영역(TrA)에 구성된 박막트랜지스터(Tr)의 반도체층(28)을 살펴보면, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 1 두께(t1)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 2 두께(t2)가 달리 형성됨을 알 수 있다. 이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2), 더욱 정확히는 그 내부에 채널층이 형성되는 소스 및 드레인 전극 사이로 노출된 부분에서 그 두께가 줄어들게 됨으로써 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
따라서, 최근에는 도 2(종래의 산화물 반도체층을 갖는 박막트랜지스터(Tr)를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도)에 도시한 바와 같이, 오믹콘택층을 필요로 하지 않고 산화물 반도체 물질을 이용하여 단일층 구조의 산화물 반도체층(61)을 구비한 박막트랜지스터(Tr)가 개발되었다.
이러한 산화물 반도체층(61)은 오믹콘택층을 형성하지 않아도 되므로 종래의 비정질 실리콘으로 이루어진 반도체층을 구비한 어레이 기판에서와 같이 유사한 재질인 불순물 비정질 실리콘으로 이루어진 서로 이격하는 오믹콘택층을 형성하기 위해 진행하는 건식식각에 노출될 필요가 없으므로 박막트랜지스터(Tr)의 특성 저하를 방지할 수 있다.
하지만, 이러한 산화물 반도체층은 금속물질로 이루어진 금속층의 패터닝을 위한 식각액에 노출되는 경우, 상기 금속층과 선택비가 없어 식각되어 제거되거나 또는 상기 식각액에 노출에 의해 그 내부 구조가 손상되어 박막트랜지스터(Tr)의 특성에 영향을 줄 수 있다.
따라서, 소스 및 드레인 전극(81, 83) 형성을 위한 패터닝 시 그 하부에 위치하는 상기 산화물 반도체층(77)이 상기 소스 및 드레인 전극(81, 83)을 이루는 금속물질과 반응하는 식각액에 노출되지 않도록 하기 위해 상기 산화물 반도체층(77) 중앙부에 대응하여 그 상부에 무기절연물질로 이루어진 에치스토퍼(79)를 구비하고 있다.
하지만, 이렇게 산화물 반도체층(77)과 그 상부에 에치스토퍼(79)를 구비한 박막트랜지스터(Tr)를 포함하는 종래의 어레이 기판(71)을 제조 시에는 상기 에치스토퍼(79) 형성을 위해 1회의 마스크 공정이 추가되어 총 6회 마스크 공정이 진행되고 있다.
마스크 공정은 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립의 총 5개의 단위 공정을 포함하여 진행되므로 그 공정이 복잡하고 많은 약액이 사용되므로 마스크 공정 수가 증가하면 증가할수록 제조 시간이 길어져 단위 시간당 생상성이 전하되며, 불량 발생 빈도가 높아지며, 제조 비용이 상승한다.
따라서, 도 2에 제시된 산화물 반도체층(77)과 에치스토퍼(79)를 구비한 종래의 어레이 기판(71)의 경우 마스크 공정을 줄여 제조 비용을 저감시키는 것이 요구되고 있는 실정이다.
또한, 산화물 반도체층(77)과 에치스토퍼(79)를 구비한 종래의 어레이 기판(71)을 제조 시에 에치스토퍼(79) 공정 마진과 에치스토퍼(79), 산화물 반도체층(77), 소스 및 드레인 전극(81, 83)간의 패터닝 시 노광 미스 얼라인 마진을 고려해야 하기 때문에 박막트랜지스터(Tr)의 채널 길이가 증가하고 있다.
그리고, 에치스토퍼(79) 외곽에 위치하는 산화물 반도체층(77)이 소스 및 드레인 전극(81, 83) 패터닝을 위한 식각액에 노출되는 것을 방지하기 위해 소스 및 드레인 전극(81, 83)을 에치스토퍼(79)와 중첩하도록 형성해야 하는데 이를 위해서는 노광 시 미스 얼라인을 고려하여 소스 및 드레인 전극(81, 83)이 상대적으로 큰 면적을 갖도록 형성되어야 하므로 소스 및 드레인 전극(81, 83)과 게이트 전극(73)간의 중첩 면적이 증가하여 기생용량(Cgs)이 증가하게 되어 박막트랜지스터(Tr)의 특성에 악영향을 주고 있는 실정이다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 산화물 반도체층이 금속물질을 패터닝하기 위한 식각액에 의해 손상되지 않도록 하면서 1회의 마스크 공정을 저감하여 공정 단순화에 의해 제조 비용을 저감시킬 수 있는 산화물 반도체층을 구비한 어레이 기판 및 이의 제조방법을 제공하는 것을 그 목적으로 한다.
나아가 채널 길이를 저감시키며, 소스 및 드레인 전극과 게이트 전극이 중첩하는 면적을 줄여 이에 의한 기생용량을 저감시킴으로서 박막트랜지스터(Tr)의 특성을 향상시킬 수 있는 산화물 반도체층을 구비한 어레이 기판 및 이의 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판은, 화소영역이 정의된 기판 상에 일방향으로 연장하며 형성된 게이트 배선과 이와 연결된 게이트 전극과, 상기 게이트 배선과 이격하여 나란하게 형성된 공통배선과; 상기 게이트 배선과 공통배선 위로 전면에 형성된 게이트 절연막; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 아일랜드 형태로 형성된 산화물 반도체층과; 상기 산화물 반도체층 위로 전면에 형성된 제 1 보호층과; 상기 제 1 보호층 위로 각 화소영역 내에 서로 교대하며 형성된 다수의 화소전극 및 중앙부 공통전극과; 상기 제 1 보호층 위로 상기 산화물 반도체층의 일 끝단과 접촉하며 형성된 소스 전극과, 이와 이격하여 상기 산화물 반도체층의 타 끝단과 접촉하며 상기 화소전극의 일끝단을 덮으며 형성된 드레인 전극과; 상기 제 1 보호층 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 상기 소스 전극과 연결된 데이터 배선과; 상기 소스 및 드레인 전극과, 다수의 화소전극 및 중앙부 공통전극 위로 형성된 제 2 보호층을 포함한다.
이때, 상기 기판 상의 각 화소영역에는 상기 공통배선에서 분기하여 상기 데이터 배선과 인접하며 이와 나란하게 배치되는 최외각 공통전극이 형성된 것이 특징이다.
또한, 상기 각 화소영역에는 상기 제 1 보호층 위로, 상기 다수의 화소전극 일끝단을 연결시키는 보조화소패턴과, 상기 다수의 중앙부 공통전극의 일끝단을 연결시키는 보조공통패턴이 형성되며, 상기 제 1 보호층 및 게이트 절연막에는 상기 최외각 공통전극의 일끝단을 노출시키는 공통 콘택홀이 구비되며, 상기 최외각 공통전극과 상기 보조공통패턴은 상기 공통 콘택홀을 통해 연결패턴을 개재하여 서로 접촉하는 것이 특징이다.
그리고, 상기 보조화소패턴은 상기 공통배선과 중첩하며 형성됨으로써 서로 중첩하는 상기 공통배선과 게이트 절연막과 제 1 보호층과 보조화소패턴은 스토리지 커패시터를 이룬다.
또한, 상기 제 1 보호층에는 상기 산화물 반도체층 양끝단의 상면을 각각 노출시키며 서로 이격하는 제 1 및 제 2 반도체층 콘택홀이 구비되며, 상기 소스 전극 및 드레인 전극은 각각 상기 제 1 및 2 반도체층 콘택홀을 통해 상기 산화물 반도체층과 접촉하는 것이 특징이다.
또한, 상기 데이터 배선과 상기 다수의 화소전극과 최외각 및 중앙부 공통전극은 상기 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 이룸으로써 각 화소영역이 이중 도메인을 이루는 것이 특징이다.
그리고, 상기 기판상에는 상기 게이트 배선의 일끝단과 연결된 게이트 패드전극이 형성되며, 상기 제 2 보호층 상부에는 상기 게이트 패드 전극과 연결된 보조 게이트 패드전극이 형성되며, 상기 제 1 보호층 상부에는 상기 데이터 배선의 일끝단과 연결된 데이터 패드전극이 형성되며, 상기 제 2 보호층 상부에는 상기 데이터 패드 전극과 연결된 보조 데이터 패드전극이 형성된 것이 특징이다.
이때, 상기 제 2 보호층과 제 1 보호층 및 게이트 절연막에는 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀이 구비되며, 상기 게이트 패드전극과 보조 게이트 패드전극은 상기 게이트 패드 콘택홀을 통해 서로 접촉하며, 상기 제 2 보호층에는 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀이 구비되며, 상기 데이터 패드전극과 보조 데이터 패드전극은 상기 데이터 패드 콘택홀을 통해 서로 접촉하는 것이 특징이다.
한편, 상기 소스 전극은 절곡부를 가지며 상기 절곡부를 기준으로 상기 데이터 배선 연결된 제 1 부분과 상기 산화물 반도체층과 접촉하는 제 2 부분으로 이루어지며, 상기 산화물 반도체층은 상기 데이터 배선의 길이방향으로의 양 끝단이 각각 상기 소스 전극의 제 2 부분과 상기 드레인 전극과 중첩하도록 형성된 것이 특징이며, 이때, 상기 산화물 반도체층은 상기 데이터 배선의 길이방향으로의 양 끝단이 각각 상기 소스 전극의 제 2 부분과 상기 드레인 전극의 외측에 위치하도록 형성된 것이 특징이다.
본 발명의 실시예에 따른 어레이 기판의 제조 방법은, 화소영역이 정의된 기판 상에 일방향으로 연장하는 게이트 배선과 이와 연결된 게이트 전극 및 상기 게이트 배선과 나란하게 이격하는 공통배선을 형성하는 단계와; 상기 게이트 배선과 공통배선 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 아일랜드 형태로 산화물 반도체층을 형성하는 단계와; 상기 산화물 반도체층 위로 전면에 절연층과 제 1 도전성 물질층을 형성하고, 패터닝함으로써 상기 산화물 반도체층의 양끝단 표면을 노출시키는 제 1 및 제 2 반도체층 콘택홀을 갖는 제 1 보호층과, 상기 제 1 보호층 위로 각 화소영역 내에 서로 엇갈려 교대하는 다수의 화소전극 및 중앙부 공통전극을 형성하는 단계와; 상기 제 1 보호층 위로, 상기 제 1 및 제 2 반도체층 콘택홀을 통해 상기 산화물 반도체층의 일 끝단과 각각 접촉하며 서로 이격하는 소스 전극 및 드레인 전극을 형성하고, 동시에 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극과, 다수의 화소전극 및 중앙부 공통전극 위로 형성된 제 2 보호층을 형성하는 단계를 포함하며 상기 드레인 전극의 일 끝단은 상기 화소전극의 일끝단을 덮도록 형성하는 것이 특징이다.
이때, 상기 게이트 배선을 형성하는 단계는 상기 기판 상의 각 화소영역에 상기 공통배선에서 분기하여 상기 데이터 배선과 인접하며 이와 나란하게 배치되는 최외각 공통전극이 형성하는 단계를 포함하는 것이 특징이다.
그리고, 상기 제 1 보호층과 다수의 화소전극과 중앙부 공통전극을 형성하는 단계는, 상기 제 1 보호층 위로 상기 각 화소영역 내에 상기 다수의 화소전극 일끝단을 연결시키는 보조화소패턴과, 상기 다수의 중앙부 공통전극의 일끝단을 연결시키는 보조공통패턴을 형성하는 단계와; 상기 제 1 보호층 및 게이트 절연막에 상기 최외각 공통전극의 일끝단을 노출시키는 공통 콘택홀을 형성하는 단계를 포함한다.
또한, 상기 데이터 배선과 소스 및 드레인 전극을 형성하는 단계는, 상기 최외각 공통전극과 상기 보조공통패턴을 상기 공통 콘택홀을 통해 접촉시키는 연결패턴을 형성하는 단계를 포함한다.
그리고, 상기 게이트 배선을 형성하는 단계는 상기 기판 상에 상기 게이트 배선 일끝단과 연결된 게이트 패드전극을 형성하는 단계를 포함하며, 상기 데이터 배선을 형성하는 단계는 상기 제 1 보호층 위로 상기 게이트 배선 일끝단과 연결된 데이터 패드전극을 형성하는 단계를 포함하며, 상기 제 2 보호층을 형성하는 단계는, 상기 제 2 보호층과 제 1 보호층 및 게이트 절연막을 패터닝함으로써 상기 게이트 패드전극과 데이터 패드전극을 각각 노출시키는 게이트 패드 콘택홀과 데이터 패드 콘택홀을 형성하는 단계와; 상기 제 2 보호층 위로, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드 전극과 연결된 보조 게이트 패드전극과 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드 전극과 연결된 보조 데이터 패드전극을 형성하는 단계를 포함한다.
이때, 상기 제 1 및 제 2 반도체층 콘택홀을 갖는 제 1 보호층과, 상기 제 1 보호층 위로 각 화소영역 내에 서로 엇갈려 교대하는 다수의 화소전극 및 중앙부 공통전극을 형성하는 단계는, 상기 산화물 반도체층 위로 전면에 상기 절연층과 상기 제 1 도전성 물질층을 순차 적층하는 단계와; 상기 제 2 도전성 물질층 위로 제 1 두께를 갖는 제 1 포토레지스트 패턴과 제 1 두께보다 얇은 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 사이로 노출된 상기 제 1 도전성 물질층과 그 하부의 상기 절연층을 제거함으로써 상기 산화물 반도체층을 노출시키는 상기 제 1 및 제 2 반도체층 콘택홀을 형성하고, 동시에 상기 게이트 절연막까지 제거함으로써 상기 최외각 공통전극의 일끝단을 노출시키는 상기 공통 콘택홀을 형성하는 단계와; 애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출되는 상기 제 1 도전성 물질층을 제거함으로써 상기 다수의 화소전극과 이의 일끝단을 연결시키는 상기 보조화소패턴과, 상기 다수의 중앙부 공통전극과 이의 일끝단을 연결시키는 보조공통패턴을 형성하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다.
또한, 상기 제 2 보호층을 형성하는 단계는, 상기 데이터 배선과 소스 및 드레인 전극 및 다수의 화소전극과 중앙부 공통전극 위로 전면에 상기 제 2 보호층을 형성 단계와; 상기 제 2 보호층 위로 상기 게이트 및 데이터 패드 전극에 대응하여 상기 제 2 보호층을 노출시키는 제 3 포토레지스트 패턴을 형성하는 단계와; 상기 제 3 포토레지스트 패턴 사이로 노출된 상기 제 2 보호층과 그 하부에 위치하는 제 1 보호층 및 게이트 절연막을 제거함으로써 상기 게이트 패드전극과 데이터 패드전극을 노출시키는 상기 게이트 및 데이터 패드 콘택홀을 형성하는 단계와; 상기 제 3 포토레지스트 패턴 위로 전면에 상기 제 2 도전성 물질층을 형성하는 단계와; 리프트 오프 공정을 진행하여 상기 제 3 포토레지스트 패턴과 이의 상부에 형성된 상기 제 2 도전성 물질층을 함께 제거함으로써 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드 전극과 연결된 보조 게이트 패드전극과 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드 전극과 연결된 보조 데이터 패드전극을 형성하는 단계를 포함하는 것이 특징이다.
한편, 상기 제 2 도전성 물질층을 형성하기 이전에 상기 제 3 포토레지스트 패턴에 대해 등방성의 애싱을 실시함으로서 상기 제 3 포토레지스트 패턴의 두께 및 폭을 줄여 상기 게이트 및 데이터 패드 콘택홀 주변의 상기 제 2 보호층을 노출시키는 단계를 포함하는 것이 특징이다.
본 발명은, 박막트랜지스터(Tr)에 있어서 제 1 보호층이 아일랜드 형태의 산화물 반도체층의 채널이 형성되는 부분에 대응하여 구비되어 에치스토퍼의 역할을 하는 동시에 보호층의 역할을 함으로써 종래와 같이 산화물 반도체층에 대응하여 아일랜드 형태의 에치스토퍼 형성을 위한 공정을 생략할 수 있으므로 이를 구비한 어레이 기판의 경우 마스크 저감을 통해 공정 단순화의 효과를 갖는다.
또한, 상기 에치스토퍼의 역할을 하는 제 1 보호층은 상기 산화물 반도체층과 중첩 형성될 뿐 아니라 상기 어레이 기판 전면에 형성됨으로써 게이트 전극과 이와 중첩하는 소스 및 드레인 전극 사이에는 게이트 절연막과 제 1 보호층이 구비되는 구성이 되므로 종래의 단일층 구조의 보호층을 갖는 어레이 기판 대비 소스 및 드레인 전극과 이와 중첩되는 게이트 전극간의 거리가 상대적으로 증가하게 됨으로써 기생용량(Cgs)을 저감시키는 효과를 가지며, 이에 의해 박막트랜지스터(Tr)의 특성 및 화소전극의 충전 특성을 향상시키는 동시에 기생용량 변화에 따른 수직 크로스 토크 발생을 저감시키는 효과를 갖는다.
또한, 종래와 같이 에치스토퍼와 소스 및 드레인 전극의 중첩 마진을 필요로 하지 않으므로 채널 길이를 줄일 수 있으므로 각 화소영역 내에서 박막트랜지스터(Tr)의 크기를 종래대비 작게 형성할 수 있으므로 개구율을 향상시키는 효과가 있다.
또한, 데이터 배선과 공통전극 및 화소전극을 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구성을 이루도록 하여 멀티 도메인 구조를 이룸으로써 방위각에 따른 색편차를 저감시키는 효과가 있다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터(Tr)를 포함하여 절단한 단면을 도시한 도면.
도 2는 종래의 산화물 반도체층을 갖는 박막트랜지스터(Tr)를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 본 발명의 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터(Tr)를 포함하는 액정표시장치용 어레이 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역에 대한 평면도.
도 4는 본 발명의 실시예의 제 1 변형예에 따른 산화물 반도체층을 갖는 박막트랜지스터(Tr)를 포함하는 액정표시장치용 어레이 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역에 대한 평면도.
도 5는 본 발명의 실시예의 제 2 변형예에 따른 산화물 반도체층을 갖는 박막트랜지스터(Tr)를 포함하는 액정표시장치용 어레이 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역에 대한 평면도.
도 6은 도 3을 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 단면도.
도 7은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 있어 게이트 패드전극이 구비된 게이트 패드부와 데이터 패드전극이 구비된 데이터 패드부에 대한 단면도.
도 8a 내지 도 8n은 도 3을 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 9a 내지 도 9n은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 있어 게이트 패드전극이 구비된 게이트 패드부(GPA)와 데이터 패드전극이 구비된 데이터 패드부(DPA)에 대한 제조 단계별 공정 단면도.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터(Tr)를 포함하는 액정표시장치용 어레이 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역에 대한 평면도이다.
도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)은 베이스를 이루는 유리 또는 플라스틱 재질의 투명한 절연기판(미도시) 상에 게이트 절연막(미도시)을 사이에 두고 그 하부 및 그 상부로 서로 종횡으로 연장되어 교차함으로서 다수의 화소영역(P)을 정의하는 다수의 게이트 배선(103)과 데이터 배선(135) 이 형성되어 있다.
또한, 상기 절연기판(미도시) 상에는 각 화소영역(P) 별로 상기 게이트 배선(103)과 동일한 물질로 이루어지며 상기 게이트 배선(103)과 이격하며 공통배선(107)이 구비되고 있으며, 상기 공통배선(107)에서 분기하여 각 화소영역(P)의 외측으로 상기 데이터 배선(135)과 나란하게 최외각 공통전극(109)이 구비되고 있다.
또한, 상기 각 화소영역(P)에 있어 상기 게이트 배선(103)과 데이터 배선(135)의 교차하는 부근에는 이들 게이트 배선(103) 및 데이터 배선(135)과 연결되며 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다.
이때, 상기 박막트랜지스터(Tr)는 순차 적층된 상기 게이트 전극(105), 게이트 절연막(미도시), 산화물 반도체층(120), 제 1 및 제 2 반도체층 콘택홀(128a, 128b)을 가지며 에치스토퍼의 역할을 하는 제 1 보호층(미도시), 서로 이격하며 각각 상기 제 1 및 제 2 반도체층 콘택홀(128a, 128b)을 통해 상기 산화물 반도체층(120)과 접촉하는 소스 전극(137) 및 드레인 전극(139)으로 구성되고 있다.
따라서, 전술한 구성을 갖는 박막트랜지스터(Tr)는 상기 제 1 보호층(미도시)이 상기 산화물 반도체층(120)에 있어 채널이 형성되는 부분에 대응하여 구비되어 에치스토퍼의 역할을 하는 동시에 보호층의 역할을 함으로써 종래와 같이 산화물 반도체층에 대응하여 아일랜드 형태의 에치스토퍼 형성을 위한 공정을 생략할 수 있으므로, 이를 구비한 어레이 기판의 경우 마스크 저감을 통해 공정 단순화의 효과를 갖는다.
또한, 상기 에치스토퍼의 역할을 하는 상기 제 1 보호층(미도시)은 상기 산화물 반도체층(120)과 중첩 형성될 뿐 아니라 상기 어레이 기판(101) 전면에 형성됨으로써 이의 상부에 구비되는 제 2 보호층(미도시)과 더불어 보호층의 역할을 한다.
따라서, 상기 게이트 전극(105)과 이와 중첩하는 소스 및 드레인 전극(137, 139) 사이에는 게이트 절연막(미도시)과 제 1 보호층(미도시)이 구비되는 구성이 되므로 게이트 전극(105)과 소스 및 드레인 전극(137, 139) 사이에 게이트 절연막만이 구비되는 종래의 어레이 기판(도 2의 71) 대비 소스 및 드레인 전극(137, 139)과 이와 중첩되는 게이트 전극(105)간의 거리가 상대적으로 증가하게 됨으로써 기생용량(Cgs)이 저감되며 이에 의해 화소전극(132)의 충전 특성을 향상시킬 수 있으며, 이러한 기생용량 변화에 의해 발생되는 수직 크로스 토크 현상을 저감시킬 수 있다.
또한, 각 화소영역(P) 내부에는 상기 제 1 보호층(미도시) 위로 상기 공통배선(107)과 중첩하며 상기 드레인 전극(139)과 직접 접촉하는 보조화소패턴(130)이 구비되고 있다. 이때, 상기 보조화소패턴(130)은 상기 공통배선(107)과 중첩 형성됨으로써 서로 중첩하는 부분이 스토리지 커패시터(StgC)를 이루고 있다.
또한, 각 화소영역(P)의 내부에는 상기 보조화소패턴(130)에서 분기하여 상기 데이터 배선(135)과 나란하게 배치되는 다수의 바 형태의 화소전극(132)이 구비되고 있다.
또한, 각 화소영역(P)의 내부에는 상기 제 1 보호층 위로 상기 보조화소패턴(130)과 마주하며 보조공통패턴(134)이 구비되고 있다. 이때, 상기 보조공통패턴(134)은 상기 최외각 공통전극(109)의 일끝단을 노출시키는 공통콘택홀(129)을 통해 연결패턴(140)을 개재하여 상기 최외각 공통전극(109)과 접촉하고 있다.
그리고, 각 화소영역(P)의 내부에는 상기 보조공통패턴(134)에서 분기하여 상기 다수의 화소전극(132)과 엇갈려 교대하며 다수의 바(bar) 형태를 이루는 중앙부 공통전극(133)이 형성되고 있다.
또한, 각 화소영역(P) 내부에는 상기 드레인 전극(139)과 연결된 보조화소패턴(130)이 구비되고 있으며 상기 보조화소패턴(130)에서 분기하며 다수의 바(bar) 형태를 가지며 상기 바(bar) 형태의 중앙부 공통전극(133)과 교대하며 다수의 화소전극(132)이 형성되고 있다.
이때, 바(bar) 형태를 갖는 상기 최외각 및 중앙부 공통전극(109, 133)과 화소전극(132)은 상기 게이트 배선(103)과 나란한 각 화소영역(P)의 중앙부에 위치하는 가상의 기준선을 기준으로 대칭적으로 소정의 각도를 가지며 꺾여진 구성을 이룸으로써 각 화소영역(P)의 중앙부를 기준으로 이의 상부와 하부는 상기 공통전극(109, 133)과 화소전극(132)의 방향을 달리하여 형성됨으로써 서로 다른 도메인 영역을 이루는 것이 특징이다.
이렇게 하나의 화소영역(P) 내에서 공통전극(109, 133)과 화소전극(132)이 방향을 달리하여 형성함으로써 이중 도메인을 구현한 것은 사용자의 시야각에 변화에 따른 색차를 억제하여 표시품질을 향상시키기 위함이다.
한편, 이들 다수의 화소전극(132) 및 공통전극(109, 133)이 각 화소영역(P) 내에서 꺾인 구성을 가짐으로써 상기 데이터 배선(135) 또한 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 구성을 갖는 것이 특징이다.
이때, 상기 데이터 배선(135)은 각 화소영역(P)별로 분리 형성된 것이 아니라 표시영역 전체에 대해 연결된 구성을 가지므로 상기 데이터 배선(135)은 표시영역에 있어서는 각 화소영역(P)의 중앙부를 기준으로 꺾인 지그재그 형태를 이루는 것이 특징이다.
한편, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)의 경우, 상기 공통전극(109, 133)과 화소전극(132) 및 데이터 배선(135)이 각 화소영역(P)의 중앙부를 기준으로 꺾인 구성을 이룸으로써 이중 도메인 구조를 이루는 것을 일례로 보이고 있지만, 상기 공통전극(109, 133)과 화소전극(132) 및 데이터 배선(135)은 반드시 각 화소영역(P)의 중앙부를 기준으로 꺾인 구조를 이룰 필요는 없으며, 직선 형태를 이룰 수도 있다.
이러한 구성을 갖는 본 발명의 실시예에 따른 어레이 기판(101)은 상기 박막트랜지스터(Tr)가 실질적으로 게이트 배선(103)상에 위치함으로써 화소영역(P)의 개구율을 향상시키는데 일조하고 있는 것을 보이고 있다.
한편, 상기 박막트랜지스터(Tr)의 평면 구성을 살펴보면, 상기 데이터 배선(135)에서 분기한 소스 전극(137)은 절곡부를 가지며 절곡 형성된 부분이 상기 게이트 배선(103)의 길이방향 보다 폭 방향으로 더 넓은 폭을 갖도록 형성되는 것이 특징이며, 이와 대응하는 드레인 전극(139) 또한 상기 게이트 배선(103)의 폭 방향과 길이 방향으로 상기 소스 전극(137)과 동일한 폭을 가지며 형성되고 있다.
이때, 상기 소스 전극(137)과 드레인 전극(139)과 중첩하며 이들 두 전극(137, 139) 사이의 이격영역에 아일랜드 형태로 형성되는 상기 산화물 반도체층(120)은 상기 게이트 배선(103)의 길이 방향으로의 양 끝단이 각각 상기 소스 전극(137)과 드레인 전극(139)의 중첩하도록 형성되고 있는 것이 특징이다.
따라서, 이러한 구성을 갖는 본 발명의 실시예에 따른 어레이 기판(101)은 상기 박막트랜지스터(Tr)의 산화물 반도체층(120)에 구비되는 채널은 "I"형태를 이루는 것이 특징이다.
한편, 이러한 구성을 갖는 박막트랜지스터(Tr)는 다양하게 변형 될 수 있다.
도 3과 도 4는 각각 본 발명의 일 실시예에 따른 제 1 및 제 2 변형예에 따른 어레이 기판의 하나의 화소영역(P)을 도시한 평면도이다. 박막트랜지스터(Tr)의 평면 구성을 제외하고는 모두 본 발명의 일 실시예와 동일한 구성을 가지므로 차별점이 있는 박막트랜지스터(Tr)의 평면 구조를 위주로 설명한다. 이때, 제 1 및 제 2 변형예에 있어서 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였다.
우선, 도 3을 참조하면, 본 발명의 제 1 변형예의 경우, 실시예 대비 게이트 배선(103) 상에 위치하는 소스 전극(137)과 드레인 전극(139)의 상기 게이트 배선(103)의 길이 방향으로의 폭이 상대적으로 줄어들어 아일랜드 형태를 갖는 산화물 반도체층(120)에 있어 상기 게이트 배선(103)의 길이 방향으로의 양 끝단이 각각 상기 소스 전극(137)과 드레인 전극(139)의 끝단 외측에 위치하는 것이 특징이다.
즉, 데이터 배선(135)으로부터 분기하는 소스 전극(137)은 상기 데이터 배선(135)으로부터 분기한 부분의 폭과 절곡 형성된 부분의 폭이 동일한 폭을 가지며, 이와 대응하는 드레인 전극(139) 또한 상기 게이트 배선(103)의 길이 방향의 폭이 상기 소스 전극(137)의 절곡부와 동일한 크기를 갖는 것이 특징이다.
이러한 제 1 변형예에 따른 박막트랜지스터(Tr)의 경우, 소스 전극(137)과 드레인 전극(139)이 게이트 전극(105)과 중첩하는 면적이 줄어들게 됨으로써 실시예 보다도 서로 중첩하는 게이트 전극(105)과 소스 전극(137) 또는 게이트 전극(105)과 드레인 전극(139)간에 발생되는 기생용량이 더욱 저감될 수 있으므로 이러한 기생용량에 기인하는 박막트랜지스터(Tr)의 특성 저감 및 수직 크로스 토크 발생의 문제를 더욱 억제하는 효과를 갖는다.
한편, 도 4를 참조하면, 본 발명의 제 2 변형예의 경우, 제 1 변형예에 따른 박막트랜지스터(Tr)의 대비 소스 및 드레인 전극(139)의 게이트 배선(103)의 길이방향으로의 폭을 더욱 저감시킨 것으로 상기 산화물 반도체층(120)을 노출시키는 반도체층 콘택홀(128a, 128b)을 형성할 수 있을 정도의 폭을 갖도록 구성한 것으로, 상기 소스 전극(137)의 절곡된 부분은 상기 데이터 배선(135)으로부터 분기하는 부분의 폭보다 더 작은 폭을 갖는 것이 특징이다.
이러한 구성을 갖는 제 2 변형예의 경우 제 1 변형예에 따른 박막트랜지스터(Tr) 보다 게이트 전극(105)과 소스 및 드레인 전극(137, 139)이 중첩함에 기인한 기생용량(Cgs)을 더욱 저감시킬 수 있으므로 기생용량(Cgs)에 기인하는 박막트랜지스터(Tr)의 특성 저감 및 수직 크로스 토크 발생의 문제를 더욱 억제하는 효과를 갖는다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 단면 구성에 대해 설명한다. 단면 구성은 실시예와 제 1 및 제 2 변형예가 거의 유사하므로 실시예에 대해서만 설명한다.
도 6은 도 3을 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 단면도이며, 도 7은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 있어 게이트 패드전극이 구비된 게이트 패드부와 데이터 패드전극이 구비된 데이터 패드부에 대한 단면도이다. 이때 설명의 편의를 위해 각 화소영역(P)에 있어 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 부분을 스위칭 영역(TrA)이라 정의한다.
도시한 바와같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)은 베이스를 이루는 투명한 절연기판(101) 예를들면 유리 또는 유연한 특성을 갖는 플라스틱 기판 상에 일방향으로 연장하는 게이트 배선(도 3의 103)이 형성되어 있으며, 상기 게이트 배선(도 3의 103)에서 이격하여 나란하게 공통배선(도 3의 107)이 형성되어 있다.
이때, 상기 스위칭 영역(TrA)에 대응하여 상기 게이트 배선(도 3의 103)은 그 자체로써 그 일부 영역이 게이트 전극(105)을 이루고 있다.
각 화소영역(P) 내부에는 상기 기판(101) 상에 상기 공통배선(도 3의 107)에서 분기하여 데이터 배선(135)과 인접하며 최외각 공통전극(109)이 형성되어 있으며, 상기 스토리지 영역(StgA)에는 상기 공통배선(도 3의 107) 자체로서 제 1 스토리지 전극(108)을 이루고 있다.
그리고, 게이트 패드부(GPA)에 있어서는 상기 기판(101) 상에 상기 게이트 배선(도 3의 103)의 일끝단과 연결되며 게이트 패드전극(113)이 형성되고 있다.
다음, 상기 게이트 배선(도 3의 103)과 게이트 전극(105)과 상기 공통배선(도 4의 107)과 최외각 공통전극(109) 및 게이트 패드전극(113) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트 절연막(116)이 형성되어 있다.
그리고, 상기 게이트 절연막(116) 위로 상기 스위칭 영역(TrA)에 있어 상기 게이트 전극(105)에 대응하여 아일랜드 형태로 산화물 반도체 물질인 징크 옥사이드(ZnO) 계열의 산화물 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 산화물 반도체층(120)이 형성되고 있다.
다음, 상기 산화물 반도체층(120) 위로 상기 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제 1 보호층(125)이 형성되어 있다.
이때, 상기 제 1 보호층(125)은 상기 각 산화물 반도체층(120)에 대응하여 상기 산화물 반도체층(120)의 중앙부를 기준으로 양 끝단의 상면을 각각 노출시키는 제 1 및 제 2 반도체층 콘택홀(128a, 128b)이 구비되고 있는 것이 특징이며, 상기 최외각 공통전극(109)의 일끝단에 대해서는 그 하부에 위치하는 게이트 절연막(116)과 더불어 공통 콘택홀(도 3의 129)이 구비되고 있다.
상기 산화물 반도체층(120)은 실질적으로 채널이 형성되는 중앙부는 상기 제 1 보호층(125)이 덮여 있으므로 추후 소스 및 드레인 전극(137, 139) 형성 시 이를 패터닝하기 위한 식각액에 노출되지 않으며, 산화물 반도체 물질로 이루어지는 특성 상 오믹콘택층을 필요로 하지 않으므로 오믹콘택층의 분리시키기 위한 건식식각에 노출되지 않으므로 채널이 형성되는 부분이 손상됨으로써 발생되는 박막트랜지스터(Tr)의 특성 저하를 원천적으로 방지할 수 있는 것이 특징이다.
한편, 상기 제 1 보호층(125) 상부에는 각 화소영역(P) 내에 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 보조화소패턴(130)과 보조공통패턴(도 3의 134)이 서로 마주하며 형성되고 있다. 이때 상기 보조화소패턴(130)은 상기 공통배선(도 3의 107)과 중첩하도록 형성됨으로서 제 2 스토리지 전극을 이루며, 상기 보조공통패턴(도 3의 134)은 상기 공통 콘택홀(도 3의 129)을 통해 연결패턴(도 3의 140)을 개재하여 상기 최외각 공통전극(109)과 접촉하는 것이 특징이다.
또한, 상기 제 1 보호층(125) 위로 각 화소영역(P) 내부에는 상기 보조화소패턴(130)에서 분기하여 일정간격 이격하며 다수의 바(bar) 형태의 화소전극(132)이 형성되고 있으며, 더불어 상기 각 화소전극(132)과 교대하며 상기 보조공통패턴(도 3의 134)에서 분기하여 다수의 바(bar) 형태의 중앙부 공통전극(133)이 형성되고 있다.
한편, 상기 제 1 보호층(125) 상부에는 상기 스위칭 영역(TrA)에 있어 상기 제 1 및 제 2 반도체층 콘택홀(128a, 128b)을 통해 상기 산화물 반도체층(120)과 각각 접촉하며 상기 산화물 반도체층(120) 상에서 서로 이격하는 소스 전극(137) 및 드레인 전극(139)이 형성되고 있다. 이때, 상기 소스 전극(137)은 상기 데이터 배선(135)에서 분기하고 있으며, 상기 드레인 전극(139)의 일끝단은 상기 보조화소패턴(130)의 일끝단을 덮으며 접촉하고 있는 것이 특징이다.
상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(105), 게이트 절연막(116), 산화물 반도체층(120), 제 1 및 제 2 반도체층 콘택홀(128a, 128b)을 가지며 에치스토퍼의 역할을 하는 제 1 보호층(125), 서로 이격하며 각각 상기 반도체층 콘택홀을 통해 상기 산화물 반도체층(120)과 접촉하는 소스 전극(137) 및 드레인 전극(139)은 박막트랜지스터(Tr)를 이룬다.
이때, 상기 박막트랜지스터(Tr)의 평면 구성은 다양하게 변형될 수 있으며 도 3 내지 도 5를 통해 설명했으므로 그 설명은 생략한다.
한편, 데이터 패드부(DPA)에는 상기 제 1 보호층(125) 위로 상기 데이터 배선(135)의 일끝단과 연결되며 데이터 패드전극(141)이 형성되어 있다.
또한, 상기 데이터 배선(135)과 박막트랜지스터(Tr), 화소전극(132)과 공통전극과, 보조화소패턴(130) 및 보조공통패턴(도 3의 134) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제 2 보호층(145)이 형성되어 있다.
이때, 상기 게이트 패드부(GPA)에는 상기 제 2 보호층(145)과 그 하부의 제 1 보호층(125) 및 게이트 절연막(116)이 제거되어 상기 게이트 패드전극(113)을 노출시키는 게이트 패드 콘택홀(146)이 구비되고 있으며, 상기 데이터 패드부(DPA)에는 상기 제 2 보호층(145)이 제거되어 상기 데이터 패드전극(141)을 노출시키는 데이터 패드 콘택홀(147)이 구비되고 있다.
또한, 상기 제 2 보호층(145) 위로 상기 게이트 패드부(GPA)에는 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며 상기 게이트 패드 콘택홀(146)을 통해 상기 게이트 패드전극(113)과 접촉하는 보조 게이트 패드전극(152)이 구비되고 있으며, 상기 데이터 패드부(DPA)에는 상기 보조 게이트 패드전극(152)을 이루는 동일한 물질로 상기 데이터 패드 콘택홀(147)을 통해 상기 데이터 패드전극(141)과 접촉하는 보조 데이터 패드전극(154)이 구비됨으로서 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)이 완성되고 있다.
한편, 바(bar) 형태를 갖는 다수의 화소전극(132)과 공통전극(109, 133)은 직선 형태를 이룰 수도 있으며 또는 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 구성을 이룰 수도 있다.
이러한 구성을 갖는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)은 상기 산화물 반도체층(120)에 있어 채널이 형성되는 부분에 대응하여 에치스토퍼의 역할을 하는 동시에 보호층의 역할을 하는 상기 제 1 보호층(125)이 구비됨으로써 종래와 같이 산화물 반도체층에 대응하여 아일랜드 형태의 에치스토퍼 형성한 어레이 기판의 제조 방법 대비 위한 공정을 생략할 수 있으므로 이를 구비한 어레이 기판(101)의 경우 마스크 저감을 통해 공정 단순화의 효과를 갖는다.
또한 에치스토퍼의 역할을 하는 상기 제 1 보호층(125)은 상기 산화물 반도체층(120)과 중첩 형성될 뿐 아니라 상기 어레이 기판(101) 전면에 형성됨으로써 상기 게이트 전극(105)과 이와 중첩하는 소스 및 드레인 전극(137, 139) 사이에는 게이트 절연막(116)과 제 1 보호층(125)이 구비되는 구성이 되므로 종래의 아일랜드 형태의 에치스토퍼를 구비한 어레이 기판(101) 대비 소스 및 드레인 전극(137, 139)과 이와 중첩되는 게이트 전극(105)간의 거리가 상대적으로 증가하게 됨으로써 기생용량(Cgs)이 저감되는 장점이 있다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 8a 내지 도 8n은 도 3을 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 9a 내지 도 9n은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 있어 게이트 패드전극이 구비된 게이트 패드부(GPA)와 데이터 패드전극(141)이 구비된 데이터 패드부(DPA)에 대한 제조 단계별 공정 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P) 내의 박막트랜지스터(Tr)가 형성될 부분을 스위칭 영역(TrA)이라 정의한다.
우선, 도 8a, 9a에 도시한 바와 같이, 투명한 절연기판(101) 예를 들어 유리 또는 플라스틱으로 이루어진 기판(101) 상에 제 1 금속물질 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 이중층 구조를 갖는 제 1 금속층(미도시)을 형성한다.
이후, 상기 제 1 금속층(미도시)을 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상 및 식각 등 일련의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 화소영역(P)의 경계에 일 방향으로 연장하는 게이트 배선(103)과 이와 이격하여 나란하게 연장하는 공통배선(도 3의 107)을 형성하고, 동시에 각 화소영역(P) 내에 상기 공통배선(도 3의 107)에서 분기하여 추후 형성되는 데이터 배선(도 8n의 135)과 최 인접하여 이와 나란하게 배치되는 최외각 공통전극(109)을 형성한다.
그리고, 게이트 패드부(GPA)에 있어서 상기 게이트 배선(103)의 일끝단과 연결된 게이트 패드전극(113)을 형성한다.
이후, 상기 게이트 배선(도 3의 103)과 공통배선(도 3의 107)과 최외각 공통전극(109) 및 게이트 패드전극(113) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘을 증착하여 상기 기판(101) 전면에 게이트 절연막(116)을 형성한다.
다음, 도 8b, 9b에 도시한 바와 같이, 상기 게이트 절연막(116) 위로 산화물 반도체 물질로서 징크 옥사이드(ZnO) 계열의 산화물 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나를 증착하거나 또는 도포하여 산화물 반도체 물질층(미도시)을 형성한다.
이후, 상기 산화물 반도체 물질층(미도시)에 대해 포토레지스트의 도포, 노광, 현상 및 식각 등의 단위 공정을 포함하는 마스크 공정을 실시하여 패터닝함으로써 각 스위칭 영역(TrA)의 상기 게이트 전극(105)과 대응하여 아일랜드 형태를 갖는 산화물 반도체층(120)을 형성한다.
다음, 도 8c, 9c에 도시한 바와 같이, 상기 산화물 반도체층(120) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘을 전면에 증착하여 제 1 보호층(125)을 형성하고, 연속하여 상기 제 1 보호층(125) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 전면에 도전성 물질층(126)을 형성한다.
다음, 도 8d, 9d에 도시한 바와 같이, 상기 도전성 물질층(126) 상부로 포토레지스트를 도포하여 전면에 제 1 포토레지스트층(미도시)을 형성하고, 이에 대해 빛의 투과영역과 차단영역 및 반투과영역을 갖는 노광 마스크(미도시)를 이용한 회절노광 또는 하프톤 노광을 실시하고, 상기 회절노광 또는 하프톤 노광된 포토레지스트층(미도시)을 현상함으로써 제 1 두께를 갖는 제 1 포토레지스트 패턴(190a)과 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(190b)을 형성한다.
이때, 상기 제 1 포토레지스트 패턴(1901a)은 추후 바(bar) 형태의 중앙부 공통전극(도 8n의 133)과 화소전극(도 8n의 132), 보조화소패턴(도 8n의 130) 및 보조공통패턴(도 3의 134)이 형성될 부분에 대응하여 위치하도록 형성하며, 상기 산화물 반도체층(120)의 양 끝단의 상면과 최외각 공통전극(109)의 일끝단에 대응해서는 상기 제 1 포토레지스트층(미도시)이 제거되어 상기 도전성 물질층(126)이 노출되도록 하며, 그 이외의 영역에서는 제 2 포토레지스트 패턴(190b)이 위치하도록 한다.
다음, 도 8e, 9e에 도시한 바와 같이, 상기 제 1 및 제 2 포토레지스트 패턴(190a, 190b) 사이로 노출된 상기 도전성 물질층(126)과 그 하부에 위치하는 제 1 보호층(125)과 더불어 게이트 절연막(116)을 연속하여 식각함으로써 상기 산화물 반도체층(120)의 양끝단 상면을 각각 을 노출시키는 제 1 및 제 2 반도체층 콘택홀(128a, 128b)과, 상기 최외각 공통전극(109)의 일끝단을 노출시키는 공통 콘택홀(도 3의 129)을 형성한다.
다음, 도 8f, 9f에 도시한 바와 같이, 애싱(ashing)을 실시하여 상기 제 2 포토레지스트 패턴(도 8e의 190b)을 제거함으로서 상기 도전성 물질층(126)을 노출시킨다. 이때, 상기 제 1 포토레지스트 패턴(190a)의 두께도 줄어들지만 여전히 도전성 물질층(126) 상에 남아있다.
다음, 도 8g, 9g에 도시한 바와 같이, 상기 제 1 포토레지스트 패턴(190a) 외부로 노출된 상기 도전성 물질층(도 8f의 126)을 제거함으로써 상기 제 1 포토레지스트 패턴(190a) 하부로 서로 마주하는 보조화소패턴(130) 및 보조공통패턴(도 3의 134)과, 상기 보조화소패턴(130)에서 분기한 다수의 바(bar) 형태의 화소전극(132)과, 상기 보조공통패턴(도 3의 134)에서 분기하며 상기 다수의 화소전극(132)과 교대하는 다수의 바(bar) 형태의 공통전극(133)을 형성한다.
다음, 도 8h, 9h에 도시한 바와 같이, 스트립(strip)을 진행하여 상기 제 1 포토레지스트 패턴(도 8g의 190a)을 제거한다. 이때, 서로 중첩하여 상기 공통배선(도 3의 107)과 보조화소패턴(130)은 이들 두 구성요소 사이에 개재된 게이트 절연막(116)과 제 1 보호층(125)을 유전체층으로 하여 각각 제 1 스토리지 전극(108) 및 제 2 스토리지 전극(130)을 이룸으로써 스토리지 커패시터(StgC)를 구성한다.
다음, 도 8i, 9i에 도시한 바와 같이, 상기 다수의 바(bar) 형태의 공통전극(133)과 화소전극(132), 보조화소패턴(130) 및 보조공통패턴(도 3의 134) 위로 저저항 금속물질 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착하여 전면에 단일층 또는 이중층 구조를 갖는 제 2 금속층(미도시)을 형성한다.
이후, 상기 제 2 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로서 상기 제 1 보호층(125) 상에 상기 게이트 배선(도 3의 103)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(135)을 형성하고, 상기 스위칭 영역(TrA)에는 상기 산화물 반도체층(120)에 대응하여 이의 양끝단을 각각 노출시키는 제 1 및 제 2 반도체층 콘택홀(128a, 128b)과 각각 접촉하며 서로 이격하는 소스 전극(137) 및 드레인 전극(139)을 형성한다.
이때, 상기 소스 전극(137)은 상기 데이터 배선(135)에서 분기한 형태를 이루며, 상기 드레인 전극(139)은 그 일끝단이 상기 보조화소패턴(130)의 일끝단을 덮는 형태를 이루도록 하는 것이 특징이다.
그리고 각 화소영역(P)에는 상기 공통 콘택홀(도 3의 129)에 대응하여 상기 최외각 공통전극(109)의 일끝단과 상기 보조공통패턴(도 3의 134)과 접촉시키는 연결패턴(도 3의 140)을 형성하고, 데이터 패드부(DPA)에 있어서는 상기 제 1 보호층(125) 위로 상기 데이터 배선(135)의 일끝단과 연결된 데이터 패드전극(141)을 형성한다.
한편, 이러한 공정 진행에 의해 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(105), 게이트 절연막(116), 산화물 반도체층(120), 제 1 및 제 2 반도체층 콘택홀(128a, 128b)을 가지며 에치스토퍼의 역할을 하는 제 1 보호층(125), 서로 이격하며 상기 제 1 및 제 2 반도체층 콘택홀(128a, 128b)을 통해 상기 산화물 반도체층(120)과 접촉하는 소스 전극(137) 및 드레인 전극(139)은 박막트랜지스터(Tr)를 이룬다.
다음, 도 8j, 9j에 도시한 바와 같이, 상기 박막트랜지스터(Tr)와 데이터 배선(135) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘을 전면에 증착하여 제 2 보호층(145)을 형성한다.
다음, 도 8k, 9k에 도시한 바와 같이, 상기 제 2 보호층(145) 위로 포토레지스트를 도포하여 제 2 포토레지스트층(미도시)을 형성한다. 이후 이러한 제 2 포토레지스트층(미도시)에 대해 마스크 공정을 진행하여 상기 게이트 및 데이터 패드부(GPA, DPA)에 있어 각각 상기 게이트 패드전극(113)과 데이터 패드전극(141)에 대응하여 상기 제 2 보호층(145)을 노출시키는 제 3 포토레지스트 패턴(191)을 형성한다.
다음, 상기 제 3 포토레지스트 패턴(191) 사이로 노출된 상기 제 2 보호층(145)과 그 하부의 제 1 보호층(125) 및 게이트 절연막(116)을 연속하여 식각함으로써 상기 게이트 패드부(GPA)에는 상기 게이트 패드전극(113)을 노출시키는 게이트 패드 콘택홀(146)을 형성하고, 상기 데이터 패드부(DPA)에는 상기 데이터 패드전극(141)을 노출시키는 데이터 패드 콘택홀(147)을 형성한다.
다음, 도 8l, 9l에 도시한 바와 같이, 상기 게이트 및 데이터 패드 콘택홀(146, 147)이 구비된 기판(101)에 대응하여 등방성의 애싱(ashing)을 실시함으로써 상기 제 3 포토레지스트 패턴(191)의 두께와 폭을 줄인다.
이러한 등방성의 애싱(ashing) 공정 진행에 의해 상기 게이트 및 데이터 패드 콘택홀(146, 147)에 주변의 제 3 포토레지스트 패턴(191)의 폭이 줄어듦으로 상기 게이트 및 데이터 패드 콘택홀(146, 147) 주변으로 상기 제 2 보호층(145)이 노출된다.
다음, 도 8m, 9m에 도시한 바와 같이, 상기 폭이 줄어든 상기 제 3 포토레지스트 패턴(191) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 제 2 도전성 물질층(150)을 형성한다.
다음, 도 8n, 9n에 도시한 바와 같이, 상기 제 2 도전성 물질층(도 8m의 150)이 구비된 기판(101)을 상기 제 3 포토레지스트 패턴(도 8m의 191) 제거를 위한 스트립 액에 노출시킴으로써 상기 제 3 포토레지스트 패턴(도 8m의 191)과 이의 상부에 형성된 제 2 도전성 물질층(도 8m의 150)까지 함께 제거함으로서 상기 게이트 패드부(GPA)에 있어서는 상기 게이트 패드 콘택홀(146)을 통해 상기 게이트 패드전극(113)과 접촉하는 보조 게이트 패드전극(152)을 형성하고, 동시에 데이터 패드부(DPA)에 있어서는 상기 데이터 패드 콘택홀(147)을 통해 상기 데이터 패드전극(141)과 접촉하는 보조 데이터 패드전극(154)을 형성함으로써 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)을 완성한다.
이때, 상기 제 3 포토레지스트 패턴(도 8m의 191)과 이의 상부에 형성된 제 2 도전성 물질층(도 8m의 150)을 함께 제거하는 공정을 리프트 오프(lift-off) 공정이라 한다.
전술한 방법대로 제조된 어레이 기판(101)은 산화물 반도체층(120)을 구비한 박막트랜지스터(Tr) 포함해서 총 5회의 마스크 공정 진행에 의해 완성됨을 알 수 있으며, 종래의 산화물 반도체층(120)의 금속물질의 식각액과의 접촉에 의한 손상 방지를 위해 아일랜드 형상의 에치스토퍼를 구비한 박막트랜지스터를 구성한 종래의 어레이 기판(도 2의 71)의 제조 방법대비 1회의 마스크 공정이 생략될 수 있으므로 공정 단순화 및 제조 비용 절감의 측면에서 월등히 효과적이라 할 수 있다.
101 : (어레이)기판 105 : 게이트 전극
108 : 제 1 스토리지 전극 109 : 최외각 공통전극
116 : 게이트 절연막 120 : 산화물 반도체층
125 : 제 1 보호층
128a, 128b : 제 1 및 제 2 반도체층 콘택홀
130 : 보조화소패턴(제 1 스토리지 전극)
132 : 화소전극 133 : 중앙부 공통전극
135 : 데이터 배선 137 : 소스 전극
139 : 드레인 전극 145 : 제 2 보호층
StgC : 스토리지 커패시터 Tr : 박막트랜지스터(Tr)
TrA : 스위칭 영역

Claims (18)

  1. 화소영역이 정의된 기판 상에 일방향으로 연장하며 형성된 게이트 배선과 이와 연결된 게이트 전극과, 상기 게이트 배선과 이격하여 나란하게 형성된 공통배선과;
    상기 게이트 배선과 공통배선 위로 전면에 형성된 게이트 절연막;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 아일랜드 형태로 형성된 산화물 반도체층과;
    상기 산화물 반도체층 위로 전면에 형성된 제 1 보호층과;
    상기 제 1 보호층 위로 각 화소영역 내에 서로 교대하며 형성된 다수의 화소전극 및 중앙부 공통전극과;
    상기 제 1 보호층 위로 상기 산화물 반도체층의 일 끝단과 접촉하며 형성된 소스 전극과, 이와 이격하여 상기 산화물 반도체층의 타 끝단과 접촉하며 상기 화소전극의 일끝단을 덮으며 형성된 드레인 전극과;
    상기 제 1 보호층 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 상기 소스 전극과 연결된 데이터 배선과;
    상기 소스 및 드레인 전극과, 다수의 화소전극 및 중앙부 공통전극 위로 형성된 제 2 보호층
    을 포함하는 어레이 기판.
  2. 제 1 항에 있어서,
    상기 기판 상의 각 화소영역에는 상기 공통배선에서 분기하여 상기 데이터 배선과 인접하며 이와 나란하게 배치되는 최외각 공통전극이 형성된 것이 특징인 어레이 기판.
  3. 제 2 항에 있어서,
    상기 각 화소영역에는 상기 제 1 보호층 위로, 상기 다수의 화소전극 일끝단을 연결시키는 보조화소패턴과, 상기 다수의 중앙부 공통전극의 일끝단을 연결시키는 보조공통패턴이 형성되며,
    상기 제 1 보호층 및 게이트 절연막에는 상기 최외각 공통전극의 일끝단을 노출시키는 공통 콘택홀이 구비되며, 상기 최외각 공통전극과 상기 보조공통패턴은 상기 공통 콘택홀을 통해 연결패턴을 개재하여 서로 접촉하는 것이 특징인 어레이 기판.
  4. 제 2 항에 있어서,
    상기 보조화소패턴은 상기 공통배선과 중첩하며 형성됨으로써 서로 중첩하는 상기 공통배선과 게이트 절연막과 제 1 보호층과 보조화소패턴은 스토리지 커패시터를 이루는 것이 특징인 어레이 기판.
  5. 제 1 항에 있어서,
    상기 제 1 보호층에는 상기 산화물 반도체층 양끝단의 상면을 각각 노출시키며 서로 이격하는 제 1 및 제 2 반도체층 콘택홀이 구비되며, 상기 소스 전극 및 드레인 전극은 각각 상기 제 1 및 2 반도체층 콘택홀을 통해 상기 산화물 반도체층과 접촉하는 것이 특징인 어레이 기판.
  6. 제 2 항에 있어서,
    상기 데이터 배선과 상기 다수의 화소전극과 최외각 및 중앙부 공통전극은 상기 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 이룸으로써 각 화소영역이 이중 도메인을 이루는 것이 특징인 액정표시장치용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 기판상에는 상기 게이트 배선의 일끝단과 연결된 게이트 패드전극이 형성되며,
    상기 제 2 보호층 상부에는 상기 게이트 패드 전극과 연결된 보조 게이트 패드전극이 형성되며,
    상기 제 1 보호층 상부에는 상기 데이터 배선의 일끝단과 연결된 데이터 패드전극이 형성되며,
    상기 제 2 보호층 상부에는 상기 데이터 패드 전극과 연결된 보조 데이터 패드전극이 형성된 것이 특징인 어레이 기판.
  8. 제 7 항에 있어서,
    상기 제 2 보호층과 제 1 보호층 및 게이트 절연막에는 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀이 구비되며, 상기 게이트 패드전극과 보조 게이트 패드전극은 상기 게이트 패드 콘택홀을 통해 서로 접촉하며,
    상기 제 2 보호층에는 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀이 구비되며, 상기 데이터 패드전극과 보조 데이터 패드전극은 상기 데이터 패드 콘택홀을 통해 서로 접촉하는 것이 특징인 어레이 기판.
  9. 제 1 항에 있어서,
    상기 소스 전극은 절곡부를 가지며 상기 절곡부를 기준으로 상기 데이터 배선 연결된 제 1 부분과 상기 산화물 반도체층과 접촉하는 제 2 부분으로 이루어지며, 상기 산화물 반도체층은 상기 데이터 배선의 길이방향으로의 양 끝단이 각각 상기 소스 전극의 제 2 부분과 상기 드레인 전극과 중첩하도록 형성된 것이 특징인 어레이 기판.
  10. 제 9 항에 있어서,
    상기 산화물 반도체층은 상기 데이터 배선의 길이방향으로의 양 끝단이 각각 상기 소스 전극의 제 2 부분과 상기 드레인 전극의 외측에 위치하도록 형성된 것이 특징인 어레이 기판.
  11. 화소영역이 정의된 기판 상에 일방향으로 연장하는 게이트 배선과 이와 연결된 게이트 전극 및 상기 게이트 배선과 나란하게 이격하는 공통배선을 형성하는 단계와;
    상기 게이트 배선과 공통배선 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 아일랜드 형태로 산화물 반도체층을 형성하는 단계와;
    상기 산화물 반도체층 위로 전면에 절연층과 제 1 도전성 물질층을 형성하고, 패터닝함으로써 상기 산화물 반도체층의 양끝단 표면을 노출시키는 제 1 및 제 2 반도체층 콘택홀을 갖는 제 1 보호층과, 상기 제 1 보호층 위로 각 화소영역 내에 서로 엇갈려 교대하는 다수의 화소전극 및 중앙부 공통전극을 형성하는 단계와;
    상기 제 1 보호층 위로, 상기 제 1 및 제 2 반도체층 콘택홀을 통해 상기 산화물 반도체층의 일 끝단과 각각 접촉하며 서로 이격하는 소스 전극 및 드레인 전극을 형성하고, 동시에 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계와;
    상기 소스 및 드레인 전극과, 다수의 화소전극 및 중앙부 공통전극 위로 형성된 제 2 보호층을 형성하는 단계
    를 포함하며 상기 드레인 전극의 일 끝단은 상기 화소전극의 일끝단을 덮도록 형성하는 것이 특징인 어레이 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 게이트 배선을 형성하는 단계는 상기 기판 상의 각 화소영역에 상기 공통배선에서 분기하여 상기 데이터 배선과 인접하며 이와 나란하게 배치되는 최외각 공통전극이 형성하는 단계를 포함하는 것이 특징인 어레이 기판의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 1 보호층과 다수의 화소전극과 중앙부 공통전극을 형성하는 단계는,
    상기 제 1 보호층 위로 상기 각 화소영역 내에 상기 다수의 화소전극 일끝단을 연결시키는 보조화소패턴과, 상기 다수의 중앙부 공통전극의 일끝단을 연결시키는 보조공통패턴을 형성하는 단계와;
    상기 제 1 보호층 및 게이트 절연막에 상기 최외각 공통전극의 일끝단을 노출시키는 공통 콘택홀을 형성하는 단계
    를 포함하는 것이 특징인 어레이 기판의 제조 방법.
  14. 제 13 항에 있어서,
    상기 데이터 배선과 소스 및 드레인 전극을 형성하는 단계는,
    상기 최외각 공통전극과 상기 보조공통패턴을 상기 공통 콘택홀을 통해 접촉시키는 연결패턴을 형성하는 단계를 포함하는 것이 특징인 어레이 기판의 제조 방법.
  15. 제 14 항에 있어서,
    상기 게이트 배선을 형성하는 단계는 상기 기판 상에 상기 게이트 배선 일끝단과 연결된 게이트 패드전극을 형성하는 단계를 포함하며,
    상기 데이터 배선을 형성하는 단계는 상기 제 1 보호층 위로 상기 게이트 배선 일끝단과 연결된 데이터 패드전극을 형성하는 단계를 포함하며,
    상기 제 2 보호층을 형성하는 단계는,
    상기 제 2 보호층과 제 1 보호층 및 게이트 절연막을 패터닝함으로써 상기 게이트 패드전극과 데이터 패드전극을 각각 노출시키는 게이트 패드 콘택홀과 데이터 패드 콘택홀을 형성하는 단계와;
    상기 제 2 보호층 위로, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드 전극과 연결된 보조 게이트 패드전극과 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드 전극과 연결된 보조 데이터 패드전극을 형성하는 단계를 포함하는 된 것이 특징인 어레이 기판의 제조 방법.
  16. 제 15 항에 있어서,
    상기 제 1 및 제 2 반도체층 콘택홀을 갖는 제 1 보호층과, 상기 제 1 보호층 위로 각 화소영역 내에 서로 엇갈려 교대하는 다수의 화소전극 및 중앙부 공통전극을 형성하는 단계는,
    상기 산화물 반도체층 위로 전면에 상기 절연층과 상기 제 1 도전성 물질층을 순차 적층하는 단계와;
    상기 제 2 도전성 물질층 위로 제 1 두께를 갖는 제 1 포토레지스트 패턴과 제 1 두께보다 얇은 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 사이로 노출된 상기 제 1 도전성 물질층과 그 하부의 상기 절연층을 제거함으로써 상기 산화물 반도체층을 노출시키는 상기 제 1 및 제 2 반도체층 콘택홀을 형성하고, 동시에 상기 게이트 절연막까지 제거함으로써 상기 최외각 공통전극의 일끝단을 노출시키는 상기 공통 콘택홀을 형성하는 단계와;
    애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거하는 단계와;
    상기 제 2 포토레지스트 패턴이 제거됨으로써 노출되는 상기 제 1 도전성 물질층을 제거함으로써 상기 다수의 화소전극과 이의 일끝단을 연결시키는 상기 보조화소패턴과, 상기 다수의 중앙부 공통전극과 이의 일끝단을 연결시키는 보조공통패턴을 형성하는 단계와;
    상기 제 1 포토레지스트 패턴을 제거하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  17. 제 16 항에 있어서,
    상기 제 2 보호층을 형성하는 단계는,
    상기 데이터 배선과 소스 및 드레인 전극 및 다수의 화소전극과 중앙부 공통전극 위로 전면에 상기 제 2 보호층을 형성 단계와;
    상기 제 2 보호층 위로 상기 게이트 및 데이터 패드 전극에 대응하여 상기 제 2 보호층을 노출시키는 제 3 포토레지스트 패턴을 형성하는 단계와;
    상기 제 3 포토레지스트 패턴 사이로 노출된 상기 제 2 보호층과 그 하부에 위치하는 제 1 보호층 및 게이트 절연막을 제거함으로써 상기 게이트 패드전극과 데이터 패드전극을 노출시키는 상기 게이트 및 데이터 패드 콘택홀을 형성하는 단계와;
    상기 제 3 포토레지스트 패턴 위로 전면에 상기 제 2 도전성 물질층을 형성하는 단계와;
    리프트 오프 공정을 진행하여 상기 제 3 포토레지스트 패턴과 이의 상부에 형성된 상기 제 2 도전성 물질층을 함께 제거함으로써 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드 전극과 연결된 보조 게이트 패드전극과 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드 전극과 연결된 보조 데이터 패드전극을 형성하는 단계를 포함하는 것이 특징인 어레이 기판의 제조 방법.
  18. 제 17 항에 있어서,
    상기 제 2 도전성 물질층을 형성하기 이전에 상기 제 3 포토레지스트 패턴에 대해 등방성의 애싱을 실시함으로서 상기 제 3 포토레지스트 패턴의 두께 및 폭을 줄여 상기 게이트 및 데이터 패드 콘택홀 주변의 상기 제 2 보호층을 노출시키는 단계를 포함하는 것이 특징인 어레이 기판의 제조 방법.
KR1020110099243A 2011-09-29 2011-09-29 어레이 기판 및 이의 제조방법 KR20130035030A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110099243A KR20130035030A (ko) 2011-09-29 2011-09-29 어레이 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110099243A KR20130035030A (ko) 2011-09-29 2011-09-29 어레이 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20130035030A true KR20130035030A (ko) 2013-04-08

Family

ID=48436997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110099243A KR20130035030A (ko) 2011-09-29 2011-09-29 어레이 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20130035030A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078389A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 유기전계발광표시장치 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078389A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 유기전계발광표시장치 제조방법

Similar Documents

Publication Publication Date Title
US9923068B2 (en) Array substrate and method of fabricating the same
KR100920483B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101294232B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
KR20110037307A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR20120046555A (ko) 어레이 기판의 제조방법
KR20070082157A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101951296B1 (ko) 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판
KR101484966B1 (ko) 어레이 기판 및 이의 제조방법
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101886861B1 (ko) 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20090060078A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR101072379B1 (ko) 리프트오프 방법 및 이를 이용한 액정표시장치용 어레이기판의 제조방법
KR20130030146A (ko) 어레이 기판 및 이의 제조방법
KR20130035030A (ko) 어레이 기판 및 이의 제조방법
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
KR101961724B1 (ko) 어레이 기판 및 이의 제조방법
KR101422198B1 (ko) 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
KR20160100035A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101960743B1 (ko) 어레이 기판 및 이의 제조방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination