KR101886861B1 - 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법 - Google Patents
게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101886861B1 KR101886861B1 KR1020110134316A KR20110134316A KR101886861B1 KR 101886861 B1 KR101886861 B1 KR 101886861B1 KR 1020110134316 A KR1020110134316 A KR 1020110134316A KR 20110134316 A KR20110134316 A KR 20110134316A KR 101886861 B1 KR101886861 B1 KR 101886861B1
- Authority
- KR
- South Korea
- Prior art keywords
- thickness
- gate insulating
- layer
- gate
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000010409 thin film Substances 0.000 claims abstract description 86
- 239000010408 film Substances 0.000 claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 167
- 239000011810 insulating material Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 17
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 239000002356 single layer Substances 0.000 claims description 13
- 239000011787 zinc oxide Substances 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 58
- 239000000463 material Substances 0.000 description 14
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000009429 distress Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229960001296 zinc oxide Drugs 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133524—Light-guides, e.g. fibre-optic bundles, louvered or jalousie light-guides
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은, 다수의 화소영역을 갖는 표시영역과 상기 표시영역 외측으로 구동회로부이 정의된 기판과; 상기 표시영역에 위치하며 제 1 게이트 절연막을 개재하여 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 각 화소영역에 상기 게이트 배선과 데이터 배선과 연결되며 제 1 게이트 전극과 상기 제 1 게이트 절연막과 제 1 산화물 반도체층과 제 1 에치스토퍼와 서로 이격하는 제 1 소스 및 드레인 전극이 순차 적층 형성되어 이루어진 스위칭 박막트랜지스터와; 상기 구동회로부에 제 2 게이트 전극과 제 2 게이트 절연막과 제 2 산화물 반도체층과 제 2 에치스토퍼와 서로 이격하는 제 2 소스 및 드레인 전극이 순차 적층 형성되어 이루어진 구동 박막트랜지스터와; 상기 각 화소영역에 상기 제 1 드레이 전극과 접촉하며 형성된 화소전극을 포함하며, 상기 제 1 게이트 전극은 제 1 두께를 가지며, 상기 제 2 게이트 전극은 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 것이 특징인 GIP구조 표시장치용 어레이 기판 및 이의 제조 방법을 제공한다.
Description
본 발명은 표시장치에 관한 것으로, 특히 산화실리콘을 반도체층으로 하면서 스트레스 조건이 다른 구동회로부와 표시영역에서 각각 최적화된 박막트랜지스터를 구비한 GIP 구조 표시장치용 어레이 기판 및 이의 제조 방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터(Tr)가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
이러한 액정표시장치에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터(Tr)를 구비한 어레이 기판이 구성된다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 표시영역 내의 하나의 화소영역을 박막트랜지스터(Tr)를 포함하여 절단한 부분에 대한 단면을 도시한 도면이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 다수의 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있다.
또한, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다.
또한, 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때, 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다.
이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 더미 패턴(29)이 형성되어 있다.
한편, 이러한 구성을 갖는 어레이 기판(11)과 더불어 컬러필터 기판(미도시)을 구비하고 이들 두 기판(11, 미도시) 사이에 액정층(미도시)을 개재하여 액정패널(미도시)을 완성하고 있으며, 액정표시장치(미도시)는 이러한 액정패널(미도시)을 구동시키기 위한 구동회로를 갖는 구동부(미도시)를 필요로 하고 있다.
통상적으로 상기 구동부(미도시)는 구동회로기판(printed circuit board : PCB)(미도시)에 구현된다. 이때, 이러한 구동회로기판(미도시)은 상기 액정패널(미도시)의 게이트 배선(미도시)과 연결되는 게이트 구동회로기판과 데이터 배선(33)과 연결되는 데이터 구동회로기판(미도시)으로 나뉜다.
한편, 이들 각각의 구동회로기판(미도시)은, 액정패널(미도시)의 일측면에 형성되며 상기 게이트 배선(미도시)과 연결된 된 게이트 패드부와, 통상적으로 상기 게이트 패드(미도시)가 형성된 일측면과 직교하는 상측면에 형성된 데이터 배선(33)과 연결된 데이터 패드부 각각에 테이프 캐리어 패키지(tape carrier package : TCP) 형태 또는 FPC(Flexible Printed circuit)를 개재하여 실장되고 있다.
하지만, 구동회로기판(미도시)을 게이트 및 데이터용으로 각각 게이트 패드부와 데이터 패드부에 실장하게 되면, 액정표시장치(미도시)는 그 부피가 커지고, 그 무게 또한 증가하게 된다.
따라서, 이를 개선하고자 게이트 및 데이터 구동회로기판(미도시)을 하나로 통합하여 액정패널(미도시)의 일측면에만 실장하는 것을 특징으로 GIP(gate in panel)구조 액정표시장치가 제안되고 있다.
도 2는 종래의 GIP 구조 액정표시장치용 어레이 기판에 있어 다수의 구동 박막트랜지스터가 구비된 게이트 회로부와 표시영역 일부에 대응하는 부분에 대한 단면도이다.
도시한 바와같이 GIP 구조 액정표시장치용 어레이 기판(61)에 있어서는 표시영역(DA) 내의 각 화소영역에는 게이트 전극(64)과, 게이트 절연막(66)과, 반도체층(70)과, 서로 이격하는 소스 및 드레인 전극(76, 78)으로 구성된 스위칭 박막트랜지스터(STr)가 구비되어 있으며, 상기 스위칭 박막트랜지스터(STr)의 드레인 전극(78)과 접촉하며 화소전극(85)이 형성되고 있다.
또한, 게이트 회로부(GCA)에 있어서는 상기 스위칭 박막트랜지스터(STr)와 동일한 구성을 갖는 다수의 구동 박막트랜지스터(DTr)가 형성되고 있다. 이들 구동 박막트랜지스터(DTr)들은 선택적으로 연결되고 있다. 도면에서는 간략하게 하나의 구동 박막트랜지스터(DTr)만을 도시하였다.
또한, 상기 스위칭 및 구동 박막트랜지스터(STr, DTr)를 덮으며 보호층(80)이 형성되고 있다. 이때, 상기 각 화소영역에 구성된 각 화소전극(85)은 상기 보호층(80) 내에 상기 스위칭 박막트랜지스터(STr)의 드레인 전극(78)을 노출시키며 구비된 드레인 콘택홀(82)을 통해 상기 스위칭 박막트랜지스터(STr)의 드레인 전극(78)과 접촉하고 있다.
이러한 구성을 갖는 종래의 GIP 구조 액정표시장치용 어레이 기판(61)의 경우, 구동회로부(GCA)에 구비되는 구동 박막트랜지스터(DTr)와 표시영역(DA)에 구비되는 스위칭 박막트랜지스터(STr)의 반도체층(70)을 살펴보면, 도 1에 도시한 바와같이, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 1 두께(t1)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 2 두께(t2)가 달리 형성됨을 알 수 있다. 이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2), 더욱 정확히는 그 내부에 채널층이 형성되는 소스 및 드레인 전극(36, 38) 사이로 노출된 부분에서 그 두께가 줄어들게 됨으로써 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
이러한 순수 및 불순물 비정질 실리콘을 반도체층(28)으로 하는 구성을 갖는 박막트랜지스터(Tr)의 경우, 화소영역(P)의 온/오프 동작만을 실시하는 스위칭 박막트랜지스터로서는 오프 전류 특성의 변화가 발생하지 않는다면 이동도 특성이 저하된다 하더라도 무리없이 동작하지만, 높은 온 전류 특성 및 높은 이동도 특성이 중요한 요소가 되는 구동회로부의 구동 박막트랜지스터로서의 역할을 하기에는 전술한 바와같이 액티브층의 표면 손상에 의해 특성 변화가 발생되는 경우 무리가 있는 실정이다.
따라서, GIP 구종 액정표시장치용 어레이 기판에 구비되는 스위칭 및 구동 박막트랜지스터는 비정질 실리콘으로 이루어진 반도체층보다 더 큰 이동도 특성을 가지며, 제조 공정 시 반도체층 표면 손상이 발생되지 않는 제조 공정이 필요로 되고 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 이동도 특성이 우수하며, 제조 공정 시 반도체층의 표면 손상이 발생되지 않는 박막트랜지스터를 구비한 GIP 구조 표시장치용 어레이 기판 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 실시예에 따른 GIP 구조 표시장치용 어레이 기판은, 다수의 화소영역을 갖는 표시영역과 상기 표시영역 외측으로 구동회로부가 정의된 기판과; 상기 표시영역에 위치하며 제 1 게이트 절연막을 개재하여 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 각 화소영역에 상기 게이트 배선과 데이터 배선과 연결되며 제 1 게이트 전극과 상기 제 1 게이트 절연막과 제 1 산화물 반도체층과 제 1 에치스토퍼와 서로 이격하는 제 1 소스 및 드레인 전극이 순차 적층 형성되어 이루어진 스위칭 박막트랜지스터와; 상기 구동회로부에 제 2 게이트 전극과 제 2 게이트 절연막과 제 2 산화물 반도체층과 제 2 에치스토퍼와 서로 이격하는 제 2 소스 및 드레인 전극이 순차 적층 형성되어 이루어진 구동 박막트랜지스터와; 상기 각 화소영역에 상기 제 1 드레이 전극과 접촉하며 형성된 화소전극을 포함하며, 상기 제 1 게이트 전극은 제 1 두께를 가지며, 상기 제 2 게이트 전극은 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 것이 특징이다.
이때, 상기 제 1 게이트 절연막은 서로 다른 두 가지의 무기절연물질로 이루어져 이중층 구조를 이루며, 상기 제 2 게이트 절연막은 하나의 무기절연물질로 이루어져 단일층 구조를 이루며, 이 경우, 상기 무기절연물질은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)인 것이 특징이다.
또한, 상기 제 1 두께는 1000Å 내지 5000Å이며, 상기 제 2 두께는 1500Å 내지 6000Å인 것이 바람직하다.
그리고, 상기 제 1 및 제 2 산화물 반도체층은 징크 옥사이드(ZnO) 계열의 산화물인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 것이 특징이다.
또한, 상기 게이트 배선과 나란하게 공통배선이 형성되며, 상기 제 1 보호층 위로 각 화소영역에 상기 화소전극과 이격하며 상기 공통배선과 연결된 공통전극을 포함한다.
그리고, 상기 화소전극 위로 제 2 보호층이 형성되며, 상기 제 2 보호층 위로 상기 표시영역 전면에 상기 각 화소영역에 대응하여 바 형태를 가지며 일정간격 이격하는 다수의 개구를 갖는 공통전극을 포함한다.
본 발명의 실시예에 따른 GIP 구조 표시장치용 어레이 기판의 제조 방법은, 다수의 화소영역을 갖는 표시영역과 상기 표시영역 외측으로 구동회로부가 정의된 기판 상의 상기 표시영역에 일 방향으로 연장하는 게이트 배선을 형성하고, 상기 각 화소영역과 상기 구동회로부에 제 1 및 제 2 게이트 전극을 형성하는 단계와; 상기 표시영역에 대응하여 이중층 구조로 제 1 두께를 갖는 제 1 게이트 절연막을 형성하고 상기 구동회로부에 단일층 구조로 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 게이트 절연막을 형성하는 단계와; 상기 제 1 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 순차 적층된 제 1 산화물 반도체층과 제 1 에치스토퍼와 서로 이격하는 제 1 소스 및 드레인 전극을 형성하고, 동시에 상기 제 2 게이트 절연막 위로 상기 제 2 게이트 전극에 대응하여 순차 적층된 제 2 산화물 반도체층과 제 2 에치스토퍼와 서로 이격하는 제 2 소스 및 드레인 전극을 형성하는 단계와; 상기 제 1 드레인 전극을 노출시키는 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 각 화소영역에 상기 제 1 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 상기 표시영역에 대응하여 이중층 구조로 제 1 두께를 갖는 제 1 게이트 절연막을 형성하고 상기 구동회로부에 단일층 구조로 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 게이트 절연막을 형성하는 단계는, 상기 제 1 및 제 2 게이트 전극 위로 상기 구동회로부에 대해서는 차단영역이 대응되며 그 이외의 영역에 대응해서는 투과영역을 갖는 제 1 마스크를 이용하여 제 1 무기절연물질을 증착함으로써 상기 표시영역에 제 1 게이트 절연막의 하부층을 형성하는 단계와; 상기 제 1 게이트 절연막의 하부층 위로 전면에 제 2 무기절연물질을 증착함으로써 상기 표시영역에 상기 하부층과 상부층으로 이루어진 이중층 구조를 갖는 상기 제 1 두께의 제 1 게이트 절연막을 형성하고, 동시에 상기 구동회로부에 제 3 두께를 갖는 제 2 게이트 절연막을 형성하는 단계와; 상기 제 1 게이트 절연막 및 상기 제 3 두께의 제 2 게이트 절연막 위로 상기 구동회로부에 대해서는 투과영역이 대응되며 그 이외의 영역에 대응해서는 차단영역을 갖는 제 2 마스크를 이용하여 상기 제 2 무기절연물질을 증착함으로써 상기 구동회로부에 상기 제 3 두께를 갖는 게이트 절연막과 더불어 단일층 구조의 상기 제 2 두께를 갖는 제 2 게이트 절연막을 형성하는 단계를 포함한다.
또한, 상기 표시영역에 대응하여 이중층 구조로 제 1 두께를 갖는 제 1 게이트 절연막을 형성하고 상기 구동회로부에 단일층 구조로 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 게이트 절연막을 형성하는 단계는, 상기 제 1 및 제 2 게이트 전극 위로 상기 구동회로부에 대해서는 차단영역이 대응되며 그 이외의 영역에 대응해서는 투과영역을 갖는 제 1 마스크를 이용하여 제 1 무기절연물질을 증착함으로써 상기 표시영역에 제 1 게이트 절연막의 하부층을 형성하는 단계와; 상기 제 1 게이트 절연막의 하부층 위로 상기 제 1 마스크를 이용하여 제 2 무기절연물질을 증착함으로써 상기 표시영역에 상기 하부층과 상부층으로 이루어진 이중층 구조를 갖는 상기 제 1 두께의 제 1 게이트 절연막을 형성하는 단계와; 상기 제 1 게이트 절연막 위로 상기 구동회로부에 대해서는 투과영역이 대응되며 그 이외의 영역에 대응해서는 차단영역을 갖는 제 2 마스크를 이용하여 상기 제 2 무기절연물질을 증착함으로써 상기 제 2 두께를 갖는 제 2 게이트 절연막을 형성하는 단계를 포함한다.
그리고, 상기 게이트 배선을 형성하는 단계에서 상기 게이트 배선과 나란하게 공통배선을 형성하며, 상기 화소전극을 형성하는 단계에서, 상기 제 1 보호층 위로 각 화소영역에 상기 화소전극과 이격하며 상기 공통배선과 연결된 공통전극을 형성하는 것이 특징이다.
또한, 상기 화소전극 위로 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 위로 상기 표시영역 전면에 상기 각 화소영역에 대응하여 바(bar) 형태를 가지며 일정간격 이격하는 다수의 개구를 갖는 공통전극을 형성하는 단계를 포함한다.
이때, 상기 제 1 및 제 2 무기절연물질은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)인 것이 특징이며, 상기 제 1 두께는 1000Å 내지 5000Å이며, 상기 제 2 두께는 1500Å 내지 6000Å인 것이 특징이다.
본 발명에 따른 GIP구조 표시장치는 비정질 실리콘 대비 이동도가 큰 산화물 반도체물질을 이용하는 반도체층을 형성함으로써 박막트랜지스터의 이동도 특성을 향상시키는 효과가 있다.
또한, 소스 및 드레인 전극 하부에 별도의 오믹콘택층을 형성할 필요가 없으므로 오믹콘택층 형성 시 상기 오믹콘택층을 패터닝하는 과정에서 반도체층을 이루는 구성요소인 액티브층 표면 손상을 원천적으로 방지함으로써 박막트랜지스터의 특성 저하를 억제하는 효과가 있다.
나아가, 비표시영역의 구동회로부에 형성되는 박막트랜지스터와 표시영역의 각 화소영역에 형성되는 박막트랜지스터에 있어 게이트 절연막의 두께를 달리함으로써 구동회로부에서 필요로 하는 특성과 표시영역에서 필요로하는 특성을 동시에 확보하는 장점이 있다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 표시영역 내의 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면을 도시한 도면.
도 2는 종래의 GIP 구조 액정표시장치용 어레이 기판에 있어 다수의 구동 박막트랜지스터가 구비된 게이트 회로부와 표시영역 일부에 대응하는 부분에 대한 단면도.
도 3은 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 평면도.
도 4는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 표시영역 내의 하나의 화소영역에 대한 단면도.
도 5는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 구동회로부에 구비되는 회로블럭 내의 구동 박막트랜지스터에 대한 단면도.
도 6은 본 발명의 실시예의 제 1 변형예에 따른 GIP구조 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.
도 7은 본 발명의 실시예의 제 2 변형예에 따른 GIP구조 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.
도 8a 내지 8i는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 표시영역 내의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 9a 내지 9i는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 구동회로부에 구비되는 구동 박막트랜지스터에 대한 제조 단계별 공정 단면도.
도 10은 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판에 있어 게이트 절연막 형성 시 사용되는 제 1 마스크를 도시한 평면도.
도 11은 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판에 있어 게이트 절연막 형성 시 사용되는 제 2 마스크를 도시한 평면도.
도 12a 내지 12c는 본 발명의 실시예의 변형예에 따른 GIP구조 액정표시장치용 어레이 기판의 표시영역 내의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 13a 내지 13c는 본 발명의 실시예의 변형예에 따른 GIP구조 액정표시장치용 어레이 기판의 구동회로부에 구비되는 구동 박막트랜지스터에 대한 제조 단계별 공정 단면도.
도 2는 종래의 GIP 구조 액정표시장치용 어레이 기판에 있어 다수의 구동 박막트랜지스터가 구비된 게이트 회로부와 표시영역 일부에 대응하는 부분에 대한 단면도.
도 3은 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 평면도.
도 4는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 표시영역 내의 하나의 화소영역에 대한 단면도.
도 5는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 구동회로부에 구비되는 회로블럭 내의 구동 박막트랜지스터에 대한 단면도.
도 6은 본 발명의 실시예의 제 1 변형예에 따른 GIP구조 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.
도 7은 본 발명의 실시예의 제 2 변형예에 따른 GIP구조 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.
도 8a 내지 8i는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 표시영역 내의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 9a 내지 9i는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 구동회로부에 구비되는 구동 박막트랜지스터에 대한 제조 단계별 공정 단면도.
도 10은 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판에 있어 게이트 절연막 형성 시 사용되는 제 1 마스크를 도시한 평면도.
도 11은 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판에 있어 게이트 절연막 형성 시 사용되는 제 2 마스크를 도시한 평면도.
도 12a 내지 12c는 본 발명의 실시예의 변형예에 따른 GIP구조 액정표시장치용 어레이 기판의 표시영역 내의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 13a 내지 13c는 본 발명의 실시예의 변형예에 따른 GIP구조 액정표시장치용 어레이 기판의 구동회로부에 구비되는 구동 박막트랜지스터에 대한 제조 단계별 공정 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도 3은 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 평면도이다.
본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판은 크게 화상을 표시하는 표시영역(DA)과, 상기 표시영역(DA)의 상측으로 패드부(PA)와, 상기 표시영역(AA)의 일측에 구동회로부(DCA)와 상기 구동회로부(DCA) 일측에 신호입력부(SIA)를 갖는 비표시영역(NA)으로 구성되고 있다.
이때, 각 영역에 대해 조금 더 상세히 설명하면, 상기 표시영역(DA)에는 서로 교차하여 다수의 화소영역(P)을 정의하는 다수의 게이트 배선(103) 및 데이터 배선(130)과 이들 게이트 및 데이터 배선(103, 130)과 각각 연결된 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 연결되며 각 화소영역(P)별로 화소전극(150)이 구비되고 있다.
또한, 상기 표시영역(DA) 상측에 위치한 패드부(PA)에는 상기 표시영역(DA)에 형성된 데이터 배선(130)과 연결되며 외부의 구동회로기판(미도시)과 연결하기 위한 데이터 패드(DP) 및 상기 신호입력부(SIA)에 형성된 제 1 연결배선(109)과 연결되어 이들 제 1 연결배선(109) 끝단부에 게이트 패드(GP)가 형성되어 있다.
또한, 상기 구동회로부(DCA)에는 다수의 구동 박막트랜지스터(DTr)와 커패시터(미도시) 등의 조합으로 이루어진 다수의 회로블럭(CB)이 구성되고 있으며, 이들 회로블럭(CB) 각각은 상기 표시영역(DA)에 형성된 게이트 배선(103) 및 신호 입력부(SIA)에 형성된 다수의 제 2 연결배선(183)과 연결되고 있다.
또한, 신호입력부(SIA)에는 상기 패드부(PA)로 연장하는 다수의 제 1 연결배선(109)과, 상기 제 1 연결배선(109)과 게이트 절연막(미도시)을 개재하여 서로 교차하며 형성되며 상기 구동회로부(DCA) 내의 각 회로블럭(CB)과 연결되는 다수의 상기 제 2 연결배선(183)이 형성되어 있다.
이후에는 본 발명의 특징적인 구성이 나타나는 전술한 바와 같은 평면 구성을 갖는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 단면구조에 대해 설명한다.
도 4는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 표시영역 내의 하나의 화소영역에 대한 단면도이며, 도 5는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 구동회로부에 구비되는 회로블럭 내의 구동 박막트랜지스터에 대한 단면도이다.
우선, 상기 어레이 기판(101)에 있어서, 표시영역(DA)에 있어 각 화소영역(P)의 경계에는 서로 교차하며 게이트 및 데이터 배선(미도시)이 형성되어 있다.
그리고, 상기 각 화소영역(P)에는 제 1 게이트 전극(105)과, 제 1 두께를 가지며 단일 물질로 이루어진 단일층 구조를 갖거나 또는 서로 다른 물질로 이루어진 이중층 구조를 갖는 제 1 게이트 절연막(110)과, 산화물 반도체 물질로 이루어진 제 1 산화물 반도체층(120)과, 제 1 에치스토퍼(125)와, 상기 제 1 에치스토퍼(125) 상부에서 서로 이격하며 각각 그 끝단이 상기 제 1 산화물 반도체층(120)과 접촉하는 제 1 소스 전극(136) 및 제 1 드레인 전극(138)으로 구성된 스위칭 박막트랜지스터(STr)가 구비되어 있다. 이때, 상기 스위칭 박막트랜지스터(STr)의 게이트 전극(107)은 상기 게이트 배선(미도시)과 연결되고 있으며, 상기 스위칭 박막트랜지스터(STr)의 제 1 소스 전극(136)은 상기 데이터 배선(미도시)과 연결되고 있다.
또한, 상기 스위칭 박막트랜지스터(STr)를 덮으며 상기 스위칭 박막트랜지스터(STr)의 제 1 드레인 전극(138)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140)이 형성되어 있으며, 상기 보호층 위로(140) 상기 드레인 콘택홀(143)을 통해 상기 스위칭 박막트랜지스터(STr)의 제 1 드레인 전극(138)과 접촉하며 각 화소영역(P) 별로 화소전극(150)이 형성되고 있다.
한편, 상기 비표시영역(NA)의 상기 구동회로부(DCA)에 있어서는, 상기 기판(101) 상에 순차 적층된 제 2 게이트 전극(106)과, 상기 제 1 두께보다 큰 제 2 두께를 가지며 단일 물질로 이루어진 단일층 구조를 갖는 제 2 게이트 절연막(112)과, 산화물 반도체 물질로 이루어진 제 2 산화물 반도체층(122)과, 제 2 에치스토퍼(127)와, 상기 제 2 에치스토퍼(127) 상부에서 서로 이격하며 각각 그 끝단이 상기 제 2 산화물 반도체층(122)과 접촉하는 제 2 소스 전극(134) 및 제 2 드레인 전극(137)으로 구성된 구동 박막트랜지스터(STr)가 구비되어 있다.
그리고 이러한 구동 박막트랜지스터(DTr) 위로 유기절연물질로 이루어져 평탄한 표면을 갖는 제 1 보호층(140)이 구비되고 있으며, 도면에 나타나지 않았지만, 상기 스위칭 및 구동 박막트랜지스터(STr, DTr)와 상기 제 1 보호층(140) 사이에는 무기절연물질로 이루어진 제 2 보호층(미도시)이 더욱 형성될 수도 있다.
이때, 도면에 나타나지 않았지만, 상기 구동회로부(DCA)에는 상기 구동 박막트랜지스터(DTr) 이외에 상기 제 2 게이트 전극(106)과 동일한 층에 형성된 제 1 전극과 상기 제 2 게이트 절연막(112)과 상기 제 2 소스 전극(134)과 동일한 층에 형성된 제 2 전극(미도시)으로 이루어지거나, 또는 상기 제 1 및 제 2 소스 전극(133, 134)이 형성된 층에 형성된 제 1 전극(미도시)과 상기 제 1 보호층(140)과 상기 화소전극(150)이 형성된 동일한 층에 형성된 제 2 전극(미도시)으로 이루어진 다수의 커패시터(미도시)가 더욱 형성되고 있다.
한편, 도면에 나타내지 않았지만, 상기 다수의 구동 박막트랜지스터(DTr)는 회로 구성을 위해 이웃한 구동 박막트랜지스터(DTr)간 연결되고 있으며, 나아가 상기 커패시터(미도시)와도 선택적으로 연결되고 있다. 일례로 서로 이웃한 구동 박막트랜지스터(DTr)(설명의 편의를 위해 제 1 및 제 2 구동 박막트랜지스터라 정의함)간의 연결은 제 1 구동 박막트랜지스터의 게이트 전극과 제 2 구동 박막트랜지스터의 드레인 전극이 연결될 수도 있으며, 또는 상기 제 1 구동 박막트랜지스터의 드레인 전극이 연장하여 상기 제 2 구동 박막트랜지스터의 소스 전극을 형성하도록 연결될 수도 있다.
한편, 필요에 따라서 서로 이웃하지 않는 2개의 박막트랜지스터(편의를 위해 제 1 및 제 3 구동 박막트랜지스터라 정의함)인 제 1 및 제 3 구동 박막트랜지스터 간에도 연결될 수도 있다. 이 경우, 연결되는 전극 각각에 대해 상기 제 1 보호층(140) 내에 콘택홀이 구비되도록 하여 상기 화소전극(150)을 형성한 동일한 물질로 상기 제 1 보호층(140) 위로 상기 각 콘택홀을 통해 노출된 상기 제 1 및 제 3 구동 박막트랜지스터의 각 전극과 접촉하는 연결패턴을 형성함으로써 연결될 수도 있다.
한편, 전술한 구성을 갖는 어레이 기판(102)은 표시영역 내의 각 화소영역(P)에 화소전극(150)만이 구비됨으로써 트위스트 네마틱 모드 액정표시장치용 어레이 기판(102)이 되고 있지만, 상기 GIP 구조 액정표시장치가 횡전계형 모드 또는 프린지 필드 스위칭 모드 액정표시장치를 이룰 경우 다양하게 변형될 수 있다.
일례로 횡전계형 모드 액정표시장치용 어레이 기판을 이룰 경우, 도 6(본 발명의 실시예의 제 1 변형예에 따른 GIP구조 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도)에 도시한 바와 같이, 상기 게이트 배선(미도시)이 형성된 층에 상기 게이트 배선(미도시)을 이루는 동일한 물질로 상기 게이트 배선(미도시)과 이격하며 공통배선(미도시)이 더욱 형성되며, 상기 제 1 보호층(140) 상부에 형성된 상기 각 화소영역(P)에 형성된 화소전극(150)은 판 형태가 아닌 바(bar) 형태로서 일정간격 이격하며 다수 형성되며, 상기 제 1 보호층(140) 위로 이러한 다수의 바(bar) 형태의 화소전극(150)과 나란하게 일정간격 이격하여 교대하며 바(bar) 형태를 갖는 다수의 공통전극(152)이 형성된다. 이때, 상기 다수의 바(bar) 형태의 공통전극(152)은 상기 제 1 보호층(140) 및 제 1 게이트 절연막(110)에 구비된 공통 콘택홀(미도시)을 통해 상기 공통배선(미도시)과 접촉하는 것이 특징이다.
그리고, 도면에 나타내지 않았지만, 상기 바(bar) 형태를 갖는 공통전극(152)과 화소전극(150)은 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 형태를 이룸으로써 각 화소영역(P)이 상하부로 이중 도메인 영역을 이룰 수도 있다. 이렇게 화소영역(P)이 이중 도메인 영역을 이루도록 하는 것은 사용자가 표시영역을 바라보는 시야각에 변화에 따른 색차를 억제하여 표시품질을 향상시키기 위함이다.
또한, 또 다른 일례로 상기 GIP 구조 액정표시장치용 어레이 기판이 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판을 이룰 경우, 도 7(본 발명의 실시예의 제 2 변형예에 따른 GIP구조 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.)을 참조하면, 상기 판 형태의 화소전극(150) 상부로 제 3 보호층(160)이 구비되며, 상기 제 3 보호층(160) 상부로 상기 각 판 형태의 화소전극(150)에 대응하여 일정간격 이격하는 바(bar) 형태를 갖는 다수의 제 1 개구(op1)를 구비한 공통전극(170)이 형성될 수 있다. 이때, 상기 공통전극(170)은 표시영역 전면에 형성될 수 있으며, 이 경우 상기 스위칭 박막트랜지스터(STr)에 대응하여 제 2 개구(op2)를 더욱 구비할 수 있다.
이러한 구성을 갖는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)의 경우도 상기 다수의 제 1 개구(op1)가 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 구성을 갖도록 하여 각 화소영역(P)이 이중 도메인을 갖도록 형성될 수도 있다.
한편, 이러한 구성을 갖는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)의 경우, 상기 화소전극(150)과 공통전극(170)은 그 위치를 바뀌어 형성됨으로서 화소전극(150)이 상기 공통전극(170) 상부에 위치할 수도 있으며, 이 경우 상기 다수의 제 1 개구(op1)는 상기 화소전극(150)에 구비될 수 있다.
이러한 본 발명의 실시예 및 다양한 변형예에 따른 GIP 구조를 갖는 액정표시장치용 어레이 기판(101)에 있어서 가장 특징적인 것은, 상기 표시영역(DA)의 각 화소영역(P)에 구비되는 스위칭 박막트랜지스터(STr)와 상기 표시영역(DA) 외측의 구동회로부(DCA) 내에 형성되는 구동 박막트랜지스터(DTr)에 있어서 그 게이트 절연막(110, 112)의 층수와 두께(t1, t2)를 달리하는 것이다.
즉, 상기 화소영역(P)에 구비되는 스위칭 박막트랜지스터(STr)의 구성요소인 제 1 게이트 절연막(110)은 서로 다른 2가지 무기절연물질 예를들면 산화실리콘(SiO2)과 질화실리콘(SiNx)으로 이중층 구조를 이루거나, 또는 이들 두 가지 무기절연물질 중 어느 하나의 물질로 제 1 두께(t1)를 가지며 형성되고 있는 반면, 구동회로부(DCA)에 구비되는 구동 박막트랜지스터(DTr)의 구성요소인 제 2 게이트 절연막(112)은 무기절연물질 중 어느 하나의 물질로만 단일층으로 이루어지며, 이때, 상기 제 2 게이트 절연막(112)의 제 2 두께(t2)는 상기 제 1 게이트 절연막(110)의 제 1 두께(t1)보다 큰 값을 갖는 것이 특징이다.
한편, 상기 제 1 두께(t1)는 1000Å 내지 5000Å 이며, 상기 제 2 두께(t2)는 1500Å 내지 6000Å 것이 바람직하다.
이렇게 구동 박막트랜지스터(DTr)와 스위칭 박막트랜지스터(STr)에 있어서, 각각의 게이트 전극(105, 106) 상부에 형성되는 게이트 절연막(110, 112)의 두께(t1, t2)와 적층수를 달리하는 것은 구동회로부(DCA)에 구비되는 구동 박막트랜지스터(DTr)는 포지티브 스트레스에 강건해야하며, 화소영역(P)에 구비되는 스위칭 박막트랜지스터(STr)는 네거티브 스트레스에 강건해야 하기 때문에 이들 서로 다른 타입의 스트레스에 대해 각각 강한 특성을 갖도록 하기 위함이다.
구동 회로부(DCA)에 구비되는 구동 박막트랜지스터(DTr)는 통상적으로 주로 온 시간이 오프 시간보다 상대적으로 많고, 화소영역(P)에 구비되는 스위칭 박막트랜지스터(STr)는 오프 시간이 온 시간 보다 상대적으로 많다. 따라서 이러한 특성에 의해 구동 박막트랜지스터(DTr)는 포지티브 스트레스를 많이 받게 되며, 스위칭 박막트랜지스터(STr)는 상대적으로 네거티브 스트레스를 많이 받게된다.
그러므로, 구동 박막트랜지스터(DTr)의 경우 포지티브 스트레스에 강하도록, 스위칭 박막트랜지스터(STr)의 경우 네거티브 스트레스에 강하도록 구성되어야 하는데, 이러한 포지티브 및 네가티브 스트레스는 게이트 절연막(110. 112)의 구성 및 두께에 의해 어느 정도 조절될 수 있으므로 이를 적용한 것이다.
포지티브 스트레스에 강한 박막트랜지스터를 형성하기 위해서는 하나의 무기절연물질로서 단일층 구조를 가지며, 상대적으로 두꺼운 두께를 갖도록 하며, 네거티브 스트레스에 강한 박막트랜지스터를 형성하기 위해서는 단일층보다는 서로 다른 두 가지 무기절연물질로서 이중층 구조를 이루며 상대적으로 얇은 두께를 갖도록 하는 것이 실험적으로 알 수 있었다.
따라서, 본 발명의 실시예에 따른 GIP 구조 액정표시장치용 어레이 기판(101)에 있어서는 표시영역(DA)에 구비되는 스위칭 박막트랜지스터(STr)의 경우 제 1 게이트 절연막(110)을 무기절연물질 예를들면 산화실리콘(SiO2)과 질화실리콘(SiNx)의 두 가지 물질로 이중층 구조를 가지며, 하부층(110a)과 상부층(110b)을 합한 총 두께가 1000Å 내지 5000Å인 제 1 두께(t1)를 갖도록 형성한 것이며, 구동회로부(DCA)에 구비되는 구동 박막트랜지스터(DTr)의 경우 제 2 게이트 절연막(112)을 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중 어느 하나로 1500Å 내지 6000Å의 범위에서 상기 제 1 두께(t1)보다 두꺼운 제 2 두께(t2)를 갖도록 형성한 것이다.
이후에는 이러한 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 8a 내지 8i는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 표시영역(DA) 내의 하나의 화소영역(P)에 대한 제조 단계별 공정 단면도이며, 도 9a 내지 9i는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 구동회로부에 구비되는 구동 박막트랜지스터(DTr)에 대한 제조 단계별 공정 단면도이다.
우선, 도 8a 및 도 9a에 도시한 바와같이, 투명한 절연기판(101) 예를 들어 유리 또는 플라스틱으로 이루어진 기판 상에 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 하나 또는 둘 이상의 물질을 전면에 증착하여 제 1 금속층(미도시)을 형성한다.
이후, 상기 제 1 금속층(미도시)을 포토레지스트의 도포, 포토 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 상기 제 1 금속층(미도시)의 식각 및 포토레지스트의 스트립(strip) 등의 일련의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 단일층 또는 다중층 구조를 가지며 제 1 방향으로 연장하는 다수의 게이트 배선(미도시)을 형성하고, 동시에 상기 각 화소영역(P)에 상기 게이트 배선(미도시)과 연결된 제 1 게이트 전극(105)을 형성하고, 상기 구동회로부(DCA)에 아일랜드 형태의 제 2 게이트 전극(106)을 형성한다.
본 발명의 실시예의 제 1 변형예의 경우, 이 단계에서 상기 게이트 배선(미도시)과 나라하게 연장하는 공통배선(미도시)을 더욱 형성한다.
다음, 도 8b 및 도 9b에 도시한 바와같이, 상기 게이트 배선(미도시)과, 제 1 및 제 2 게이트 전극(105, 106) 위로 상기 표시영역(DA) 더욱 정확히는 도 10(본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판에 있어 게이트 절연막 형성시 사용되는 제 1 마스크를 도시한 평면도)에 도시된 바와같이 상기 구동회로부(DCA)에 대응해서 차단영역(BA)을 가지며 상기 구동회로부(DCA)를 제외한 영역에 대응하여 투과영역(TA)을 갖는 제 1 마스크(도 10의 200)를 상기 기판 상부에 위치시킨 후, 제 1 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중 어느 하나를 증착함으로써 상기 구동회로부(DCA)를 제외한 영역에 대응하여 제 1 무기절연물질로 이루어진 제 1 게이트 절연막(110)의 하부층(110a)을 형성한다.
다음, 도 8c 및 도 9c에 도시한 바와같이, 상기 제 1 게이트 절연막(110)의 하부층(110a)이 형성된 기판(101) 상의 전면에 상기 제 1 무기절연물질과는 다른 제 제 2 무기절연물질(제 1 무기절연물질이 산화실리콘(SiO2)인 경우 질화실리콘(SiNx), 제 1 무기절연물질이 질화실리콘(SiNx)인 경우는 산화실리콘(SiO2))을 증착함으로써 상기 구동회로부(DCA)에는 1차적으로 제 3 두께를 갖는 제 2 게이트 절연막(112)을 형성하고, 표시영역(DA)에 있어서는 제 2 게이트 절연막(112)의 상부층(110b)을 형성한다. 이때, 상기 표시영역(DA)에 서로 다른 무기절연물질로 순차 적층된 하부층(110a)과 상부층(110b)은 이중층 구조의 제 1 게이트 절연막(110)을 이루며, 현 단계에서는 상기 제 3 두께(t3)를 갖는 상기 제 2 게이트 절연막(112)은 상기 제 1 게이트 절연막(110)의 상부층(110b)과 동일한 두께를 이루므로 상기 제 1 두께(t1)보다 얇은 상태를 이룬다.
다음, 도 8d 및 도 9d에 도시한 바와같이, 상기 표시영역(DA)에 하부층(110a)과 상부층(110b)의 이중층 구조를 갖는 상기 제 1 게이트 절연막(110)과 상기 구동회로부(DCA)에 상기 제 3 두께(도 9c의 t3)를 갖는 제 2 게이트 절연막(112)의 일부가 형성된 상태에서 도 11(본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판에 있어 게이트 절연막 형성 시 사용되는 제 2 마스크를 도시한 평면도)에 도시한 바와같이 상기 구동회로부(DCA)에 대응하여 투과영역(TA)을 가지며 상기 표시영역(DA)을 포함하여 상기 구동회로부(DCA) 이외의 영역에 대해서는 차단영역(BA)을 갖는 제 2 마스크(202)를 상기 기판(101) 상에 위치시키고, 상기 제 2 무기절연물질을 더욱 증착함으로써 상기 구동회로부(DCA)에 대응하여 상기 제 2 게이트 절연막(112)의 두께를 증가시켜 상기 이중층 구조를 갖는 상기 제 1 게이트 절연막(110)의 제 1 두께(t1)보다 두꺼운 제 2 두께(t2)를 갖도록 한다. 이 경우, 상기 제 2 게이트 절연막(212)은 제 3 두께(도 9c의 t3)를 갖도록 하는 1차 증착 시와 최종적으로 상기 제 3 두께(도 9c의 t3)를 포함하여 상기 제 1 두께(t1)보다 두꺼운 제 2 두께(t2)를 갖도록 하는 2차 증착 시 모두 동일한 제 2 무기절연물질을 이용함으로써 단일층 구조를 이루는 것이 특징이다.
이때, 상기 이중층 구조를 갖는 제 1 게이트 절연막(110)의 제 1 두께(t1)는 1000Å 내지 5000Å가 되도록 하며, 상기 단일층 구조를 갖는 제 2 게이트 절연막(112)의 제 2 두께(t2)는 상기 제 1 두께(t1)보다 두꺼운 1500Å 내지 6000Å인 제 2 두께(t2)를 갖도록 형성하는 것이 바람직하다.
한편, 본 발명의 실시예에 있어서는 상기 제 1 및 제 2 게이트 절연막(110, 112)은 2회의 서로 다른 마스크를 사용한 증착과 1회의 전면 증착을 통해 형성됨을 일례로 보이고 있지만, 변형예도 가능하다.
도 12a 내지 12c는 본 발명의 실시예의 변형예에 따른 GIP구조 액정표시장치용 어레이 기판(101)의 표시영역(DA) 내의 하나의 화소영역(P)에 대한 제조 단계별 공정 단면도이며, 도 13a 내지 13c는 본 발명의 실시예의 변형예에 따른 GIP구조 액정표시장치용 어레이 기판의 구동회로부(DCA)에 구비되는 구동 박막트랜지스터(DTr)에 대한 제조 단계별 공정 단면도이다.
우선, 도 12a와 도 13a에 도시한 바와같이, 상기 게이트 배선(미도시)과, 제 1 및 제 2 게이트 전극(105, 106) 위로 상기 표시영역(DA) 더욱 정확히는 상기 구동회로부(DCA)에 대응해서 차단영역(도 10의 BA)을 가지며 상기 구동회로부(DCA)를 제외한 영역에 대응하여 투과영역(도 10의 TA)을 갖는 제 1 마스크(도 10의 200)를 상기 기판 상부에 위치시킨 후 제 1 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중 어느 하나를 증착함으로써 상기 구동회로부(DCA)를 제외한 영역에 대응하여 제 1 무기절연물질로 이루어진 제 1 게이트 절연막(110)의 하부층(110a)을 형성한다.
다음, 도 12b와 도 13b에 도시한 바와같이, 상기 제 1 마스크(도 10의 200)를 그대로 이용하여 상기 제 1 무기절연물질과 다른 제 2 무기절연물질을 증착함으로써 상기 구동회로부(DCA)를 제외한 영역에 대응하여 상기 제 1 게이트 절연막(110)의 상부층(110b)을 형성함으로써 이중증 구조의 제 1 두께(t1)를 갖는 상기 제 1 게이트 절연막(110)을 완성한다.
다음, 도 12c와 도 13c에 도시한 바와같이, 상기 제 1 마스크(도 10의 200)를 제거한 후, 상기 이중층 구조의 제 1 두께(t1)를 갖는 상기 제 1 게이트 절연막(110) 위로 상기 구동회로부(DCA)에 대응하여 투과영역(도 11의 TA)을 가지며 상기 구동회로부(DCA) 이외의 영역에 대해서는 차단영역(도 11의 BA)을 갖는 제 2 마스크(도 11의 202)를 상기 기판(101) 상에 위치시키고, 상기 제 3 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 상기 구동회로부(DCA)에 대응하여 상기 제 1 두께(t1)보다 두꺼운 제 2 두께(t2)를 갖는 제 2 게이트 절연막(112)을 형성할 수도 있다.
이렇게 실시예 또는 변형예에 따라 서로 두께와 층수를 갖는 제 1 및 제 2 게이트 절연막(110, 112)을 형성한 후에는, 다음, 도 8e 및 도 9e에 도시한 바와같이, 상기 제 1 및 제 2 게이트 절연막(110, 112) 상부로 산화물 반도체 물질로서 징크 옥사이드(ZnO) 계열의 산화물 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나를 증착하거나 또는 도포하여 산화물 반도체 물질층(미도시)을 형성한다.
이후, 상기 산화물 반도체 물질층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 상기 각 화소영역(P)에 있어서 상기 제 1 게이트 전극(105)에 대응하는 상기 제 1 게이트 절연막(110) 상부에는 아일랜드 형태의 제 1 산화물 반도체층(120)을 형성하고, 동시에 상기 구동회로부(DCA)에 있어서 상기 제 2 게이트 전극(106)에 대응하여 상기 제 2 게이트 절연막(112) 상부에는 아일랜드 형태의 제 2 산화물 반도체층(122)을 형성한다.
다음, 도 8f 및 도 9f에 도시한 바와같이, 상기 제 1 및 제 2 산화물 반도체층(120, 122) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 무기절연층(미도시)을 형성하고, 이에 대해 마스크 공정을 진행함으로써 상기 제 1 산화물 반도체층(120) 상부에는 아일랜드 형태의 제 1 에치스토퍼(125)를 형성하고, 동시에 상기 제 2 산화물 반도체층(122) 상부에는 아일랜드 형태의 제 2 에치스토퍼(127)를 형성한다.
다음, 도 8g 및 도 9g에 도시한 바와같이, 상기 제 1 및 제 2 에치스토퍼(125, 127) 위로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi), 중 하나 또는 둘 이상의 물질을 상기 기판(101) 전면에 증착하여 단일층 또는 이중층 구조를 갖는 제 2 금속층(미도시)을 형성한다.
이후, 상기 제 2 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로서 상기 제 1 게이트 절연막(110) 상에 상기 게이트 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성하고, 동시에 상기 각 화소영역(P)에는 상기 제 1 에치스토퍼(125) 상에서 서로 이격하며 각각 상기 제 1 산화물 반도체층(120)의 끝단 상부 표면과 접촉하는 제 1 소스 전극(133) 및 제 1 드레인 전극(136)을 형성한다. 이때, 상기 제 1 소스 전극(133)은 상기 데이터 배선(미도시)과 연결되도록 형성한다.
그리고, 동시에 상기 구동회로부(DCA)에 있어서는 상기 제 2 에치스토퍼(127) 상에서 서로 이격하며 각각 상기 제 2 산화물 반도체층(122)의 끝단 상부 표면과 접촉하는 제 2 소스 전극(134) 및 제 2 드레인 전극(137)을 형성한다.
이때, 상기 각 화소영역(P)에 순차 적층된 상기 제 1 게이트 전극(105)과 제 1 두께(t1)를 갖는 이중층 구조의 제 1 게이트 절연막(110)과 제 1 산화물 반도체층(120)과 제 1 에치스토퍼(125)와 서로 이격하는 제 1 소스 전극(133) 및 제 1 드레인 전극(136)은 스위칭 박막트랜지스터(STr)를 이루며, 상기 구동회로부(DCA)에 순차 적층된 상기 제 2 게이트 전극(106)과 제 2 두께(t2)를 갖는 이중층 구조의 제 2 게이트 절연막(112)과 제 2 산화물 반도체층(122)과 제 2 에치스토퍼(127)와 서로 이격하는 제 2 소스 전극(134) 및 제 2 드레인 전극(137)은 구동 박막트랜지스터(DTr)를 이룬다.
다음, 도 8h 및 도 9h에 도시한 바와같이, 상기 데이터 배선(미도시)과 스위칭 및 구동 박막트랜지스터(STr, DTr) 위로 유기절연물질 예를들면 포토아크릴 또는 벤조사이클로부텐을 도포함으로써 평탄한 표면을 갖는 제 1 보호층(140)을 형성하고, 이를 패터닝함으로써 상기 각 화소영역(P) 내에 상기 스위칭 박막트랜지스터(STr)의 제 2 드레인 전극(137)을 노출시키는 드레인 콘택홀(143)을 형성한다.
이때, 도면에 나타나지 않았지만, 상기 구동 및 스위칭 박막트랜지스터(STr)와 상기 제 1 보호층(140) 사이에는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제 2 보호층(미도시)을 더욱 형성할 수도 있다. 이때, 상기 제 2 보호층(140)은 상기 제 1 소스 전극(133)과 제 1 드레인 전극(136) 사이 및 상기 제 2 소스 전극(134)과 제 2 드레인 전극(137) 사이로 각각 노출된 상기 제 1 및 제 2 산화물 반도체층(120, 122)이 상기 유기절연물질로 이루어진 상기 제 1 보호층(140)과 직접 접촉함으로써 발생될 수 있는 채널 오염에 의해 상기 구동 및 스위칭 박막트랜지스터(DTr, STr)의 특성이 저하되는 것을 방지하기 위해 형성하는 것으로 도시한 바와같이 생략될 수도 있다.
다음, 도 8h 및 도 9h에 도시한 바와같이, 상기 제 1 보호층(140) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 기판(101) 전면에 증착하여 제 1 투명 도전성 물질층(미도시)을 형성하고, 이에 대해 마스크 공정을 진행함으로써 상기 각 화소영역(P)에 상기 드레인 콘택홀(143)을 통해 상기 제 1 드레인 전극(136)과 접촉하는 화소전극(150)을 형성함으로써 본 발명의 실시예에 따른 GIP 구조 액정표시장치용 어레이 기판(101)을 완성한다.
한편, 상기 어레이 기판(101)이 횡전계형 GIP구조 액정표시장치용 어레이 기판(101)인 경우, 도 6에 도시한 바와같이, 상기 제 1 보호층(140)을 형성하는 단계에서 상기 공통배선(미도시)을 노출시키는 공통콘택홀(미도시)을 형성하고, 상기 화소전극(150)을 형성하는 단계에서 상기 각 화소영역(P)에 상기 화소전극(150)과 이격하며 교대하며 상기 공통 콘택홀(미도시)을 통해 상기 공통배선(미도시)과 접촉하는 공통전극(152)을 형성함으로써 완성할 수 있다.
그리고, 상기 어레이 기판(101)이 프린지 필드 스위칭 모드 GIP 구조 액정표시장치용 어레이 기판(101)인 경우, 도 7에 도시한 바와같이, 상기 화소전극(150) 위로 무기절연물질을 증착하여 제 3 보호층(160)을 형성하고, 이의 상부로 투명 도전성 물질층(미도시)을 형성한 후 패터닝함으로써 각 화소영역(P)에 대응하여 바(bar) 형태를 가지며 일정간격 이격하는 다수의 제 1 개구(op1)를 갖는 공통전극(170)을 형성함으로써 완성할 수 있다.
101 : 어레이 기판
105 : 제 1 게이트 전극
110 : 제 1 게이트 절연막
110a, 110b : (제 1 게이트 절연막의)상부층 및 하부층
120 : 제 1 산화물 반도체층
125 : 제 1 에치스토퍼
133 : 제 1 소스 전극
136 : 제 2 소스 전극
140 : 제 1 보호층
143 : 드레인 콘택홀
150 : 화소전극
DA : 표시영역
P : 화소영역
STr : 스위칭 박막트랜지스터
t1 : (제 1 게이트 절연막의)제 1 두께
TrA : 스위칭 영역
105 : 제 1 게이트 전극
110 : 제 1 게이트 절연막
110a, 110b : (제 1 게이트 절연막의)상부층 및 하부층
120 : 제 1 산화물 반도체층
125 : 제 1 에치스토퍼
133 : 제 1 소스 전극
136 : 제 2 소스 전극
140 : 제 1 보호층
143 : 드레인 콘택홀
150 : 화소전극
DA : 표시영역
P : 화소영역
STr : 스위칭 박막트랜지스터
t1 : (제 1 게이트 절연막의)제 1 두께
TrA : 스위칭 영역
Claims (14)
- 다수의 화소영역을 갖는 표시영역과 상기 표시영역 외측으로 구동회로부가 정의된 기판과;
상기 표시영역에 위치하며 제 1 게이트 절연막을 개재하여 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과;
상기 각 화소영역에 상기 게이트 배선과 데이터 배선과 연결되며 제 1 게이트 전극과 상기 제 1 게이트 절연막과 제 1 산화물 반도체층과 제 1 에치스토퍼와 서로 이격하는 제 1 소스 및 드레인 전극이 순차 적층 형성되어 이루어진 스위칭 박막트랜지스터와;
상기 구동회로부에 제 2 게이트 전극과 제 2 게이트 절연막과 제 2 산화물 반도체층과 제 2 에치스토퍼와 서로 이격하는 제 2 소스 및 드레인 전극이 순차 적층 형성되어 이루어진 구동 박막트랜지스터와;
상기 각 화소영역에 상기 제 1 드레인 전극과 접촉하며 형성된 화소전극
을 포함하며, 상기 제 1 게이트 절연막은 제 1 두께를 가지며, 상기 제 2 게이트 절연막은 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 것이 특징인 GIP구조 표시장치용 어레이 기판.
- 제 1 항에 있어서,
상기 제 1 게이트 절연막은 서로 다른 두 가지의 무기절연물질로 이루어져 이중층 구조를 이루며,
상기 제 2 게이트 절연막은 하나의 무기절연물질로 이루어져 단일층 구조를 이루는 것이 특징인 GIP구조 표시장치용 어레이 기판.
- 제 2 항에 있어서,
상기 무기절연물질은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)인 것이 특징인 GIP구조 표시장치용 어레이 기판.
- 제 3 항에 있어서,
상기 제 1 두께는 1000Å 내지 5000Å이며,
상기 제 2 두께는 1500Å 내지 6000Å인 것이 특징인 GIP구조 표시장치용 어레이 기판.
- 제 1 항에 있어서,
상기 제 1 및 제 2 산화물 반도체층은 징크 옥사이드(ZnO) 계열의 산화물인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 것이 특징인 GIP구조 표시장치용 어레이 기판.
- 제 1 항에 있어서,
상기 게이트 배선과 나란한 공통배선과;
상기 스위칭 박막트랜지스터를 덮고 상기 화소전극 하부에 위치하는 제 1 보호층과;
상기 제 1 보호층 위로 각 화소영역에 상기 화소전극과 이격하며 상기 공통배선과 연결된 공통전극을 더 포함하는 GIP구조 표시장치용 어레이 기판.
- 제 1 항에 있어서,
상기 스위칭 박막트랜지스터를 덮고 상기 화소전극 하부에 위치하는 제 1 보호층과;
상기 화소전극을 덮는 제 2 보호층과;
상기 제 2 보호층 위로 상기 표시영역 전면에 상기 각 화소영역에 대응하여 바 형태를 가지며 일정간격 이격하는 다수의 개구를 갖는 공통전극을 더 포함하는 GIP구조 표시장치용 어레이 기판.
- 다수의 화소영역을 갖는 표시영역과 상기 표시영역 외측으로 구동회로부가 정의된 기판 상의 상기 표시영역에 일 방향으로 연장하는 게이트 배선을 형성하고, 상기 각 화소영역과 상기 구동회로부에 제 1 및 제 2 게이트 전극을 형성하는 단계와;
상기 표시영역에 대응하여 이중층 구조로 제 1 두께를 갖는 제 1 게이트 절연막을 형성하고 상기 구동회로부에 단일층 구조로 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 게이트 절연막을 형성하는 단계와;
상기 제 1 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 순차 적층된 제 1 산화물 반도체층과 제 1 에치스토퍼와 서로 이격하는 제 1 소스 및 드레인 전극을 형성하고, 동시에 상기 제 2 게이트 절연막 위로 상기 제 2 게이트 전극에 대응하여 순차 적층된 제 2 산화물 반도체층과 제 2 에치스토퍼와 서로 이격하는 제 2 소스 및 드레인 전극을 형성하는 단계와;
상기 제 1 드레인 전극을 노출시키는 제 1 보호층을 형성하는 단계와;
상기 제 1 보호층 위로 각 화소영역에 상기 제 1 드레인 전극과 접촉하는 화소전극을 형성하는 단계
를 포함하는 GIP구조 표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,
상기 표시영역에 대응하여 이중층 구조로 제 1 두께를 갖는 제 1 게이트 절연막을 형성하고 상기 구동회로부에 단일층 구조로 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 게이트 절연막을 형성하는 단계는,
상기 제 1 및 제 2 게이트 전극 위로 상기 구동회로부에 대해서는 차단영역이 대응되며 그 이외의 영역에 대응해서는 투과영역을 갖는 제 1 마스크를 이용하여 제 1 무기절연물질을 증착함으로써 상기 표시영역에 제 1 게이트 절연막의 하부층을 형성하는 단계와;
상기 제 1 게이트 절연막의 하부층 위로 전면에 제 2 무기절연물질을 증착함으로써 상기 표시영역에 상기 하부층과 상부층으로 이루어진 이중층 구조를 갖는 상기 제 1 두께의 제 1 게이트 절연막을 형성하고, 동시에 상기 구동회로부에 제 3 두께를 갖는 제 2 게이트 절연막을 형성하는 단계와;
상기 제 1 게이트 절연막 및 상기 제 3 두께의 제 2 게이트 절연막 위로 상기 구동회로부에 대해서는 투과영역이 대응되며 그 이외의 영역에 대응해서는 차단영역을 갖는 제 2 마스크를 이용하여 상기 제 2 무기절연물질을 증착함으로써 상기 구동회로부에 상기 제 3 두께를 갖는 게이트 절연막과 더불어 단일층 구조의 상기 제 2 두께를 갖는 제 2 게이트 절연막을 형성하는 단계
를 포함하는 GIP구조 표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,
상기 표시영역에 대응하여 이중층 구조로 제 1 두께를 갖는 제 1 게이트 절연막을 형성하고 상기 구동회로부에 단일층 구조로 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 게이트 절연막을 형성하는 단계는,
상기 제 1 및 제 2 게이트 전극 위로 상기 구동회로부에 대해서는 차단영역이 대응되며 그 이외의 영역에 대응해서는 투과영역을 갖는 제 1 마스크를 이용하여 제 1 무기절연물질을 증착함으로써 상기 표시영역에 제 1 게이트 절연막의 하부층을 형성하는 단계와;
상기 제 1 게이트 절연막의 하부층 위로 상기 제 1 마스크를 이용하여 제 2 무기절연물질을 증착함으로써 상기 표시영역에 상기 하부층과 상부층으로 이루어진 이중층 구조를 갖는 상기 제 1 두께의 제 1 게이트 절연막을 형성하는 단계와;
상기 제 1 게이트 절연막 위로 상기 구동회로부에 대해서는 투과영역이 대응되며 그 이외의 영역에 대응해서는 차단영역을 갖는 제 2 마스크를 이용하여 상기 제 2 무기절연물질을 증착함으로써 상기 제 2 두께를 갖는 제 2 게이트 절연막을 형성하는 단계
를 포함하는 GIP구조 표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,
상기 게이트 배선을 형성하는 단계에서 상기 게이트 배선과 나란하게 공통배선을 형성하며,
상기 화소전극을 형성하는 단계에서, 상기 제 1 보호층 위로 각 화소영역에 상기 화소전극과 이격하며 상기 공통배선과 연결된 공통전극을 형성하는 것이 특징인 GIP구조 표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,
상기 화소전극 위로 제 2 보호층을 형성하는 단계와;
상기 제 2 보호층 위로 상기 표시영역 전면에 상기 각 화소영역에 대응하여 바(bar) 형태를 가지며 일정간격 이격하는 다수의 개구를 갖는 공통전극을 형성하는 단계를 포함하는 GIP구조 표시장치용 어레이 기판의 제조 방법.
- 제 9 항 또는 제 10 항에 있어서,
상기 제 1 및 제 2 무기절연물질은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)인 것이 특징인 GIP구조 표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,
상기 제 1 두께는 1000Å 내지 5000Å이며,
상기 제 2 두께는 1500Å 내지 6000Å인 것이 특징인 GIP구조 표시장치용 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110134316A KR101886861B1 (ko) | 2011-12-14 | 2011-12-14 | 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110134316A KR101886861B1 (ko) | 2011-12-14 | 2011-12-14 | 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130067592A KR20130067592A (ko) | 2013-06-25 |
| KR101886861B1 true KR101886861B1 (ko) | 2018-08-09 |
Family
ID=48863392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110134316A KR101886861B1 (ko) | 2011-12-14 | 2011-12-14 | 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101886861B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102427675B1 (ko) | 2015-04-20 | 2022-08-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치 |
| WO2016201609A1 (zh) * | 2015-06-15 | 2016-12-22 | 北京大学深圳研究生院 | 金属氧化物薄膜晶体管、显示面板及两者的制备方法 |
| KR102519947B1 (ko) * | 2015-12-31 | 2023-04-10 | 엘지디스플레이 주식회사 | 표시장치용 어레이기판 및 그 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110028040A (ko) * | 2009-09-11 | 2011-03-17 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| KR101725424B1 (ko) * | 2009-12-22 | 2017-04-11 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 |
-
2011
- 2011-12-14 KR KR1020110134316A patent/KR101886861B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130067592A (ko) | 2013-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4619997B2 (ja) | 液晶表示装置とその製造方法 | |
| KR101942982B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101221261B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101137861B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법 | |
| US20090108256A1 (en) | Thin-film transistor substrate and method of manufacturing the same | |
| US8149347B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| JP4578402B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP2001244473A (ja) | 薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法 | |
| CN100485470C (zh) | 液晶显示器及其制造方法 | |
| KR101886861B1 (ko) | 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR20090043798A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20080047085A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101369758B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR101988926B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101715226B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR20080043969A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR20120130983A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101544064B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20080054629A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| WO2017145941A1 (ja) | 表示パネル用基板の製造方法 | |
| KR20130030146A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101960743B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR102010393B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |