KR102010393B1 - 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 - Google Patents

횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102010393B1
KR102010393B1 KR1020130046960A KR20130046960A KR102010393B1 KR 102010393 B1 KR102010393 B1 KR 102010393B1 KR 1020130046960 A KR1020130046960 A KR 1020130046960A KR 20130046960 A KR20130046960 A KR 20130046960A KR 102010393 B1 KR102010393 B1 KR 102010393B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
data
gate
pattern
Prior art date
Application number
KR1020130046960A
Other languages
English (en)
Other versions
KR20140128551A (ko
Inventor
안성훈
김응용
양창국
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130046960A priority Critical patent/KR102010393B1/ko
Publication of KR20140128551A publication Critical patent/KR20140128551A/ko
Application granted granted Critical
Publication of KR102010393B1 publication Critical patent/KR102010393B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 횡전계형 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 배선과 상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 순수 비정질 실리콘층과 불순물 비정질 실리콘 패턴과 도전성 금속층을 적층하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 이와 중첩하는 액티브층과 상기 불순물 비정질 실리콘 패턴 상부로 소스 드레인 패턴과 데이터 배선을 형성하는 제 2 마스크 공정 단계와; 상기 소스 드레인 패턴 상부로 제 1 투명 도전성 물질층을 형성하는 단계와; 상기 제 1 투명 도전성 물질층 상부에 소스 및 드레인 전극과, 상기 드레인 전극과 직접 접촉하는 화소전극과, 상기 소스 및 드레인 전극 사이로 노출된 상기 불순물 비정질 실리콘 패턴을 제거하여 서로 이격하도록 형성되는 오믹콘택층을 형성하는 제 3 마스크 공정 단계와; 상기 기판의 전면에 보호막을 형성하는 제 4 마스크 공정 단계와; 상기 보호막 상부에 공통전극을 형성하는 제 5 마스크 공정 단계를 포함한다.

Description

횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 {ARRAY SUBSTRATE FOR IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 마스크의 수를 저감할 수 있는 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다. 그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관하여 상세히 설명한다.
도 1은 일반적인 횡전계형 액정표시장치용 어레이기판의 하나의 화소영역에 대한 평면도이다.
도시한 바와 같이, 일방향으로 다수의 게이트 배선(45)이 연장하며 구성되어 있으며, 이러한 다수의 게이트 배선(45)과 교차하여 다수의 화소영역(P)을 정의하며 다수의 데이터 배선(51)이 구성되고 있다.
또한 상기 다수의 화소영역(P) 각각에는 이를 정의한 상기 데이터 배선(51)및 게이트 배선(45)과 연결되며, 게이트 전극(43)과 게이트 절연막(미도시)과 반도체층(미도시)과 소스 및 드레인 전극(55, 58)을 포함하는 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다.
또한, 각 화소영역(P)에는 상기 박막트랜지스터(Tr)의 드레인 전극(58)과 직접 접촉되는 판 형태의 화소전극(60)이 형성되어 있다.
또한, 상기 다수의 화소영역(P)이 형성된 표시영역 전면에는 각 화소영역(P)에 대응하여 상기 판 형태의 화소전극(60)과 중첩하며 다수의 바(bar) 형태의 개구(oa)가 구비된 공통전극(75)이 형성되고 있다.
이러한 구조를 갖는 종래의 횡전계형 액정표시장치용 어레이기판은 통상 6회의 마스크 공정을 통해 제조되고 있다.
도 2a 내지 도 2f는 종래의 횡전계형 액정표시장치용 어레이기판의 제조 단계별 공정 단면도로서 하나의 스위칭영역(TrA)과 화소영역(P)과 게이트 패드부(GPA) 및 데이터 패드부(DPA)에 대한 단면도이다.
도 2a에 도시한 바와 같이, 제 1 마스크 공정을 진행하여, 화소영역(P) 상에는 기판(40) 상에 일 방향으로 연장하는 게이트 배선(미도시)과 이와 연결된 게이트 전극(43)을 형성하고, 게이트 패드부(GPA)에는 게이트 패드전극(44)을 형성한다.
다음, 도 2b에 도시한 바와 같이, 제 2 마스크 공정을 진행하여, 상기 게이트 배선(미도시)과 게이트 전극(43)을 포함하는 기판(40)의 전면에 게이트 절연막(46)을 형성하고, 화소영역(P)의 스위칭 영역(TrA) 상에는 연속하여 상기 게이트 절연막(46) 위로 게이트 전극(43)에 대응하는 액티브층(49a)과 도핑된 비정질 실리콘 패턴(48)을 형성한다.
다음, 도 2c에 도시한 바와 같이, 제 3 마스크 공정을 진행하여, 상기 액티브층(49a)과 도핑된 비정질 실리콘 패턴(48)이 형성된 기판(40)의 전면의 각 화소영역(P)에 대응하여 화소전극(50)을 형성한다.
다음, 도 2d에 도시한 바와 같이, 제 4 마스크 공정을 진행하여, 상기 게이트 배선(미도시)과 교차하는 데이터 배선(52) 및 이와 연결된 데이터 패드부(DPA)에는 데이터 패드전극(53)과, 상기 도핑된 비정질 실리콘 패턴(도 2c의 48) 상부에 서로 이격하는 소스 및 드레인 전극(54, 56)을 형성한다.
이후, 상기 소스 및 드레인 전극(54, 56) 하부에 서로 이격하는 오믹콘택층(49b)을 형성한다. 이때, 상기 액티브층(49a)과 오믹콘택층(49b)은 반도체층(49)을 이루며, 상기 게이트 전극(43)과 게이트 절연막(46)과 반도체층(49)과 소스 및 드레인 전극(54, 56)은 박막트랜지스터(Tr)를 이룬다.
다음, 도 2e에 도시한 바와 같이, 제 5 마스크 공정을 진행하여, 상기 데이터 배선(52)과 소스 및 드레인 전극(54, 56) 상부로 보호층(60)을 형성하고, 게이트 및 데이터 패드부(GPA, DPA)에는 게이트 패드전극(44)과 데이터 패드전극(53)을 각각 노출시키는 게이트 및 데이터 패드 콘택홀(62, 64)을 형성한다.
다음, 도 2f에 도시한 바와 같이, 제 6 마스크 공정을 진행하여, 상기 보호층(60) 위로 각 화소영역(P)에 구비된 상기 각 화소전극(50)에 대응하여 다수의 바(bar) 형태의 개구(oa)를 갖는 공통전극(65)을 형성함으로써 종래의 횡전계형 액정표시장치용 어레이기판(10)을 완성한다.
전술한 바와 같이 6회의 마스크 공정을 진행하여 횡전계형 액정표시장치용 어레이기판(10)을 완성하는 경우 1회의 마스크 공정은 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 포토레지스트의 스트립 등의 단위 공정으로 이루어지는 바, 마스크 공정이 많을수록 공정시간이 많이 걸리게 되는 문제가 있다.
또한, 이에 의해 단위 시간당 생산성이 저하되어 어레이기판의 제조 비용이 상승하며, 공정이 많을수록 불량이 발생할 확률이 커지게 되어 생산수율이 저하되는 문제가 있고, 공정시간 증가와 공정비용 상승으로 제품의 경쟁력이 약화되는 문제가 있다.
이러한 문제를 해결하기 위한 방법으로 5회의 마스크 공정이 제안되었다.
일반적인 5회의 마스크 공정은 하프 톤 마스크를 사용하여 소스 및 드레인 전극과 반도체층을 1회의 마스크 공정을 통해 동시에 형성함으로써, 종래의 6회의 마스크 공정대비 1회의 마스크 공정을 줄여 제조 시간 및 제조 비용을 저감할 수 있다.
그러나, 종래에 따른 범용적인 5회의 마스크 공정으로 제작된 어레이기판은, 상기 소스 및 드레인 전극 및 데이터 배선의 주변으로 하부의 반도체층(비정질 실리콘층)이 노출된 형태로 구성된다.
도 3a 내지 도 3d는 종래의 5회의 마스크 공정으로 제작된 횡전계형 액정표시장치용 어레이기판의 스위칭 영역(A)과 데이터 배선부(B)의 일부를 확대한 단면도이다.
도시한 바와 같이, 기판(50) 상의 스위칭영역(A)에는 게이트 전극(43)이 형성되어 있으며, 스위칭 영역(A)의 게이트 전극(43) 상부와 데이터 배선부(B)에는 게이트 절연막(46)이 형성되어 있다. 그리고, 게이트 절연막(46) 상부로 제 1 및 제 2 반도체층(84a, 84b)과 소스 및 드레인 금속층(80)이 연속적으로 형성되어 있다.
이러한 기판(50) 상에 감광패턴을 통해 제 1 및 제 2 반도체층(84a, 84b) 상부에 형성되어 있는 소스 드레인 금속층(80)을 식각하여 소스 및 드레인 전극(81, 83)과 이와 연결된 데이터 배선(82)을 형성하는 공정을 진행한다.
이때, 도 3a에 도시한 바와 같이, 제 1 및 제 2 감광패턴(78a, 78b)의 하부로 소스 드레인 금속층(80) 및 데이터 배선(82)이 과식각되어, 소스 드레인 금속층(80)과 데이터 배선(82)은 상기 제 1 및 제 2 감광패턴(78a, 78b)의 안쪽으로 패턴된다.
이후, 도 3b에 도시한 바와 같이, 제 1 및 제 2 감광패턴(78a, 78b)의 주변으로 노출된 제 1 및 제 2 반도체층(84a, 84b)을 건식식각을 통해 제거하는 공정을 진행한다. 이때, 건식식각의 이방성에 의해 상기 제 1 및 제 2 반도체층(84a, 84b)은 상기 제 1 및 제 2 감광패턴(78a, 78b)으로 가려진 부분은 식각되지 않으므로, 상기 제 1 및 제 2 감광패턴(78a, 78b)의 안으로 과식각된 상태의 상기 소스 드레인 금속층(80) 및 데이터 배선(82)보다는 외부로 돌출된 형상으로 패턴된다.
도 3c에 도시한 바와 같이, 제 1 및 제 2 감광패턴(78a, 78b)을 애싱(ashing)하여 하부의 소스 드레인 금속층(80)과 데이터 배선(82)을 노출한다.
그리고, 도 3d에 도시한 바와 같이, 노출된 소스 드레인 금속층(80)을 제거하여 상기 게이트 전극(43)의 상부에서 이격된 소스 전극(81)과 드레인 전극(83)을 형성하고 다음으로, 소스 및 드레인 전극 (81, 83) 사이로 노출된 제 1 반도체층(84a)을 식각하여 오믹콘택층을 형성함으로써, 반도체층(85a)과 소스 및 드레인 전극(81, 83)을 형성하게 된다.
그리고, 데이터 배선부(B)에는 데이터 배선(82)을 형성하게 된다. 이때, 데이터 배선(82)의 하부에는 제 2 반도체층(84b)으로 이루어지는 더미패턴(85b)이 위치하게 된다.
이때, 스위칭 영역(A)에 있어서는 소스 및 드레인 전극(81, 83) 외부로 반도체층(85a)이 약 1.8μm 이상 외부로 노출되게 되고, 데이터 배선부(B)에 있어서도 데이터 배선(82)의 하부에 위치하는 더미패턴(85b)이 약 1.8μm 이상 데이터 배선(82)의 외부로 노출되게 된다.
이와 같이 노출된 영역을 액티브 테일이라 정의할 수 있는데, 이러한 액티브 테일은 소스 및 드레인 전극(81, 83)과 데이터 배선(82)의 외부로 노출되는 영역이 매우 크기 때문에, 빛을 받아 발생하게 되는 광누설전류(photo- leakage current)의 영향 또한 큰 문제점을 야기하게 된다.
이와 같이 발생한 광 누설전류(photo- leakage current)로 인해 인접한 화소전극과 커플링(coupling)현상이 발생하여, 액정패널의 화면에 웨이비 노이즈(wavy noise)가 발생하는 문제가 있다.
따라서, 액티브 테일의 형성을 고려하여 이웃하는 데이터배선 사이의 영역을 넓혀야 하므로 고해상도의 네로우 베젤(Narrow Bezel)을 구현할 수 없는 문제가 있다.
또한, 액티브 테일에 의해 개구영역이 잠식되는 문제가 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 소스 및 드레인 전극과 데이터 배선의 주변으로 돌출되는 액티브 테일(active tail)의 길이를 줄여 개구영역 확보를 통한 휘도 특성이 개선되고, 균일한 화질을 구현할 수 있는 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공하는 것을 제 1 목적으로 한다.
또한, 마스크 공정 수를 저감하여 제조 비용 및 제조 시간을 줄임으로써 단위 시간당 생산성을 향상시킬 수 있는 횡전계형 액정표시장치용 어레이기판 및 이의 제조 방법을 제공하는 것을 제 2 목적으로 한다.
상기한 목적을 달성하기 위하여, 본 발명의 횡전계형 액정표시장치용 어레이기판의 제조 방법은, 기판 상에 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 배선과 상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 순수 비정질 실리콘층과 도핑된 비정질 실리콘 패턴과 도전성 금속층을 적층하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 이와 중첩하는 액티브층과 상기 도핑된 비정질 실리콘 패턴 상부로 소스 드레인 패턴과 데이터 배선을 형성하는 제 2 마스크 공정 단계와; 상기 소스 드레인 패턴 상부로 제 1 투명 도전성 물질층을 형성하는 단계와; 상기 제 1 투명 도전성 물질층 상부에 소스 및 드레인 전극과, 상기 드레인 전극과 직접 접촉하는 화소전극과, 상기 소스 및 드레인 전극 사이로 노출된 상기 도핑된 비정질 실리콘 패턴을 제거하여 서로 이격하도록 형성되는 오믹콘택층을 형성하는 제 3 마스크 공정 단계와; 상기 기판의 전면에 보호막을 형성하는 제 4 마스크 공정 단계와; 상기 보호막 상부에 공통전극을 형성하는 제 5 마스크 공정 단계를 포함한다.
이때, 상기 제 3 마스크 공정 단계는, 상기 제 1 투명 도전성 물질층 상부로 상기 화소전극과 상기 소스 및 드레인 전극 형성을 위한 제 1 두께를 갖는 제 1 감광패턴과, 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 감광패턴을 형성하는 단계와; 상기 제 1 및 제 2 감광패턴 외부로 노출된 상기 제 1 투명 도전성 물질층을 1 차 식각하여 상기 소스 드레인 패턴을 노출하는 단계와; 상기 노출된 소스 드레인 패턴을 2 차 식각하여, 상기 소스 전극과 이격하여 형성되는 상기 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 도핑된 비정질 실리콘층을 제거하여 서로 이격하는 오믹 콘택층을 형성하는 단계와; 애싱을 진행하여 상기 제 2 두께를 갖는 상기 제 2 감광패턴을 제거하는 단계와; 상기 소스 및 드레인 전극 상부에 남아있는 제 1 감광패턴 외부로 노출된 상기 제 1 투명 도전성 물질층을 제거하여, 상기 드레인 전극과 직접 접촉하는 상기 화소전극을 형성하는 단계를 포함한다.
상기 소스 전극은 상기 소스 패턴과, 상기 소스 패턴 상부의 투명패턴으로 이루어지며, 상기 데이터배선은 상기 소스 패턴으로부터 연장되어 상기 보호막과 직접 접촉한다.
상기 1 차 식각은 습식식각인 것을 특징으로 한다.
이때, 상기 습식식각의 식각액은 옥살산(Oz산; oxalic acid)이다.
상기 2 차 식각은 건식식각 또는 습식식각 중 선택된 하나인 것을 특징으로 한다.
이때, 상기 2 차 식각이 건식식각인 경우, 식각가스는 육불화황(SF6), 산소(O2), 염소(Cl2), 염화수소(HCl), 사불화탄소(CF4) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 한 가지를 포함한다.
또한, 상기 2 차 식각이 습식식각인 경우, 식각액은 구리 식각액, 또는, 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 한 가지를 포함하는 혼산인 것을 특징으로 한다.
상기 제 1 마스크 공정 단계에서 상기 게이트 전극과 동일층에 게이트 패드전극과 제 1 데이터 링크배선을 더욱 형성하고, 상기 제 2 마스크 공정 단계에서 상기 데이터 배선에서 연장되어 형성되는 제 2 데이터 링크배선을 더욱 형성한다.
상기 제 2 마스크 공정 단계에서, 상기 제 1 데이터 링크배선과 연결되는 제 1 데이터 패드전극과, 상기 제 2 데이터 링크배선과 연결되는 제 2 데이터 패드전극을 더욱 형성한다.
상기 제 5 마스크 공정 단계에서, 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극을 더욱 형성한다.
또한, 상기 제 5 마스크 공정 단계에서, 상기 제 1 데이터 패드전극과 접촉하는 제 1 데이터 보조 패드전극과, 상기 제 2 데이터 패드전극과 접촉하는 제 2 데이터 보조 패드전극을 더욱 형성한다.
한편, 본 발명에 따른 횡전계형 액정표시장치용 어레이기판은 기판 상에 형성된 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 연결되는 게이트 전극과; 상기 게이트 배선과 상기 게이트 전극을 덮으며 형성되는 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 이와 중첩하는 액티브층과, 상기 액티브층 상부로 서로 이격하는 오믹 콘택층으로 형성되는 반도체층과; 상기 반도체층 상부로 서로 이격하여 형성되는 소스 전극 및 드레인 전극과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 제 1 및 제 2 데이터 배선과; 상기 제 1 및 제 2 데이터 배선의 하부에 형성되는 더미패턴과; 상기 드레인 전극과 직접 접촉하며 형성되는 판 형상의 화소전극과; 상기 소스 및 드레인 전극과 상기 화소전극과 상기 제 1 및 제 2 데이터 배선을 덮으며 형성되는 보호층과; 상기 보호층 상부로 상기 화소전극에 대응하여 바(bar) 형태로 일정 간격 이격하는 다수의 개구를 구비하며 형성된 투명한 공통전극을 포함하며, 상기 제 1 및 제 2 데이터 배선과 상기 보호층은 직접 접촉하고, 상기 소스 및 드레인 전극과 상기 반도체층의 양 끝단은 일치하며, 상기 제 1 및 제 2 데이터 배선과 상기 더미패턴의 양 끝단은 일치하는 것을 특징으로 한다.
상기 소스 전극 상부에 투명패턴이 위치한다.
상기 더미패턴은 순수 비정질 실리콘의 제 1 패턴과, 도핑된 비정질 실리콘의 제 2 패턴으로 이루어진다.
또한, 상기 게이트 전극과 동일층에 형성되는 제 1 데이터 링크배선과, 상기 제 2 데이터 배선에서 연장되어 형성되는 제 2 데이터 링크배선을 포함한다.
또한, 상기 제 1 데이터 배선을 노출하는 제 1 콘택홀과, 상기 제 1 데이터 링크배선을 노출하는 제 2 및 제 3 콘택홀과, 상기 제 1 및 제 2데이터 패드전극을 노출시키는 제 1 및 제 2 데이터 패드 콘택홀을 포함한다.
상기 제 1 콘택홀 및 상기 제 2 콘택홀을 통해 상기 제 1 데이터 배선과 상기 제 1데이터 링크배선을 연결하는 제 1 데이터 링크 연결전극과, 상기 제 3 콘택홀 및 상기 제 1 데이터 패드 콘택홀을 통해 상기 제 1데이터 링크배선과 상기 제 1 데이터 패드전극을 연결하는 제 2 데이터 링크 연결전극을 더욱 포함한다.
상기 제 2 데이터 패드 콘택홀을 통해 상기 제 2 데이터 배선으로부터 연장되어 형성되는 상기 제 2 데이터 패드전극을 연결하는 제 2 데이터 보조 패드전극을 더욱 포함한다.
한편, 본 발명의 변형예에 따른 횡전계형 액정표시장치용 어레이기판은, 기판 상에 형성된 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 연결되는 게이트 전극과; 상기 게이트 배선과 상기 게이트 전극을 덮으며 형성되는 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 이와 중첩하는 액티브층과, 상기 액티브층 상부로 서로 이격하는 오믹 콘택층으로 형성되는 반도체층과; 상기 반도체층 상부로 서로 이격하여 형성되는 소스 전극 및 드레인 전극과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 제 1 및 제 2 데이터 배선과; 상기 제 1 및 제 2 데이터 배선의 하부에 형성되는 더미패턴과; 상기 드레인 전극과 직접 접촉하며 형성되는 판 형상의 화소전극과; 상기 소스 및 드레인 전극과 상기 화소전극과 상기 제 1 및 제 2 데이터 배선을 덮으며 형성되는 보호층과; 상기 보호층 상부로 상기 화소전극에 대응하여 바(bar) 형태로 일정 간격 이격하는 다수의 개구를 구비하며 형성된 투명한 공통전극을 포함하며, 상기 제 1 및 제 2 데이터 배선과 상기 보호층은 직접 접촉하고, 상기 반도체층과 상기 더미패턴은, 상기 소스 및 드레인 전극과 상기 제 1 및 제 2 데이터배선의 외부로 0.2μm이하로 노출되는 것을 특징으로 한다.
상기 소스 전극 상부에 투명패턴이 위치한다.
상기 더미패턴은 순수 비정질 실리콘의 제 1 패턴과, 도핑된 비정질 실리콘의 제 2 패턴으로 이루어진다.
도 1은 종래의 횡전계형 액정표시장치의 어레이 기판의 하나의 화소영역에 대한 평면도이다.
도 2a 내지 도 2f는 종래의 횡전계형 액정표시장치용 어레이 기판의 제조 단계별 공정 단면도이다.
도 3a 내지 도 3d는 종래의 5 마스크 공정으로 제작된 횡전계형 액정표시장치용 어레이 기판의 채널부와 데이터 배선부의 일부를 확대한 단면도이다.
도 4는 본 발명의 실시예에 따른 횡전계형 액정표시장치의 어레이 기판의 하나의 화소영역에 대한 평면도이다.
도 5a 내지 도 5e는 도 4의 Ⅳ-Ⅳ선 및 Ⅴ-Ⅴ선을 따라 자른 단면을 도시한 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판의 제조 단계별 공정 단면도이다.
도 6a 내지 도 6h는 도 5c의 상세 공정을 나타내는 단면도이다.
도 7은 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에서 액티브 테일의 길이와 투과율의 상관관계를 나타내는 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 4는 본 발명의 실시예에 따른 횡전계형 액정표시장치의 어레이기판의 하나의 화소영역에 대한 평면도이다.
도시한 바와 같이, 일방향으로 다수의 게이트 배선(102)이 연장하며 구성되어 있으며, 이러한 다수의 게이트 배선(102)과 교차하여 다수의 화소영역(P)을 정의하며 다수의 데이터 배선(130a, 130b)이 구성되고 있다.
또한, 상기 다수의 화소영역(P) 각각에는 이를 정의한 상기 데이터 배선(130a, 130b) 및 게이트 배선(102)과 연결되며, 게이트 전극(108)과 게이트 절연막(미도시)과 반도체층(미도시)과 소스 및 드레인 전극(133, 136)을 포함하는 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다.
또한, 각 화소영역(P)에는 상기 박막 트랜지스터(Tr)의 드레인 전극(136)과 직접 접촉하며 전기적으로 연결되는 화소전극(139)이 형성되어 있다.
또한, 상기 다수의 화소영역(P)이 형성된 표시영역 전면에는 각 화소영역(P)에 대응하여 상기 화소전극(139)과 중첩하며 상기 화소전극(139)에 대응하여 일정간격 이격하는 다수의 바(bar) 형태의 개구(oa)가 구비된 공통전극(160)이 형성되고 있다. 이때, 상기 공통전극(160)은 표시영역 전면에 형성되나, 도면에 나타내기 위해 하나의 화소영역(P)에 대응되는 부분을 점선으로 나타내었다.
특히, 본 발명의 횡전계형 액정표시장치용 어레이기판(100)은 소스 전극(133) 상부에 투명패턴(138)을 더욱 형성하는 것을 특징으로 하며, 또한, 본 발명은 제 1 및 제 2 데이터 패드부(DPA1, DPA2)로 나누어 정의되는 것을 특징으로 한다.
즉, 본 발명의 횡전계형 액정표시장치용 어레이기판(100)의 제 1 데이터 패드부(DPA1)는 제 1 데이터 배선(130a)과 제 1 데이터 링크배선(107)이 제 1 및 제 2 콘택홀(149, 150)을 통해 제 1데이터 링크 연결전극(159)으로 연결되며, 제 1 데이터 링크배선(107)은 제 1 데이터 패드전극(131)과 제 3 콘택홀(151) 및 제 1데이터 패드 콘택홀(152)을 통해 제 2 데이터 링크 연결전극(165) 및 제 1데이터 보조 패드전극 (163)으로 연결되어 형성된다.
그리고, 제 2 데이터 패드부(DPA2)에는 제 2 데이터 배선(130b)으로부터 연장된 제 2 데이터 패드전극(106)이 제 2 데이터 패드 콘택홀(148)을 통해 제 2 데이터 보조 패드전극(164)와 연결되어 형성된다.
이러한 구성을 갖는 횡전계형 액정표시장치용 어레이기판(100)은 상기 각 화소영역(P)별로 상기 화소전극(139)과 이와 대응하여 다수의 바(bar) 형태의 개구(oa)를 구비한 공통전극(160)에 전압이 인가됨으로써 전계를 형성하게 된다.
이러한 구조를 갖는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판은 5회의 마스크 공정을 통해 제조되고 있다.
도 5a 내지 도 5e는 도 4의 Ⅳ-Ⅳ선 및 Ⅴ-Ⅴ선을 따라 자른 단면을 도시한 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판의 제조 단계별 공정 단면도이다.
설명의 편의를 위해 각 화소영역(P) 내에 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 정의한다.
또한, 게이트 패드전극이 형성되는 영역을 게이트 패드부(GPA), 제 1 및 제 2데이터 링크배선, 제 1 및 제 2 데이터 패드전극이 형성되는 영역을 데이터 패드부(DPA)라 정의한다.
우선, 도 5a에 도시한 바와 같이, 투명한 절연기판(101) 상에 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 및 크롬(Cr) 중 하나 또는 둘 이상의 물질을 전면에 증착하여 제 1 금속층(미도시)을 형성한다.
이후, 상기 제 1 금속층(미도시)을 포토레지스트의 도포, 포토 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 상기 제 1 금속층(미도시)의 식각 및 포토레지스트의 스트립(strip) 등의 일련의 단위 공정을 포함하는 제 1 마스크 공정을 진행하여 패터닝함으로써 단일층 또는 다중층 구조를 가지며 제 1 방향으로 연장하는 다수의 게이트 배선(미도시)을 형성하고, 동시에 상기 스위칭 영역(TrA)에 상기 게이트 배선(미도시)과 연결된 게이트 전극(108)을 형성하며, 게이트 패드부(GPA)에는 상기 게이트 배선(미도시)과 연결되며 단일층 또는 다중층 구조를 갖는 게이트 패드전극(109)을 형성한다.
여기서, 본 발명의 데이터 패드부(DPA)는 제 1 데이터 패드부(DPA1)와 제 2 데이터 패드부(DPA2)로 나뉘어 정의할 수 있는데, 제 1 데이터 패드부(DPA1)는 제 1 데이터 배선(도 4의 130a)과 연결되며, 제 2 데이터 패드부(DPA2)는 제 1 데이터 패드부(DPA1)에 이웃하여 제 1 데이터 배선(도 4의 130a)과 이웃하는 제 2 데이터배선(도 4의 130b)과 연결된다.
이러한, 제 1 데이터 패드부(DPA1)와 제 2 데이터 패드부(DPA2)는 서로 이웃하여 서로 번갈아 가며 형성된다.
이때, 제 1 데이터 패드부(DPA1)에는 제 1 데이터 링크배선(107)이 형성되며, 제 2 데이터 패드부(DPA2)에는 제 2 데이터 링크배선(110)이 형성된다.
다음, 도 5b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(108) 및 게이트 패드전극(109) 및 제 1데이터 링크배선(107) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 상기 기판(101) 전면에 게이트 절연막(115)을 형성한다.
본 발명에서는 게이트 절연막(115)을 유기절연물질로 형성하는 것을 일례로 하겠다.
연속하여 상기 게이트 절연막(115) 상부로 순수 비정질 실리콘층(120a)과 도핑된 비정질 실리콘층(120b)을 형성하고, 상기 도핑된 비정질 실리콘층(120b) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 및 크롬(Cr) 중 하나 또는 둘 이상의 물질을 전면에 증착하여 제 2 금속층(미도시)을 형성한다.
이후, 상기 제 2 금속층(미도시) 위로 포토레지스트층(미도시)을 형성하고 이를 노광을 실시하고 현상하는 제 2 마스크 공정을 진행함으로써 도 5b에 도시한 바와 같이, 상기 제 2 금속층(미도시)과 그 하부의 순수 비정질 실리콘층(120a) 및 도핑된 비정질 실리콘 패턴(120b)을 식각하여 제거함으로써 상기 게이트 절연막(115) 상에 상기 게이트 배선(미도시)과 교차하며 제 2 방향으로 연장하여 다수의 화소영역(P)을 정의하는 다수의 데이터 배선(130)을 형성한다.
이와 동시에 상기 스위칭 영역(TrA)에 있어서 상기 데이터 배선(130)과 연결된 소스 드레인 패턴(132)과 그 하부로 순차적으로 적층된 도핑된 비정질 실리콘 패턴(120b)과 순수 비정질 실리콘의 액티브층(120a)을 형성한다.
또한, 제 1 및 제 2데이터 패드부(DPA1, DPA2)에 제 1 데이터 패드전극(131) 및 제 2 데이터 패드전극(106)을 형성한다.
이때, 제 1 및 제 2 데이터 배선(도 4의 130a, 130b)과 제 1 데이터 패드전극(131) 및 제 2 데이터 패드전극(106) 하부에는 제조 공정 진행 특성 상 상기 게이트 절연막(115)을 기준으로 그 상부에 순수 비정질 실리콘의 제 1 패턴(미도시)과 상기 도핑된 비정질 실리콘의 제 2 패턴(미도시)으로 이루어진 더미패턴(121)이 형성된다.
여기서, 본 발명은 소스 및 드레인 전극(도 5c의 133, 136)과 오믹 콘택층(도 5c의 120c)을 추후 진행되는 제 3 마스크 공정에서 형성함에 따라, 제 2 마스크 공정에서 소스 드레인 패턴(132)과 도핑된 비정질 실리콘 패턴(120b)을 통해 소스 및 드레인 전극(도 5c의 133, 136)과, 오믹 콘택층(도 5c의 120c)을 형성하고자 하는 공정에 비해 반도체층(120)이 소스 및 드레인 전극(도 5c의 133, 136) 외부로 노출되는 액티브 테일이 발생하지 않게 된다.
이에 대해 추후 좀더 자세히 살펴보도록 하겠다.
다음으로, 상기 소스 드레인 패턴(132)과 데이터 배선(130)과 제 1 데이터 패드전극(131) 및 제 2 데이터 패드전극(106) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 제 1 투명 도전성 물질층(미도시)을 형성한다.
그리고, 도 5c에 도시한 바와 같이, 하프 톤 마스크를 이용하여, 상기 게이트 전극(108)에 대응하는 상부에 이격되며 하부의 도핑된 비정질 실리콘 패턴(120b)을 노출하는 소스 전극(133)과 드레인 전극(136)을 형성하고, 드레인 전극(136)과 직접 접촉하는 화소전극(139)을 형성하는 제 3 마스크 공정을 진행한다.
이때, 습식식각의 선택비를 이용하여 데이터 배선(130) 위에는 제 1 투명 도전성 물질층(미도시)을 제거하지만, 소스 전극(133) 상부에는 투명패턴(138)을 형성하는 특징을 가진다.
또한, 상기 소스 및 드레인 전극(133, 136)사이로 노출된 하부의 도핑된 비정질 실리콘 패턴(120b)을 제거하여, 하부의 순수 비정질 실리콘층(120a)을 노출함으로써, 오믹콘택층(120c)을 형성한다.
이때, 상기 순수 비정질 실리콘층(120a)과 오믹콘택층(120c)은 반도체층(120)을 이룬다.
이러한 공정에 의해, 상기 스위칭 영역(TrA)에 순차 적층된 게이트 전극(108), 게이트 절연막(115), 반도체층(120), 서로 이격하는 소스 및 드레인 전극(133, 136)은 스위칭 소자인 박막트랜지스터(Tr)를 완성하게 된다.
다음, 5d에 도시한 바와같이, 제 4 마스크 공정을 진행하여 상기 박막트랜지스터(Tr)와 화소전극(139) 및 데이터 배선(130), 제 1 데이터 패드전극(131) 및 제 2 데이터 패드전극(106) 위로 전면에 무기절연물질 예를들면, 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 보호층(140)을 형성한다.
이후, 상기 보호층(140)과 그 하부에 위치하는 상기 게이트 절연막(115)을 패터닝함으로써 상기 게이트 패드부(GPA)에 있어서는 상기 게이트 패드전극(109)을 노출시키는 게이트 패드 콘택홀(147)을 형성한다.
제 1 데이터 패드부(DPA1)에 있어서는 데이터 배선(130a)을 노출하는 제 1 콘택홀(149)과, 제 1데이터 링크배선(107)을 노출하는 제 2 및 제 3 콘택홀(150, 151), 그리고 제 1 데이터 패드전극(131)을 노출하는 제 1 데이터 패드 콘택홀(152)을 형성한다.
또한, 제 2 데이터 패드부(DPA2)에 있어서는 제 2 데이터 패드전극(106)을 노출하는 제 2 데이터 패드 콘택홀(148)을 형성한다.
다음, 상기 보호층(140) 위로 투명 도전성 물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 기판(101) 전면에 증착하여 제 2 투명 도전성 물질층(미도시)을 형성한다.
이후, 도 5e에 도시한 바와 같이, 상기 제 2 투명 도전성 물질층(미도시)에 대해 제 5 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P) 내에 구비된 화소전극(139)에 대응하여 다수의 바(bar) 형태의 개구(oa)를 갖는 공통전극(160)을 형성한다.
동시에 게이트 패드부(GPA)에 있어서는 게이트 패드 콘택홀(147)을 통해 상기 게이트 패드전극(109)과 접촉하는 게이트 보조 패드전극(162)을 형성한다.
또한, 제 1 데이터 패드부(DPA1)에 있어서는 제 1 콘택홀(149)을 통해 제 1 데이터배선(130a) 및 제 1데이터 링크배선(107)과 접촉하는 제 1 데이터 링크 연결전극(159)을 형성하고, 제 2 콘택홀(150)을 통해 제 1데이터 링크배선(107) 및 제 1 데이터 패드전극(131)과 접촉하는 제 2 데이터 링크 연결전극(165)을 형성한다.
그리고, 제 3 콘택홀(151) 및 제 1 데이터 패드 콘택홀(152)을 통해서는 제 1데이터 링크배선(107) 및 제 1데이터 패드전극(131)과 접촉하여, 제 1데이터 링크배선(107)과 제 1데이터 패드전극(131)을 전기적으로 연결하기 위한 제 2 링크 연결전극(165) 및 제 1데이터 보조 패드전극(163)을 형성한다.
또한, 제 2 데이터 패드부(DPA2)에 있어서는 제 2 데이터 패드 콘택홀(148)을 통해 제 2 데이터 패드전극(106) 및 제 2 데이터 링크배선(110)과 접촉하는 제 2 데이터 보조 패드전극(164)을 형성한다.
이때, 도시하지는 않았지만, 변형예로써, 제 3 마스크 공정 단계에서 화소전극을 형성하는 대신 공통전극을 형성하고, 제 5 마스크 공정 단계에서 공통전극을 형성하는 대신 화소전극을 형성할 수 있다.
이로써, 본 발명의 횡전계형 액정표시장치용 어레이기판(100)을 완성한다.
한편, 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이 기판(100)은 하부에 판 형태의 화소전극(139)이 구비되고 이의 상부에 보호막(140)을 개재하여 각 화소영역(P)에 대응하여 상기 보호막(140)과 더불어 다수의 다수의 바(bar) 형태의 개구(oa)를 구비하며 표시영역 전면에 형성되는 공통전극(160)이 구비됨으로써 커먼 탑(common top)구조를 가짐을 일례로 보이고 있으나, 변형예로서 표시영역 전면에 각 화소영역(P) 별로 공통전극이 투명 도전성 물질로 형성되고, 이의 상부로 각 화소영역 별로 보호층을 개재하여 상기 보호층과 더불어 상기 공통전극을 노출시키는 다수의 개구를 갖는 판 형태의 화소전극이 상기 박막트랜지스터와 접촉하도록 구비되는 픽셀 탑(pixel top) 구조를 이룰 수도 있다.
여기서, 기존에는 순수 비정질 실리콘층과 도핑된 비정질 실리콘 패턴, 그리고 소스 드레인 패턴을 형성하고 난 뒤, 바로 하프 톤 마스크를 통한 애싱 및 식각을 통해 소스 및 드레인 전극과, 소스 및 드레인 전극 사이의 이격된 영역으로 노출되는 도핑된 비정질 실리콘이 제거된 오믹 콘택층을 포함하는 반도체층을 형성하게 된다.
그러나, 패터닝된 소스 드레인 패턴과 순수 비정질 실리콘층과 도핑된 비정질 실리콘 패턴에 하프 톤 마스크를 이용하여 애싱 및 식각을 진행하게 될 경우 소스 드레인 패턴이 과식각 됨에 따라 소스 및 드레인 전극 외부로 순수 비정질 실리콘층과 도핑된 비정질 실리콘 패턴이 노출되는 액티브 테일이 발생하게 된다.
이때, 노출되는 액티브 테일은 약 1.8μm 이상이 된다.
그러나, 본 발명은 순수 비정질 실리콘층(120a)과 도핑된 비정질 실리콘층(120b)과 소스 드레인 패턴(132)을 형성하고 난 뒤, 별도의 애싱과 식각 공정을 진행하지 않고, 화소전극(139)을 형성하기 위한 제 3마스크 공정에서 화소전극(139)을 패터닝하는 과정에서 소스 및 드레인 전극(133, 136)과 반도체층(120)을 형성함으로써, 소스 드레인 패턴(132)의 과식각에 의해 소스 및 드레인 전극(133, 136) 외부로 반도체층(120)이 노출되는 액티브 테일 현상이 발생하는 것을 방지할 수 있는 것이다.
따라서, 본 발명은 액티브 테일을 약 0.2μm 이하로 줄일 수 있어, 이웃하는 데이터배선 사이의 영역을 좁힐 수 있고, 이로 인하여 고해상도의 네로우 베젤(Narrow Bezel)을 구현할 수 있는 효과가 있다.
또한, 액티브 테일에 의해 잠식되는 개구 영역을 삭제할 수 있으므로, 휘도를 개선할 수 있고, 액티브 테일에서 발생하는 누설전류의 양을 최소화 할 수 있어 화면의 웨이비 노이즈(wavy noise)발생을 최소화하여 보다 균일한 화질을 구현할 수 있는 효과가 있다.
또한, 드레인 콘택홀을 형성하지 않고, 드레인 전극과 화소전극을 직접 연결함으로써, 기존의 드레인 콘택홀을 형성하기 위해 사용되었던 면적이 개구 영역으로 사용됨으로 인하여 투과율을 개선시킬 수 있는 효과가 있다.
또한, 소스 전극 위에 투명패턴을 형성함으로써, 소스 전극의 저항을 낮출 수 있고, 소스 및 드레인 전극을 보호하는 보호막 효과가 있다.
여기서, 본 발명의 특징적인 구성이 되는, 하프 톤 마스크를 이용하여 화소전극과 오믹 콘택층을 형성하는 제 3 마스크 공정에 대해 도 6a 내지 도 6h를 참조하여 상세히 설명한다.
도 6a 내지 도 6h는 도 5c의 상세 공정을 나타내는 단면도이다.
우선, 도 6a와 같이, 기판(101) 상에 게이트 전극(108)과 게이트 패드전극(109) 및 제 1데이터 링크배선(107)을 형성한 후, 상기 게이트 전극(108)과 게이트 패드전극(109) 및 제 1데이터 링크배선(107) 상부로 게이트 절연막(115)을 형성하고, 게이트 절연막(115) 상부에 도핑된 비정질 실리콘 패턴(120b)과 순수 비정질 실리콘의 액티브층(120a)과 소스 드레인 패턴(132) 및 데이터 배선(130), 제 1 데이터 패드전극(131), 제 2데이터 패드전극(106), 제 2 데이터 링크배선(110)을 형성한다.
그리고, 상기 소스 드레인 패턴 (132)과 데이터 배선(130), 제 1 데이터 패드전극(131), 제 2 데이터 패드전극(106), 제 2 데이터 링크배선(110) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 제 1 투명 도전성 물질층(139a)을 형성한다.
다음으로, 도 6b에 도시한 바와 같이, 상기 제 1 투명 도전성 물질층(139a)이 형성된 기판(101)의 전면에 포토레지스트(photo resist)를 도포하여 감광층(191)을 형성한다. 여기서, 감광층(191)은 노광된 부분이 현상되는 포지티브형(positive type)을 예를 들어 설명한다.
다음으로, 감광층(191)의 이격된 상부에 투과부(B1)와 차단부(B2)와 반투과부(B3)로 구성된 마스크(M)를 위치시킨 후, 제 3 마스크 공정을 진행한다.
이때, 상기 반투과부(B3)는 마스크(M)에 슬릿(slit)형상 또는 반투명막을 형성하여, 빛의 강도를 낮추거나 빛의 투과량을 낮추어 상기 감광층을 일부만 노광할 수 있도록 하는 기능을 한다.
또한, 상기 차단부(B2)는 빛을 완전히 차단하는 기능을 하고, 상기 투과부(B1)는 빛을 투과시켜 빛에 의해 감광층(191)이 완전한 화학적 변화 즉, 완전 노광되도록 하는 기능을 한다.
한편, 상기 스위칭 영역(TrA)에는 투과부(B1)와, 투과부(B1)의 양측에 차단부(B2)가 위치하도록 하고, 나머지 영역에는 반투과부(B3)가 위치하도록 한다.
여기서, 투과부(B1)는 추후 소스 및 드레인 전극(도 5e의 133, 136 참조)이 형성되는 소스 드레인 패턴(132)의 채널 중앙부에 대응되고, 차단부(B2)는 소스 및 드레인 전극(도 5e의 133, 136 참조)과 화소전극(도 5e의 139)이 형성되는 위치에 대응되며, 반투과부(B3)는 투과부(B1)와 차단부(B2)를 제외한 나머지 영역에 대응된다.
다음으로, 상기 마스크(M)의 상부로 빛을 조사하여, 하부의 감광층(191)을 노광하고 현상하는 공정을 진행한다.
이와 같이 하면, 투과부(B1)에 대응된 부분의 감광층(도 6b의 191)은 모두 제거되며, 반투과부(B2)에 대응된 부분의 감광층(도 6b의 191)은 상부가 제거되고, 차단부(B3)에 대응되는 부분의 감광층(도 6b의 191)은 초기 도포된 높이 그대로 남게 된다.
따라서, 도 6c에 도시한 바와 같이, 기판(101)의 상부에 제 1 두께를 갖는 제 1 감광패턴(192)과 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 감광패턴(193)이 형성된다.
이때, 상기 제 1 감광패턴(192)은 추후 소스 및 드레인 전극(도 5e의 133, 136 참조)과 화소전극(도 5e의 139)이 형성될 부분에 대응하여 형성하고, 상기 제 2 감광패턴(193)은 상기 스위칭 영역(TrA)을 제외한 나머지 영역에 대응하여 형성된다.
또한, 소스 드레인 패턴(132)의 중앙부에는 감광패턴이 형성되지 않는다.
다음으로, 도 6d에 도시한 바와 같이, 상기 제 1 감광패턴(192)의 주변으로 노출된 상기 제 1 투명 도전성 물질층(139a)을 1차 습식식각(wet etch)하여 제거하는 공정을 진행하여, 소스 드레인 패턴(132)을 노출시킨다.
여기서, 1차 습식식각을 진행할 때, 데이터 배선(130)과 제 1 투명 도전성 물질층(139a)의 선택비를 이용하여 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전성 물질의 식각이 가능한 식각액을 사용하여 소스 드레인 패턴(132)에 손상이 발생하지 않도록 한다.
여기서, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전성 물질의 식각이 가능한 식각액은 옥살산(Oz산; oxalic acid) 계열일 수 있다.
다음으로, 도 6e에 도시한 바와 같이, 건식식각(dry etch)을 진행하여 상기 노출된 소스 드레인 패턴(132)의 중앙부를 식각하여 제거함으로써 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성한다.
여기서, 건식식각을 진행하는 경우, 구리(Cu), 몰리브덴 합금(MoTi), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 등과 같은 물질의 식각이 가능하며, 투명 도전성 물질은 식각이 되지 않는 식각가스을 이용하여, 소스 및 드레인 전극(133, 136) 이외의 영역의 손상이 발생하지 않도록 한다.
이때, 건식식각을 진행하는 경우, 육불화황(SF6), 산소(O2), 염소(Cl2), 염화수소(HCl), 사불화탄소(CF4) 및 이들의 조합으로 이루어진 군으로부터 선택된 한가지 이상을 더욱 포함하는 식각가스를 사용할 수 있다.
한편, 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(100)의 제조방법에서 소스 및 드레인 전극(133, 136)을 형성할 때, 건식식각인 경우를 설명하였지만 소스 드레인 패턴(132)을 형성하는 물질에 따라 습식식각을 진행하여 소스 및 드레인 전극을 형성할 수 도 있다.
이때, 상기 습식식각의 식각액은 구리 식각액, 또는, 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 이들의 조합으로 이루어진 군으로부터 선택된 한가지 이상을 포함하는 혼산일 수 있다.
또한, 상기 소스 및 드레인 전극(133, 136)사이로 노출된 하부의 도핑된 비정질 실리콘 패턴(120b)을 제거하여, 하부의 순수 비정질 실리콘층(120a)을 노출함으로써, 오믹콘택층(120c)을 형성한다.
이때, 상기 순수 비정질 실리콘층(120a)과 오믹콘택층(120c)은 반도체층(120)을 이룬다.
다음, 도 6f에 도시한 바와 같이, 식각 공정이 종료된 후 마스크로 사용된 감광패턴을 제거하는 애싱(ashing) 공정을 진행하여 제 2 두께를 갖는 제 2 감광패턴(193)을 제거한다.
이때, 상기 애싱 공정을 진행하는 경우, 육불화황(SF6), 산소(O2), 헬륨(He), 사불화탄소(CF4), 아르곤(Ar)　및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 한 가지를 포함하는 애싱가스를 사용할 수 있다.
또한, 애싱 공정을 진행할 때, 제 1 투명 도전성 물질층(139a)이 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 형성된 게이트 절연막(115) 상부로 형성된다.
따라서, 제 1 투명 도전성 물질층(139a)은 게이트 절연막(115)을 덮도록 형성되어 보호막 역할을 할 수 있으므로, 애싱 공정 시, 게이트 절연막(115)을 손상시키지 않고 제 2 감광패턴(193)을 제거할 수 있다.
이후, 도 6g에 도시한 바와 같이, 2차 습식식각을 통하여 소스 및 드레인 전극(133, 136) 상부에 남아있는 제 1 감광패턴(192) 외부로 노출된 제 1 투명 도전성 물질층(도 6f의 139a)을 제거하여, 소스 전극(133) 상부에는 투명패턴(138)을 형성하고, 드레인 전극(136)과 직접 접촉하는 화소전극(139)을 형성한다.
여기서, 2차 습식식각을 진행할 때, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전성 물질만 식각이 가능한 식각액을 사용하여 데이터 배선에 손상이 발생하지 않도록 한다.
다음으로, 도 6h에 도시한 바와 같이, 스트립(strip)을 진행하여 상기 소스 및 드레인 전극(133, 136) 상부에 남아있는 제 1 감광패턴(192)을 제거한다.
이러한 공정에 의해 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(100)을 완성한다.
한편, 횡전계형 액정표시장치용 어레이 기판(100)의 제조 방법의 경우, 커먼 탑(common top) 구조를 갖는 본 발명의 실시예에 대해서만 설명하였으나, 픽셀 탑(pixel top) 구조를 이루는 변형예에 대해서도 하부에 구비되는 공통전극에 대해서 투명 도전성 물질로 이루어지도록 하고, 투명 도전성 물질로 상기 공통 전극 상부에 형성되는 화소전극이 상기 공통전극을 노출시키는 다수의 개구를 갖도록 형성 한 후, 전술한 동일한 조건으로 공정을 실시함으로써 서로 중첩하는 공통전극과 화소전극 간에 상, 하 위치를 변경한 어레이기판을 구현할 수 있음은 자명하다
도 7은 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판에서 액티브 테일의 길이와 투과율의 상관관계를 나타내는 그래프이다.
도 7의 가로축은 액티브 테일의 길이를 나타내고, 세로축은 투과율을 나타낸다.
도시한 바와 같이, 액티브 테일의 길이가 길어질 수록, 투과율이 감소하는 것을 확인할 수 있다.
따라서, 본 발명에 따른 횡전계형 액정표시장치용 어레이기판은 액티브 테일이 거의 생기지 않으므로 액티브 테일에서 발생하는 누설전류의 양을 최소화 할 수 있어 화면의 웨이비 노이즈(wavy noise)발생을 최소화하여 보다 균일한 화질을 구현할 수 있는 효과가 있다.
또한, 액티브 테일에 의해 잠식되는 개구영역을 삭제할 수 있으므로, 휘도 및 투과율을 개선할 수 있는 효과가 있다.
전술한 바와 같이 제조된 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 어레이기판(100)의 경우 총 5회의 마스크 공정을 진행하여 종래 대비 1회의 마스크 공정을 저감함으로써 공정 단순화 및 제조 비용을 저감할 수 있는 것이 특징이다.
또한, 드레인 콘택홀을 별도로 형성하지 않으므로, 생략된 드레인 콘택홀 형성 영역의 면적만큼이 개구 영역으로 확보되므로 그만큼 픽셀의 투과율을 개선시킬 수 있다.
또한, 소스 전극 및 드레인 전극(133, 136) 상부에 화소전극(139)을 형성함으로써, 소스 전극(133)의 저항을 낮출 수 있고, 소스 및 드레인 전극(33, 136)을 보호하는 보호막 효과가 있다.
또한, 본 발명은 데이터 패드부(DPA)를 제 1 및 제 2 데이터 패드부(DPA1, DPA2)로 나뉘어 정의하고, 제 1 데이터 패드부(DPA1)는 제 1 데이터배선(130a)과 연결되는 제 1 데이터 링크배선(107)이 게이트 전극(108) 및 게이트 배선(미도시)과 동일층에서 동일물질로 이루어지도록 형성하고, 제 2 데이터 패드부 (DPA2)는 제 2 데이터 배선(130b)과, 제 2 데이터 배선(130b)에서 연장되는 제 2 데이터 링크배선(110)이 소스 및 드레인 전극(133, 136)과 동일층에서 형성되도록 함으로써, 서로 이웃하는 데이터 배선(130a, 130b)의 이격 간격을 좁힐 수 있어, 고해상도의 네로우 베젤을 동시에 구현할 수 있다.
즉, 데이터 배선(130)과 동일층에서 동일물질로만 이웃하는 제 1 데이터 링크배선(107) 및 제 2 데이터 링크배선(110)이 이루어지도록 형성할 경우, 이웃하는 제 1 데이터 링크배선(107) 및 제 2 데이터 링크배선(110) 간의 최소 이격 거리를 2μm로 형성하고, 이웃하는 제 1 데이터 링크배선(107) 및 제 2 데이터 링크배선(110)의 폭 또한 최소 2μm로 형성해야 하므로, 이웃하는 제 1 데이터 링크배선(107) 및 제 2 데이터 링크배선(110)을 동일층, 동일물질로 형성하기 위해서는 적어도 8μm의 영역을 필요로 하게 된다.
이는 최근 요구되고 있는 고해상도 및 네로우 베젤을 구현하기 매우 어려운 상황이다.
또한, 액티브 테일이 형성될 경우 이웃하는 제 1 데이터 링크배선(107) 및 제 2 데이터 링크배선(110) 간의 이격 거리를 적어도 4μm로 형성해야 하므로, 위와 같은 문제점을 더욱 심화되게 된다.
이에 반해, 본 발명은 서로 이웃하는 제 1 데이터 링크배선(107) 및 제 2 데이터 링크배선(110)을 서로 다른 층에 형성되도록 함으로써, 이웃하는 제 1 데이터 링크배선(107) 및 제 2 데이터 링크배선(110) 간의 사이 영역을 최소화할 수 있는 것이다.
이를 통해, 고해상도의 표시장치임에도 네로우 베젤을 구현할 수 있는 것이다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
101: 기판 106: 데이터 패드전극
107: 제 1 데이터 링크배선 108: 게이트 전극
109: 게이트 패드전극 110: 제 2 데이터 링크배선
115: 게이트 절연막 120a: 액티브층
120c: 오믹 콘택층 120: 반도체층
121: 더미패턴 130: 데이터 배선
132: 소스 드레인 패턴 133: 소스 전극
136: 드레인 전극 138: ITO패턴
139: 화소전극 140: 보호막
147: 게이트 패드 콘택홀 148: 제 2 데이터 패드 콘택홀
149, 150, 151: 제 1 내지 제 3 콘택홀
152: 제 1 데이터 패드 콘택홀
159, 165: 제 1 및 제 2 데이터 링크 연결전극
160: 공통전극 162: 게이트 보조 패드전극
163, 164: 제 1 및 제 2 데이터 보조 패드전극

Claims (22)

  1. 기판 상에 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 배선과 상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부에 순수 비정질 실리콘층과 도핑된 비정질 실리콘 패턴과 도전성 금속층을 적층하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 이와 중첩하는 액티브층과 상기 도핑된 비정질 실리콘 패턴 상부로 소스 드레인 패턴과 데이터 배선을 형성하는 제 2 마스크 공정 단계와;
    상기 소스 드레인 패턴 상부로 제 1 투명 도전성 물질층을 형성하는 단계와;
    상기 제 1 투명 도전성 물질층 상부에 소스 및 드레인 전극과, 상기 드레인 전극과 직접 접촉하는 화소전극과, 상기 소스 및 드레인 전극 사이로 노출된 상기 도핑된 비정질 실리콘 패턴을 제거하여 서로 이격하도록 형성되는 오믹콘택층을 형성하는 제 3 마스크 공정 단계와;
    상기 기판의 전면에 보호막을 형성하는 제 4 마스크 공정 단계와;
    상기 보호막 상부에 공통전극을 형성하는 제 5 마스크 공정 단계를 포함하며,
    상기 제 1 마스크 공정 단계에서, 상기 게이트 전극과 동일층에 게이트 패드전극과 제 1 데이터 링크배선을 형성하고,
    상기 제 2 마스크 공정 단계에서, 상기 데이터 배선에서 연장하여 제 2 데이터 링크배선을 형성하는 횡전계형 액정표시장치용 어레이기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 3 마스크 공정 단계는,
    상기 제 1 투명 도전성 물질층 상부로 상기 화소전극과 상기 소스 및 드레인 전극 형성을 위한 제 1 두께를 갖는 제 1 감광패턴과, 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 감광패턴을 형성하는 단계와;
    상기 제 1 및 제 2 감광패턴 외부로 노출된 상기 제 1 투명 도전성 물질층을 1 차 식각하여 상기 소스 드레인 패턴을 노출하는 단계와;
    상기 노출된 소스 드레인 패턴을 2 차 식각하여, 상기 소스 전극과 이격하여 형성되는 상기 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 사이로 노출된 상기 도핑된 비정질 실리콘층을 제거하여 서로 이격하는 오믹 콘택층을 형성하는 단계와;
    애싱을 진행하여 상기 제 2 두께를 갖는 상기 제 2 감광패턴을 제거하는 단계와;
    상기 소스 및 드레인 전극 상부에 남아있는 제 1 감광패턴 외부로 노출된 상기 제 1 투명 도전성 물질층을 제거하여, 상기 드레인 전극과 직접 접촉하는 상기 화소전극을 형성하는 단계
    를 포함하는 횡전계형 액정표시장치용 어레이기판의 제조방법.
  3. 제 2 항에 있어서,
    상기 소스 전극은 상기 소스 드레인 패턴과, 상기 소스 드레인 패턴 상부의 투명패턴으로 이루어지며, 상기 데이터배선은 상기 소스 드레인 패턴으로부터 연장되어 상기 보호막과 직접 접촉하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판의 제조방법.
  4. 제 2 항에 있어서,
    상기 1 차 식각은 습식식각인 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 습식식각의 식각액은 옥살산(Oz산; oxalic acid)인 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판의 제조방법.
  6. 제 2 항에 있어서,
    상기 2 차 식각은 건식식각 또는 습식식각 중 선택된 하나인 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 2 차 식각이 건식식각인 경우, 식각가스는 육불화황(SF6), 산소(O2), 염소(Cl2), 염화수소(HCl), 사불화탄소(CF4) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 한 가지를 포함하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판의 제조방법.
  8. 제 6 항에 있어서,
    상기 2 차 식각이 습식식각인 경우, 식각액은 구리 식각액, 또는, 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 한 가지를 포함하는 혼산인 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판의 제조방법.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 제 2 마스크 공정 단계에서,
    상기 제 1 데이터 링크배선과 연결되는 제 1 데이터 패드전극과, 상기 제 2 데이터 링크배선과 연결되는 제 2 데이터 패드전극을 더욱 형성하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판의 제조방법.
  11. 제 1 항에 있어서,
    상기 제 5 마스크 공정 단계에서,
    상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극을 더욱 형성하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판의 제조방법.
  12. 제 10 항에 있어서,
    상기 제 5 마스크 공정 단계에서,
    상기 제 1 데이터 패드전극과 접촉하는 제 1 데이터 보조 패드전극과, 상기 제 2 데이터 패드전극과 접촉하는 제 2 데이터 보조 패드전극을 더욱 형성하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판의 제조방법.
  13. 기판 상에 형성된 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 연결되는 게이트 전극과;
    상기 게이트 배선과 상기 게이트 전극을 덮으며 형성되는 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 이와 중첩하는 액티브층과, 상기 액티브층 상부로 서로 이격하는 오믹 콘택층으로 형성되는 반도체층과;
    상기 반도체층 상부로 서로 이격하여 형성되는 소스 전극 및 드레인 전극과;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 제 1 및 제 2 데이터 배선과;
    상기 제 1 및 제 2 데이터 배선의 하부에 형성되는 더미패턴과;
    상기 드레인 전극과 직접 접촉하며 형성되는 판 형상의 화소전극과;
    상기 소스 및 드레인 전극과 상기 화소전극과 상기 제 1 및 제 2 데이터 배선을 덮으며 형성되는 보호층과;
    상기 보호층 상부로 상기 화소전극에 대응하여 바(bar) 형태로 일정 간격 이격하는 다수의 개구를 구비하며 형성된 투명한 공통전극을 포함하며,
    상기 제 1 및 제 2 데이터 배선과 상기 보호층은 직접 접촉하고,
    상기 소스 및 드레인 전극과 상기 반도체층의 양 끝단은 일치하며, 상기 제 1 및 제 2 데이터 배선과 상기 더미패턴의 양 끝단은 일치하며,
    상기 게이트 전극과 동일층에 형성되는 제 1 데이터 링크배선과;
    상기 제 2 데이터 배선에서 연장되어 형성되는 제 2 데이터 링크배선을 포함하는 횡전계형 액정표시장치용 어레이기판.
  14. 제 13 항에 있어서,
    상기 소스 전극 상부에 투명패턴이 위치하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판.
  15. 제 13 항에 있어서,
    상기 더미패턴은 순수 비정질 실리콘의 제 1 패턴과, 도핑된 비정질 실리콘의 제 2 패턴으로 이루어지는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판.
  16. 삭제
  17. 제 13 항에 있어서,
    상기 제 1 및 제 2 데이터 배선과 동일층에 형성된 제1 및 제2데이터 패드전극을 포함하고,
    상기 제 1 데이터 배선을 노출하는 제 1 콘택홀과, 상기 제 1 데이터 링크배선을 노출하는 제 2 및 제 3 콘택홀과, 상기 제 1 및 제 2데이터 패드전극을 노출시키는 제 1 및 제 2 데이터 패드 콘택홀을 포함하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판.
  18. 제 17 항에 있어서,
    상기 제 1 콘택홀 및 상기 제 2 콘택홀을 통해 상기 제 1 데이터 배선과 상기 제 1데이터 링크배선을 연결하는 제 1 데이터 링크 연결전극과, 상기 제 3 콘택홀 및 상기 제 1 데이터 패드 콘택홀을 통해 상기 제 1데이터 링크배선과 상기 제 1 데이터 패드전극을 연결하는 제 2 데이터 링크 연결전극을 더욱 포함하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판.
  19. 제 17 항에 있어서,
    상기 제 2 데이터 패드 콘택홀을 통해 상기 제 2 데이터 배선으로부터 연장되어 형성되는 상기 제 2 데이터 패드전극을 연결하는 제 2 데이터 보조 패드전극을 더욱 포함하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판.
  20. 기판 상에 형성된 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 연결되는 게이트 전극과;
    상기 게이트 배선과 상기 게이트 전극을 덮으며 형성되는 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 이와 중첩하는 액티브층과, 상기 액티브층 상부로 서로 이격하는 오믹 콘택층으로 형성되는 반도체층과;
    상기 반도체층 상부로 서로 이격하여 형성되는 소스 전극 및 드레인 전극과;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 제 1 및 제 2 데이터 배선과;
    상기 제 1 및 제 2 데이터 배선의 하부에 형성되는 더미패턴과;
    상기 드레인 전극과 직접 접촉하며 형성되는 판 형상의 화소전극과;
    상기 소스 및 드레인 전극과 상기 화소전극과 상기 제 1 및 제 2 데이터 배선을 덮으며 형성되는 보호층과;
    상기 보호층 상부로 상기 화소전극에 대응하여 바(bar) 형태로 일정 간격 이격하는 다수의 개구를 구비하며 형성된 투명한 공통전극을 포함하며,
    상기 제 1 및 제 2 데이터 배선과 상기 보호층은 직접 접촉하고,
    상기 반도체층과 상기 더미패턴은, 상기 소스 및 드레인 전극과 상기 제 1 및 제 2 데이터배선의 외부로 0.2μm이하로 노출되며,
    상기 게이트 전극과 동일층에 형성되는 제 1 데이터 링크배선과;
    상기 제 2 데이터 배선에서 연장되어 형성되는 제 2 데이터 링크배선을 포함하는 횡전계형 액정표시장치용 어레이기판.
  21. 제 20 항에 있어서,
    상기 소스 전극 상부에 투명패턴이 위치하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판.
  22. 제 20 항에 있어서,
    상기 더미패턴은 순수 비정질 실리콘의 제 1 패턴과, 도핑된 비정질 실리콘의 제 2 패턴으로 이루어지는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판.
KR1020130046960A 2013-04-26 2013-04-26 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 KR102010393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130046960A KR102010393B1 (ko) 2013-04-26 2013-04-26 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130046960A KR102010393B1 (ko) 2013-04-26 2013-04-26 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140128551A KR20140128551A (ko) 2014-11-06
KR102010393B1 true KR102010393B1 (ko) 2019-08-14

Family

ID=52454399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130046960A KR102010393B1 (ko) 2013-04-26 2013-04-26 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102010393B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335871B (zh) * 2019-06-11 2021-11-30 惠科股份有限公司 阵列基板的制备方法、阵列基板及显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070062259A (ko) * 2005-12-12 2007-06-15 엘지.필립스 엘시디 주식회사 액정표시장치의 전극 식각용 식각액 조성물
KR101242032B1 (ko) * 2006-06-30 2013-03-12 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR20120107560A (ko) * 2011-03-22 2012-10-04 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20140128551A (ko) 2014-11-06

Similar Documents

Publication Publication Date Title
US8053802B2 (en) Liquid crystal display device and method of fabricating the same
KR101298613B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
JP4469004B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
US8854567B2 (en) Liquid crystal display device and method of manufacturing the same
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
JP4644179B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR102104356B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US8269937B2 (en) Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101294694B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101341024B1 (ko) 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
KR20070106260A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR102010393B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR20140090857A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20120113430A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법
KR102084397B1 (ko) 액정표시장치의 제조방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20130030146A (ko) 어레이 기판 및 이의 제조방법
KR101869093B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101888035B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법
KR101848496B1 (ko) 고투과 수평 전계형 액정표시장치 및 그 제조 방법
KR102156346B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법
KR101263725B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant