KR101422198B1 - 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법 - Google Patents

씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR101422198B1
KR101422198B1 KR1020070141922A KR20070141922A KR101422198B1 KR 101422198 B1 KR101422198 B1 KR 101422198B1 KR 1020070141922 A KR1020070141922 A KR 1020070141922A KR 20070141922 A KR20070141922 A KR 20070141922A KR 101422198 B1 KR101422198 B1 KR 101422198B1
Authority
KR
South Korea
Prior art keywords
layer
forming
common
pixel
gate
Prior art date
Application number
KR1020070141922A
Other languages
English (en)
Other versions
KR20090073854A (ko
Inventor
정한규
김효욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070141922A priority Critical patent/KR101422198B1/ko
Publication of KR20090073854A publication Critical patent/KR20090073854A/ko
Application granted granted Critical
Publication of KR101422198B1 publication Critical patent/KR101422198B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판 상에 일 방향으로 연장하는 게이트 배선과 이와 이격하여 나란하게 공통배선을 형성하는 단계와; 상기 게이트 배선과 공통배선 위로 상기 기판 전면에 게이트 절연막을 형성하고 동시에 상기 게이트 절연막 위로 상기 게이트 배선 상의 박막트랜지스터가 형성될 스위칭 영역에 대응하여 아일랜드 형상의 액티브층과, 불순물 비정질 실리콘 패턴을 형성하는 단계와; 상기 스위칭 영역 이외의 영역에 컬러필터층을 형성하는 단계와; 상기 컬러필터층 위로 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 상기 불순물 비정질 실리콘 패턴을 노출시키는 제 1 및 제 2 금속층을 기판 전면에 형성하는 단계와; 상기 제 1 및 제 2 금속층을 패터닝하여 상기 제 1 보호층 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 이중층 구조의 데이터 배선을 형성하고, 동시에 상기 화소영역 내에 서로 교대하며 이격하는 이중층 구조의 다수의 화소전극과 상기 공통배선과 연결된 다수의 중앙부 공통전극을 형성하며, 상기 스위칭 영역에 이중층 구조의 서로 이격하는 소스 및 드레인 전극과, 그 하부에 서로 이격하는 오믹콘택층을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 액티브층을 덮는 제 2 보호층을 형성하는 단계와; 상기 이중층 구조의 다수의 화소전극 및 상기 중앙부 공통전극의 상부층을 제거하며 상기 제 2 보호층 사이로 단일층 구조를 갖는 다수의 화소전극 및 중앙부 공통전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법을 제공한다.
COT, 횡전계형, 반도체패턴, 웨이비노이즈, 오프커런트

Description

씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조 방법{Method of fabricating color filter on TFT type array substrate for In-plane switching mode liquid crystal display device}
본 발명은 액정표시장치에 관한 것이며, 특히 COT 구조 횡전계형 액정표시장치용 어레이 기판의 제조 방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의 온(on)/오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해, 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정 을 개재하는 액정셀 공정을 거쳐 완성된다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적(R), 녹(G), 청(B)색의 컬러필터 패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
전술한 구성을 갖는 액정표시장치는 상하의 전극에 의해 발생된 수직 전계에 의해 액정이 구동함으로써 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 상기 컬러필터 기판에 형성되던 공통전극을 상기 어레이 기판에 형성한 것을 특징으로 하는 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
한편, 횡전계형 액정표시장치에 있어서, 어레이 기판에 대응하여 상부의 컬러필터 기판에는 각 화소영역을 둘러싸는 형태, 즉 상기 어레이 기판의 데이터 배선과 게이트 배선 및 스위칭 소자인 박막트랜지스터에 대응하여 제 1 블랙매트릭스가 형성되고 있는데, 상기 제 1 블랙매트릭스는 상기 어레이 기판과 컬러필터 기판을 합착 시 합착 오차를 감안하여 실제 필요한 폭에서 상기 오차범위를 더한 크기의 폭을 갖도록 형성되고 있는 실정이다. 따라서, 이러한 구성을 갖는 횡전계형 액정표시장치는 블랙매트릭스의 합착 오차를 감안해야 하며, 실제 설계치보다 더욱 큰 폭을 갖도록 형성해야 하는 바, 개구율을 감소시키는 문제가 발생하고 있다.
따라서, 이러한 문제를 해결하고자 최근에는 컬러필터층까지 어레이 기판에 형성하는 것을 특징으로 하는 컬러필터 온 티에프티(color filter on TFT: 이하 COT라 칭함) 구조 횡전계형 액정표시장치가 제안되었다.
도 2는 종래의 COT구조 횡전계형 액정표시장치의 스위칭 소자인 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다.
도시한 바와 같이, 서로 교차하여 화소영역(P)을 정의하며 게이트 및 데이터 배선(미도시, 70)이 형성되어 있으며, 상기 게이트 배선(미도시)과 나라하게 동일한 층에 공통배선(55)이 형성되어 있다. 또한, 상기 게이트 및 데이터 배선(미도시, 70)과 교차하는 지점 부근에는 이들 두 배선(미도시, 70)과 연결되며, 게이트 전극(58), 게이트 절연막(60), 액티브층(63a) 및 서로 이격하는 오믹콘택층(63b)을 포함하는 반도체층(63)과 소스 및 드레인 전극(72, 74)으로 구성된 박막트랜지스 터(Tr)가 형성되어 있다.
또한, 상기 박막트랜지스터(Tr) 위로 제 1 보호층(77)이 형성되어 있으며, 상기 제 1 보호층(77) 위로 각 화소영역(P)에 대응하여 순차 반복하며 적, 녹, 청색 컬러필터 패턴(80a, 80b, 80c)을 갖는 컬러필터층(80)이 형성되어 있다. 또한 상기 컬러필터층(80) 위로 제 2 보호층(85)이 형성되어 있으며, 상기 제 2 보호층(85) 위로, 상기 제 2 보호층(85)과 상기 컬러필터층(80) 및 상기 제 1 보호층(77)이 제거되어 상기 드레인 전극(74)을 노출시키며 형성된 드레인 콘택홀(83)을 통해 상기 드레인 전극(74)과 접촉하며 다수의 화소전극(87)이 일정간격 이격하며 형성되어 있으며, 상기 다수의 화소전극(87)과 이격하여 교대하며 다수의 공통전극(89)이 형성되어 있다. 이때, 상기 다수의 공통전극(89)은 상기 공통배선(55)과 상기 제 2 보호층(85)과 컬러필터층(80)과 상기 제 1 보호층(77)과 상기 게이트 절연막(60)이 제거되어 상기 공통배선(55) 일부를 노출시키는 다수의 공통 콘택홀(미도시)을 통해 전기적으로 연결되며 형성되어 있다.
전술한 구조를 갖는 COT 구조 횡전계형 액정표시장치용 어레이 기판(51)의 경우, 통상 8개의 마스크 공정을 진행하여 형성하고 있다. 이때, 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 금속층을 순차적으로 적층하고, 포토레지스트를 도포한 후, 회절노광을 통해, 상기 소스 및 드레인 전극(72, 74)과 상기 액티브층(63a)과 오믹콘택층(63b)으로 구성된 반도체층(63)을 하나의 마스크 공정에 의해 형성함으로써 원치 않는 구조, 상기 서로 마주하는 소스 및 드레인 전극(72, 74) 사이로 노출되는 액티브층(63a) 이외의 상기 소스 및 드레인 전극(72, 74) 양끝단 외측 도면에서 A라 표시된 부분의 액티브층(63a)을 노출시키는 구조를 형성하게 된다.
이때, 상기 소스 및 드레인 전극(72, 74)의 끝단 외부로 노출된 액티브층(63a)이, 이러한 구조를 갖는 어레이 기판(51)을 이용하여 완성된 액정표시장치(미도시)의 구동 시, 외부로부터 들어온 빛에 의해 여기(excite)되어 박막트랜지스터(Tr)의 스위칭에 영향을 미쳐 오프 커런트(Ioff) 특성을 저하시키며, 나아가 제조 공정 특성상 상기 데이터 배선(70)의 외측으로 노출된 상기 액티브층과 동일한 물질로 이루어진 제 1 반도체 패턴(64a)의 영향으로 화면상에 얼룩을 유발시키는 웨이비 노이즈(wavy noise)가 발생되는 문제가 있다.
상기 문제점을 해결하기 위해서, 본 발명은 소스 및 드레인 전극의 끝단 외부로 액티브층이 노출되지 않도록 함으로써 광전류에 의한 오프 커런트 특성 저하를 방지하고, 나아가 데이터 배선 하부로 노출되는 반도체 패턴이 형성되지 않도록 함으로써 웨이비 노이즈(wavy noise)를 방지하는 것을 그 목적으로 한다.
또한, 컬러필터층을 어레이 기판에 형성함으로써 합착 오차에 따른 마진을 줄임으로써 개구율을 향상시키는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 일 방향으로 연장하는 게이트 배선과 이와 이격하여 나란하게 공통배선을 형성하는 단계와; 상기 게이트 배선과 공통배선 위로 상기 기판 전면에 게이트 절연막을 형성하고 동시에 상기 게이트 절연막 위로 상기 게이트 배선 상의 박막트랜지스터가 형성될 스위칭 영역에 대응하여 아일랜드 형상의 액티브층과, 불순물 비정질 실리콘 패턴을 형성하는 단계와; 상기 스위칭 영역 이외의 영역에 컬러필터층을 형성하는 단계와; 상기 컬러필터층 위로 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 상기 불순물 비정질 실리콘 패턴을 노출시키는 제 1 및 제 2 금속층을 기판 전면에 형성하는 단계와; 상기 제 1 및 제 2 금속층을 패터닝하여 상기 제 1 보호층 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 이중층 구조의 데이터 배선을 형성하고, 동시에 상기 화소영역 내에 서로 교대하며 이격하는 이중층 구조의 다수의 화소전극과 상기 공통배선과 연결된 다수의 중앙부 공통전극을 형성하며, 상기 스위칭 영역에 이중층 구조의 서로 이격하는 소스 및 드레인 전극과, 그 하부에 서로 이격하는 오믹콘택층을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 액티브층을 덮는 제 2 보호층을 형성하는 단계와; 상기 이중층 구조의 다수의 화소전극 및 상기 중앙부 공통전극의 상부층을 제거하며 상기 제 2 보호층 사이로 단일층 구조의 다수의 화소전극과 중앙부 공통전극을 형성하는 단계를 포함한다.
상기 게이트 배선과 공통배선을 형성하는 단계는, 상기 공통배선에서 분기하여 상기 화소영역의 최외각에 위치하는 최외각 공통전극과, 상기 최외각 공통전극의 끝단을 연결하는 제 1 공통연결패턴을 더 형성하는 것이 특징이며, 상기 제 1 보호층을 형성하는 단계는, 상기 제 1 공통연결패턴을 노출시키는 다수의 공통 콘택홀을 형성하는 단계를 포함한다. 이때, 상기 이중층 구조의 다수의 화소전극과 중앙부 공통전극을 형성하는 단계는, 상기 이중층 구조의 다수의 중앙부 공통전극의 일끝단을 연결시키며 상기 제 1 공통연결패턴과 상기 다수의 공통콘택홀을 통해 접촉하는 이중층 구조의 제 2 공통연결패턴과, 상기 최외각 공통전극과 중첩하며 상기 제 2 공통연결패턴과 연결된 이중층 구조의 보조공통전극과, 상기 이중층 구조의 다수의 화소전극과 연결된 이중층 구조의 화소연결패턴을 더 형성하는 것이 특징이다..
상기 이중층 구조의 데이터 배선과, 이중층 구조의 다수의 화소전극과, 이중층 구조의 다수의 중앙부 공통전극과, 이중층 구조의 소스 및 드레인 전극과 그 하부로 서로 이격하는 오믹콘택층을 형성하는 단계는, 상기 제 2 금속층 위로 상기 소스 및 드레인 전극과 데이터 배선에 대응하여 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 이중층 구조의 다수의 화소전극 및 중앙부 공통전극에 대응하여 상기 제 1 두께보다 두꺼운 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 제 2 및 제 1 금속층을 제거하는 단계와; 상기 제 2 및 제 1 금속층이 제거됨으로써 노출된 상기 불순물 비정질 실리콘 패턴을 제거하는 단계를 포함한다. 이때, 상기 제 2 보호층을 형성하는 단계는, 애싱을 진행하여 상기 제 1 포토레지스트 패턴을 제거하는 단계와; 상기 제 1 포토레지스트 패턴이 제거됨으로써 새롭게 노출된 상기 이중층 구조의 데이터 배선과 소스 및 드레인 전극 위로 전면에 무기절연층을 형성하는 단계와; 상기 무기절연층이 형성된 기판을 스트립액에 노출시켜 상기 제 2 포토레지스트 패턴과 그 상부 및 측면에 형성된 상기 무기절연층을 함께 제거하는 리프트 오프 공정을 진행하는 단계를 포함하며, 상기 단일층 구조의 다수의 화소전극과 중앙부 공통전극을 형성하는 단계는, 상기 제 2 금속층과 상기 무기절연층을 동시에 식각시키며 상기 제 2 금속층의 식각 속도가 상기 무기절연층의 식각속도보다 빠른 것을 특징으로 하는 식각액을 이용하여 식각을 진행함으로써 상기 이중층 구조의 다수의 화소전극과 중앙부 공통전극의 상부층 제거하는 것을 특징으로 한다. 또한, 상기 제 2 보호층은 상기 데이터 배선과 소스 및 드레인 전극을 덮으며, 상기 단일층 구조의 다수의 화소전극과 중앙부 공통전극 사이의 영역에 형성되는 것이 특징이다.
상기 제 2 보호층 위로 상기 데이터 배선에 대응하여 일정간격 이격하는 다수의 패턴드 스페이서를 형성하는 단계를 더 포함한다.
상기 게이트 배선과 공통배선을 형성하는 단계는, 상기 게이트 배선의 일끝단에 연결된 게이트 패드전극과, 데이터 패드전극을 형성하는 단계를 포함하며, 상기 데이터 배선은 상기 데이터 패드전극 그 일끝단이 접촉하도록 형성된 것이 특징이다. 이때, 상기 제 1 보호층을 형성하는 단계는, 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 형성하는 단계를 포함한다. 또한, 상기 단일층 구조의 다수의 화소전극과 중앙부 공통전극을 형성하는 단계는, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 단일층 구조의 보조 게이트 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 단일층 구조의 보조 데이터 패드전극을 형성하는 단계를 더 포함한다.
상기 이중층 구조의 화소연결패턴은 상기 공통배선과 중첩하도록 형성함으로써 상기 게이트 절연막을 개재하여 서로 중첩하는 상기 공통배선과 상기 이중층 구조의 화소연결패턴은 스토리지 커패시터를 형성하는 것이 바람직하며, 이때, 상기 단일층 구조의 다수의 화소전극과 중앙부 공통전극을 형성하는 단계는, 상기 이중층 구조의 화소연결패턴의 상부층을 제거하여 단일층 구조의 화소연결패턴을 형성하는 것이 특징이다.
상기 데이터 배선과, 상기 단일층 구조의 다수의 중앙부 공통전극과 최외각 공통전극과, 상기 단일층 구조의 다수의 화소전극은 상기 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 갖도록 형성되는 것이 특징이다.
상기 액티브층은 상기 게이트 배선보다 더 작은 크기를 가지며 상기 액티브층 주위로 상기 게이트 배선이 노출된 형태를 이루도록 형성하는 것이 특징이다.
본 발명의 실시예에 따른 COT 구조 횡전계형 액정표시장치는, 소스 및 드레인 전극 외부로 노출된 액티브층에 기인한 광전류 발생에 의한 오프 커런트 특성 저하를 방지하는 효과가 있으며, 나아가 데이터 배선 외부로 노출되는 반도체 패턴 이 없는 구조가 되는 바 이에 따른 웨이비 노이즈(wavy noise) 등의 화질불량을 방지할 수 있는 효과가 있다.
또한, 공통전극과 화소전극을 모두 하나의 기판에 형성하여 횡전계 구동을 하도록 구성함으로써 시야각을 향상시키는 효과가 있다.
또한, 컬러필터층을 어레이 기판에 각 화소영역의 경계에 각 컬러필터 패턴이 위치하도록 형성함으로써 합착 오차에 의한 마진을 줄여 개구율을 향상시키는 장점을 갖는다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
이때, 본 발명에 따른 COT 구조 횡전계형 액정표시장치에 있어서, 특징적인 부분은 박막트랜지스터와 컬러필터층이 모두 구비된 어레이 기판에 있는 바, 어레이 기판을 위주로 설명한다.
도 3은 본 발명의 실시예에 따른 COT 구조 횡전계형 액정표시장치의 어레이 기판에 대한 하나의 화소영역에 대한 평면도이며, 도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도이며, 도 5와 도 6은 각각 본 발명의 실시예에 따른 COT 구조 횡전계형 액정표시장치의 어레이 기판의 게이트 패드부와 데이터 패드부에 대한 단면도이다.
우선, 도 3을 참조하여 평면구조에 대해 설명하면, 도시한 바와 같이, 본 발명에 따른 COT 구조 횡전계형 액정표시장치용 어레이 기판(101)은, 투명한 절연기 판(101) 상에 서로 교차하여 화소영역(P)을 정의하며 게이트 배선(105)과 데이터 배선(152)이 형성되어 있다. 또한, 상기 게이트 배선(105)과 이격하며 나란하게 공통배선(109)이 형성되어 있으며, 상기 공통배선(109)에서 분기하여 최외각 공통전극(114)이 화소영역(P)의 양측에 상기 데이터 배선(152)과 나란하게 이와 인접하여 형성되어 있으며, 이때 상기 최외각 공통전극(114)은 서로 그 일끝단이 상기 공통배선(109)과 나란하게 형성된 제 1 보조 공통연결패턴(115)에 의해 연결되고 있다. 또한, 도면에 나타나지 않았지만 상기 게이트 및 데이터 배선(105, 152) 각각의 끝단은 각각 게이트 및 데이터 패드부(미도시)까지 연장하여 각각 게이트 및 데이터 패드전극(미도시)을 형성하고 있다.
또한, 상기 게이트 배선(105)과 데이터 배선(152)의 교차지점 부근에는 이들 두 배선(105, 152)과 연결되며, 게이트 전극(111)과, 게이트 절연막(미도시)과, 액티브층(124) 및 오믹콘택층(미도시)으로 구성된 반도체층(미도시)과 소스 및 드레인 전극(154, 156)으로 구성되는 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다. 상기 박막트랜지스터(Tr)는 게이트 배선(105)이 그 자체로서 게이트 전극(111)을 이룸으로써 상기 게이트 배선(105) 상에 구성되고 있는 것이 특징이다. 또한, 상기 박막트랜지스터(Tr)의 드레인 전극(156)은 상기 화소영역(P) 내의 공통배선(109)이 형성된 부분까지 연장함으로써 그 일부가 상기 공통배선(109)과 중첩하도록 형성되고 있으며, 상기 소스 전극(154)은 상기 데이터 배선(152)에서 분기하여 형성되고 있는 것이 특징이다.
또한, 상기 화소영역(P) 중앙부에는 다수의 중앙부 공통전극(179)이 서로 이 격하며 형성되어 있으며, 상기 다수의 중앙부 공통전극(179)과 동일한 층에 동일 물질로써 상기 데이터 배선(152) 양측에 위치한 최외각 공통배선(114)과 중첩하며 보조공통전극(180)이 형성되어 있다. 이때, 상기 보조공통전극(180) 및 중앙부 공통전극(179)은 이와 동일한 층에 동일한 물질로 상기 제 1 보조 공통연결패턴(115)과 중첩하며 형성된 제 2 보조 공통연결패턴(181)에 의해 서로 연결되고 있으며, 상기 제 1 보조 공통연결패턴(115)과 상기 제 2 보조 공통연결패턴(181)은 다수의 공통콘택홀(148)에 의해 서로 전기적으로 연결되고 있다.
한편, 상기 화소영역(P) 내부로 상기 보조공통전극(180) 사이에 상기 다수의 중앙부 공통전극(179)과 서로 교대하며 나란하게 다수의 화소전극(178)이 형성되고 있으며, 이러한 다수의 화소전극(178)은 화소연결패턴(177)에 의해 모두 전기적으로 연결되고 있다. 이때, 상기 화소연결패턴(177)은 상기 공통배선(109)과 중첩하며, 상기 공통배선(109)까지 연장 형성된 상기 드레인 전극(156)과 접촉하여 전기적으로 연결되고 있는 것이 특징이다. 한편, 상기 서로 중첩하는 공통배선(109)과 화소연결패턴(177)은 스토리지 커패시터(StgC)를 이루며, 각각 제 1 스토리지 전극 및 제 2 스토리지 전극을 이루고 있다.
또한, 전술한 구성을 갖는 기판(101)의 각 화소영역(P)에는 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층(미도시)이 형성되고 있다. 이때, 상기 컬러필터층(미도시)은 각 화소영역(P)에 대응하여 순차 반복적으로 적, 녹, 청색의 컬러필터 패턴(미도시)이 대응되도록 이루어지고 있다. 또한, 상기 컬러필터층(미도시)은 박막트랜지스터(Tr)가 형성되는 영역에 대해서는 형성되지 않은 것이 특징이다.
한편, 그 단면 구조를 설명하는 부분에서 언급하겠지만, 상기 다수의 화소전극(178)과 중앙부 공통전극(179) 및 보조공통전극(180)과 데이터 배선(152)은 상기 컬러필터층(미도시) 상부에 위치하고 있는 것이 특징이다. 또한, 상기 데이터 배선(152)에 대응하여 일정간격 이격하며 기둥형태의 패턴드 스페이서(184)가 형성되고 있으며, 상기 화소전극(178)을 이루는 동일한 물질로 상기 게이트 및 데이터 패드전극(미도시)에 대응하여 각각 게이트 및 데이터 패드 콘택홀(미도시)을 통해 접촉하며 각각 게이트 및 데이터 보조 패드전극(미도시)이 형성되고 있다.
한편, 전술한 구성을 갖는 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판(101)의 평면구조 있어서, 상기 데이터 배선(152)과 화소전극(178)과 공통전극(114, 179) 및 보조공통전극(180)이 모두 직선형 바(bar) 형태를 갖도록 구성한 것을 보이고 있지만, 그 변형예로서 상기 데이터 배선(152)과 화소전극(178)과 공통전극(114, 179) 및 보조공통전극(180)은 각 화소영역(P)의 중앙부를 기준으로 꺾이며 대칭을 이루는 구조를 갖도록 구성됨으로써 이중 도메인 구성을 갖도록 형성될 수도 있다. 이 경우 상기 데이터 배선(152)과 상기 데이터 배선(152)과 나란하게 형성된 다수의 공통전극(114, 179)과 보조공통전극(180) 및 화소전극(178)은 그 중앙부가 꺾여 상기 화소영역(P) 내에서 상하로 선대칭을 이루도록 구성함으로써 시야각에 따른 색차 발생을 줄일 수 있다.
다음, 도 4, 5 및 도 6을 참조하여 본 발명에 따른 COT 구조 횡전계형 액정표시장치용 어레이 기판의 단면 구조에 대해 설명한다. 설명의 편의상 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 스토리지 커패시 터(StgC)가 형성되는 영역을 스토리지 영역(StgA), 그리고 게이트 및 데이터 패드전극이 각각 형성되는 영역을 각각 게이트 패드부(GPA) 및 데이터 패드부(DPA)라 정의한다.
도시한 바와 같이, 투명한 절연기판(101) 상에 그 자체로 일부분이 게이트 전극(111)을 형성하며 일방향으로 연장하는 게이트 배선(105)이 형성되어 있으며, 상기 게이트 배선(105)과 소정간격 이격하며 상기 게이트 배선(105)과 동일한 물질로 동일한 층에 나란하게 공통배선(109)이 형성되어 있으며, 상기 공통배선(109)에서 분기하여 데이터 배선(152)과 나란하게 각 화소영역(P)의 최외각에 최외각 공통전극(114)과 상기 최외각 공통전극(114)의 일끝단을 연결하며 제 1 보조공통연결패턴(미도시)이 형성되어 있다. 또한, 게이트 패드부(GPA)에 있어 상기 게이트 배선(105)과 연결되며 게이트 패드전극(117)이, 그리고 데이터 패드부(DPA)에는 데이터 패드전극(118)이 형성되어 있다.
상기 게이트 전극(111)을 포함하는 게이트 배선(105)과 공통배선(109)과 최외각 공통전극(114) 및 제 1 보조공통연결패턴(미도시) 위로 전면에 무기절연물질로 이루어진 게이트 절연막(120)이 형성되어 있다. 또한, 상기 게이트 절연막(120) 위로, 상기 스위칭 영역(TrA)을 제외한 화소영역에는 상기 게이트 절연막(120) 위로 각 화소영역(P)별로 적, 녹, 청색이 순차 반복하며 컬러필터 패턴(140a, 140b, 미도시)을 포함하는 컬러필터층(140)이 형성되어 있다. 또한, 상기 컬러필터층(140) 상부로 상기 스위칭 영역(TrA)을 제외한 영역에는 감광성 특성을 가지며 무기 및 유기의 하이브리드 특성을 갖는 절연물질로 이루어진 제 1 보호층(143)이 형성되어 있다.
또한, 상기 제 1 보호층(143) 상부 및 스위칭 영역(TrA)의 상기 게이트 절연막(120) 위로 상기 게이트 배선(105)과 교차하여 화소영역(P)을 정의하는 데이터 배선(152)이 형성되어 있다. 이때, 상기 데이트 배선(152)은 데이터 패드부(DPA)까지 연장하여 상기 데이터 패드전극(118)과 연결되고 있다.
또한, 상기 스위칭 영역(TrA)에는 게이트 전극(111)에 대응하여 액티브층(124)과 그 상부로 서로 이격하는 오믹콘택층(128)으로 이루어진 아일랜드 형성으로 반도체층(130)이 형성되어 있으며, 상기 반도체층(130) 위로 상기 오믹콘택층(128)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(154, 156)이 형성되어 있다. 이때, 상기 게이트 전극(111)과 게이트 절연막(120)과 반도체층(130)과 소스 및 드레인 전극(154, 156)은 박막트랜지스터(Tr)를 이룬다.
한편, 상기 소스 전극(154)은 상기 데이터 배선(152)에서 분기한 형태로 형성되고 있으며, 상기 드레인 전극(156)은 공통배선(109)이 형성된 부분까지 연장 형성되고 있다. 이때, 상기 소스 및 드레인 전극(154, 156)과 상기 데이터 배선(152)은 이중층 구조를 갖는 것이 특징이다.
또한, 본 발명의 가장 특징적인 부분으로써 상기 액티브층(124)과 오믹콘택층(128)으로 이루어진 반도체층(130)은 상기 스위칭 영역(TrA)에만 아일랜드 형태로 형성되는 바, 상기 이중층 구조를 갖는 데이터 배선(152) 하부에는 상기 액티브층(124)과 상기 오믹콘택층(128)을 이루는 동일한 물질로 형성된 반도체 패턴은 구성되지 않는 것이 특징이다. 따라서, 데이터 배선(152) 하부로 이의 외측으로 노 출되며 형성되는 반도체 패턴이 구성되지 않으므로 이에 의해 발생되는 웨이비 노이즈는 원천적으로 방지할 수 있다.
한편, 각 화소영역(P)에는 서로 교대하며 일정간격 이격하며 다수의 화소전극(178)과 중앙부 공통전극(179) 및 보조공통전극(180)이 형성되어 있다. 이때, 상기 다수의 화소전극(178)은 상기 드레인 전극(156)과 화소연결패턴(177)을 통해 전기적으로 연결되고 있으며, 상기 다수의 중앙부 공통전극(179) 및 보조공통전극(180)은 제 2 보조공통연결패턴(미도시)에 연결되고, 상기 제 2 보조공통연결패턴(미도시)은 다수의 공통콘택홀(미도시)을 통해 제 1 보조공통연결패턴(미도시)과 전기적으로 연결되고 있다.
또한, 스토리지 영역(StgA)에 있어서는 상기 공통배선(109)과 중첩하여 스토리지 커패시터(StgC)를 이루며 상기 화소전극(178)과 동일한 물질로 이루어진 화소연결패턴(177)이 형성되어 있다. 이때, 상기 게이트 절연막(120)을 개재하여 서로 중첩하는 상기 공통배선(109)과 화소연결패턴(177)은 각각 제 1 및 제 2 스토리지 전극을 이룬다. 또한, 게이트 및 데이터 패드부(GPA, DPA)에 있어서는 각각 상기 다수의 화소전극(178)을 이루는 동일한 물질로 상기 게이트 및 데이터 패드전극(117, 118)에 대응하여 각각 게이트 및 데이터 패드 콘택홀(145, 147)을 통해 접촉하며 각각 게이트 및 데이터 보조 패드전극(182, 183)이 형성되고 있다. 이때, 상기 화소연결패턴(177)과 상기 게이트 및 데이터 보조 패드전극(182, 183)은 상기 이중층 구조의 소스 및 드레인 전극(154, 156)과 데이터 배선(152)의 하부층(154a, 156a, 152a)과 동일한 물질로 동일한 공정에 의해 형성되고 있는 것이 특징이다.
또한, 본 발명의 또 다른 특징적인 부분으로서 상기 동일한 물질로 이루어진 상기 다수의 화소전극(178)과 중앙부 공통전극(179)과 보조공통전극(180)과 화소연결패턴(177) 및 제 2 보조 공통연결패턴(미도시)을 제외한 부분에는 무기절연물질로써 제 2 보호층(175)이 형성되고 있다.
다음, 상기 데이터 배선(152)에 대응하여 일정간격을 가지며 상기 제 2 보호층(175) 위로 기둥 형상의 패턴드 스페이서(184)가 형성되고 있다.
이후에는 전술한 구조를 갖는 본 발명에 따른 COT 구조 횡전계형 액정표시장치용 어레이기판의 제조 방법에 대해 도면을 참고하여 설명한다.
도 7a 내지 도 7e는 본 발명에 따른 COT 구조 횡전계형 액정표시장치용 어레이기판의 하나의 화소영역에 대한 제조 단계별 공정 평면도이며, 도 8a 내지 도 8j는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 9a 내지 9j는 본 발명에 따른 COT 구조 횡전계형 액정표시장치용 어레이기판의 게이트 패드부(GPA)에 대한 제조 단계별 공정 단면도이다. 도 10a 내지 10j는 본 발명에 따른 COT 구조 횡전계형 액정표시장치용 어레이기판의 데이터 패드부(DPA)에 대한 제조 단계별 공정 단면도이다. 이때 상기 공정 평면도는 직선 바 형태를 갖는 화소전극과 중앙부 공통전극을 구비한 것을 도시하였지만, 동일한 공정에 의해 상기 구성요소에 대해 그 중앙부가 꺾인 구조를 구현할 수도 있다.
우선, 도 7a, 8a, 9a 및 도 10a에 도시한 바와 같이, 투명한 절연기판(101) 상에 제 1 금속물질을 전면에 증착하여 제 1 금속층(미도시)을 형성하고, 이를 패터닝함으로써 스위칭 영역(TrA)에 대해서는 그 자체로 게이트 전극(111)을 이루며, 일방향으로 연장하는 게이트 배선(105)과, 상기 게이트 배선(105)에서 소정간격 이격하여 나란하게 연장하는 공통배선(109)을 형성한다. 동시에 각 화소영역(P)에는 상기 공통배선(109)에서 분기한 형태로 최외각 공통전극(114)과 상기 최외각 공통전극(114)의 일끝단을 연결하는 제 1 보조공통연결패턴(115)을 형성한다. 이때, 상기 최외각 공통전극(114)은 각 화소영역(P) 내에서 그 중앙부가 꺾여 상하로 대칭이 되도록 형성할 수도 있다. 또한, 게이트 패드부(GPA) 및 데이터 패드부(DPA)에 있어서는 각각 상기 게이트 배선(105)과 연결된 게이트 패드전극(117)과 아일랜드 형태의 데이터 패드전극(118)을 각각 형성한다. 이때 상기 데이터 패드전극(118)은 추후 형성되는 데이터 배선과 전기적으로 연결되게 된다.
다음, 도 7b, 8b, 9b 및 도 10b에 도시한 바와 같이, 상기 게이트 전극(111)과 게이트 배선(105)과 공통배선(109)과 최외각 공통전극(114)과 제 1 보조공통연결패턴(115)과 게이트 및 데이터 패드전극(117, 118) 위로 무기절연물질, 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 전면에 게이트 절연막(120)을 형성한다.
이후, 상기 게이트 절연막(120) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘을 전면에 순차적으로 증착하여 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형성하고, 이를 마스크 공정을 실시하여 패터닝함으로써 상기 스위칭 영역(TrA)에는 상기 게이트 전극(111)에 대응하여 순차 적층되며 동일한 아일랜드 형태 및 크기를 갖는 순수 비정질 실리콘의 액티브층(124)과 불순물 비정질 실리콘의 불순물 비정질 실리콘패턴(127)을 형성한다. 이때, 동일한 공정에 의해 상기 게이트 패드부(GPA)에 있어서는 상기 게이트 패드전극(117) 중앙부에 대응하는 게이트 절연막(120)이 제거되어 상기 게이트 패드전극(117)을 노출시키는 제 1 게이트 패드 콘택홀(121)이 형성되며, 상기 데이터 패드부(DPA)에 있어서도 상기 데이터 패드전극(118) 중앙부에 대응하는 게이트 절연막(120)이 제거되어 상기 데이터 패드전극(118)을 노출시키는 제 2 데이터 패드 콘택홀(122)이 형된다. 또한, 상기 공통배선(109)과 전기적으로 연결된 제 1 보조공통연결패턴(115)에 대해서도 이를 노출시키는 다수의 제 1 공통 콘택홀(123)이 형성되게 된다. 이러한 공정은, 상기 불순물 비정질 실리콘층(미도시) 위로 포토레지스트층(미도시)을 형성 후, 반투과 영역을 포함하는 노광 마스크(미도시)를 이용하여 하프톤 노광 또는 슬릿노광을 실시하여 서로 두께를 달리하는 제 1 및 제 2 포토레지스트 패턴(미도시)을 형성하고, 이를 이용하여 이들 제 1 및 제 2 포토레지스트 패턴(미도시) 외부로 노출된 부분 즉, 제 1 게이트 및 데이터 패드 콘택홀(121, 122)과 다수의 제 1 공통 콘택홀(123)이 형성될 부분에 대응해서 상기 불순물 및 순수 비정질 실리콘층(미도시)과 상기 게이트 절연막(120)을 제거함으로써 제 1 게이트 패드 콘택홀(121)과 제 1 데이터 패드 콘택홀(122)과 다수의 제 1 공통 콘택홀(123)을 형성하고, 이후 얇은 두께를 갖는 상기 제 2 포토레지스트 패턴(미도시)을 제거한 후, 이에 의해 새롭게 노출된 부분의 불순물 및 순수 비정질 실리콘층(미도시)을 제거함으로써 액티브층(124) 및 불순물 비정질 실리콘 패턴(127)을 형성하며, 상기 게이트 절연막(120)을 노출시키고, 나아가 상기 제 1 포토레지스트 패턴(미도시)을 제거하는 단계를 포함한다.
다음, 도 7c, 8c, 9c 및 도 10c에 도시한 바와 같이, 상기 액티브층(124)과 불순물 비정질 실리콘 패턴(127)이 형성된 각 화소영역(P)의 상기 게이트 절연막(120) 위로 각각 적, 녹, 청색이 순차 반복되는 형태로 컬러필터층(140)을 형성한다. 이때, 상기 컬러필터층(140)은 서로 인접한 게이트 배선(105)과 공통배선(109)이 형성된 영역, 특히 상기 스위칭 영역(TrA) 및 스토리지 영역(StgA)에 대해서는 형성되지 않도록 하는 것이 특징이다. 이렇게 컬러필터층(140)에 대해 스위칭 영역(TrA)과 스토리지 영역(StgA)이 노출되도록 형성하는 이유는, 이 단계에서 아직 소스 및 드레인 전극(미도시)이 상기 스위칭 영역(TrA)에 형성하지 않은 상태이며, 나아가 오믹콘택층 및 액티브층(124) 내에 채널영역을 형성하기 위함이며, 스토리지 영역(TrA)에 있어서는 제 1 스토리지 전극의 역할을 하는 상기 공통배선(109)에 대응하여 제 2 스토리지 전극의 역할을 하는 화소연결패턴(162)을 상기 게이트 절연막만을 유전체층으로 형성함으로써 스토리지 커패시터(미도시)의 단위 면적당 용량을 향상시키기 위함이다. 이때, 상기 컬러필터층(140)은 우선 적색 레지스트를 전면에 도포하고 이를 노광 및 현상하여 패터닝함으로써 일 화소영역(P)에 적색 컬러필터 패턴(140a)을 형성하고, 이후 녹색 및 청색에 대해서도 동일한 공정을 진행함으로써 각 화소영역(P)별로 적, 녹 ,청색 컬러필터 패턴(140a, 140b, 미도시)이 순차 반복하는 형태로 형성할 수 있다.
다음, 도 7d, 8d, 9d 및 도 10d에 도시한 바와 같이, 상기 컬러필터층(140) 상부로 전면에 감광성 특징을 갖는 하이브리드 타입 절연물질 예를들면 OSQ 또는 포토아크릴을 증착하여 제 1 보호층(143)을 형성하고, 이를 식각공정없이 노광 및 현상만을 실시하여 패터닝함으로써 상기 스위칭 영역(TrA)에 대응하여 상기 불순물 비정질 실리콘 패턴(127)을 노출시키고, 상기 제 1 게이트 및 데이터 패드 콘택홀(도 9c, 10c의 121, 122)에 대응해서는 각각 상기 게이트 및 데이터 패드전극(117, 118)을 각각 노출시키는 제 2 게이트 및 데이터 패드 콘택홀(145, 147)을 형성하고, 동시에 상기 다수의 제 1 공통 콘택홀(도 7c의 123)에 대응해서는 상기 제 1 보조공통연결패턴(115)을 노출시키는 제 2 공통 콘택홀(148)을 형성한다.
다음, 도 7e, 8e, 9e 및 도 10e에 도시한 바와 같이, 상기 제 2 게이트 패드 콘택홀(145)과 제 2 데이터 패드 콘택홀(147) 및 다수의 제 2 공통콘택홀(148)이 구비된 제 1 보호층(143) 위로 기판(101) 전면에 몰리브덴 합금(MoTi) 또는 투명 도전성 물질인 인듐-틴-옥사이드(ITO)를 증착하여 제 2 금속층(149)을 형성하고, 연속하여 상기 제 2 금속층(149) 위로 저저항성 물질인 구리(Cu), 구리합금, 알루미늄(Al), 알루미늄 합금(AlNd) 중 하나를 증착하여 제 3 금속층(150)을 형성한다. 이후 상기 제 3 금속층(150) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 이를 패터닝하여, 서로 그 두께를 달리하는 제 3, 4 포토레지스트 패턴(185a, 185b)을 형성한다. 게이트 및 데이터 패드부(GPA, DPA)에 있어서는 상기 게이트 패드전극(117) 및 데이터 패드전극(118)에 대응하여 제 1 두께를 갖는 제 3 포토레지스트 패턴(185a)을 각각 형성하고, 상기 컬러필터층(140)에 대응해서는 추후 화소전극(미도시)과 중앙부 공통전극(미도시)과 제 2 보조공통연결패턴(미도시) 및 보조공통전극(미도시)이 형성될 부분에 대응하여 상기 제 3 포토레지스트 패턴(185a)을 형성하고, 데이터 배선(미도시)이 형성될 부분에 대응해서는 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 4 포토레지스트 패턴(185b)을 형성한다. 그리고 동시에 상기 스위칭 영역(TrA)에 있어서는 소스 및 드레인 전극(미도시)이 형성될 부분에 대응해서 상기 제 2 두께를 갖는 제 4 포토레지스트 패턴(185b)을 형성한다. 또한, 스토리지 영역(StgA)에 있어서는 도면에서는 제 3 포토레지스트 패턴(185a)이 형성됨을 보이고 있지만, 제 4 포토레지스트 패턴이 형성될 수도 있다.
한편, 전술한 영역 이외의 영역에 대해서는 상기 제 3 금속층(150)이 노출되도록 상기 포토레지스트층(미도시)을 제거한다.
다음, 도 7e, 8f, 9f 및 도 10f에 도시한 바와 같이, 상기 제 3 및 제 4 포토레지스트 패턴(185a, 185b) 외부로 노출된 제 3 금속층(도 8d, 9d, 10d의 150)과 제 2 금속층(도 8d, 9d, 10d의 149)을 식각하여 제거함으로써 상기 게이트 배선(105)과 교차하여 화소영역(P)을 정의하는 이중층 구조의 데이터 배선(152(152a, 152b))을 형성하고, 화소영역(P) 내부에는 서로 일정간격 이격하며 교대하며 각각 이중층 구조를 갖는 다수의 중앙부 공통전극(166(166a, 166b))과 다수의 화소전극(164(164a, 164b))을 형성하고, 동시에 상기 최외각 공통전극(114)과 각각 중첩하는 이중층 구조의 보조공통전극(167(167a, 167b))을 형성하며, 상기 이중층 구조의 보조공통전극(167(167a, 167b))과 상기 다수의 중앙부 공통전극(166(166a, 166b))을 연결하는 이중층 구조의 제 2 보조공통연결패턴(168(1678a, 168b))을 한다. 이때, 상기 제 2 공통연결패턴(168(1678a, 168b))은 상기 다수의 제 2 공통콘 택홀(148)을 통해 그 하부에 위치한 상기 제 1 공통연결패턴(115)과 접촉하게 된다.
또한, 스위칭 영역(TrA)에 있어서는, 상기 제 4 포토레지스트 패턴(185b) 사이로 노출된 상기 제 3 및 제 2 금속층(도 8d, 9d, 10d의 150 및 149)을 제거한 후, 연속하여 그 하부의 불순물 비정질 실리콘 패턴(도 8d의 127)을 드라이 에칭을 실시하여 제거함으로써 상기 액티브층(124) 상부로 서로 이격하는 오믹콘택층(128)과, 상기 오믹콘택층(128) 상부로 서로 이격하는 이중층 구조의 소스 및 드레인 전극(154(154a, 154b), 156(156a, 156))을 형성한다. 이때, 순차 적층된 상기 게이트 전극(111)과, 게이트 절연막(120)과, 액티브층(124)과 오믹콘택층(128)을 포함하는 반도체층(130)과, 소스 및 드레인 전극(154, 156)은 박막트랜지스터(Tr)를 이룬다.
한편, 스토리지 영역(StgA)에 있어서는 상기 제 1 스토리지 전극의 역할을 하는 공통배선(109)에 대응하여 제 2 스토리지 전극의 역할을 하는 이중층 구조의 화소연결패턴(162(162a, 162b))이 형성되게 된다.
또한, 상기 게이트 패드부(GPA)에 있어서는 상기 제 2 게이트 패드 콘택홀(145)을 통해 상기 게이트 패드전극(117)과 접촉하는 이중층 구조의 보조 게이트 패드전극(169(169a, 169b))이 형성되며, 상기 데이트 패드부(DPA)에 있어서는 상기 제 2 데이터 패드 콘택홀(147)을 통해 상기 데이트 패드전극(118)과 접촉하는 이중층 구조의 보조 데이터 패드전극(170(170a, 170b))이 형성된다.
이 경우, 소스 및 드레인 전극(154, 156) 양끝단에 대해서는 액티브층이 형성되지 않으며, 상기 데이터 배선(152) 하부에도 반도체 패턴은 형성되지 않는 바, 웨이비 노이즈 및 오프커런트(Ioff) 증가의 문제는 발생하지 않는다.
다음, 도 7e, 8g, 9g 및 도 10g에 도시한 바와 같이, 애싱(ashing)을 진행하여 상기 제 2 두께의 제 4 포토레지스트 패턴(도 8d의 185b)을 제거함으로써 스위칭 영역(TrA)에 있어 이중층 구조를 갖는 소스 및 드레인 전극(154, 156)을 노출시킨다. 도면에 나타나지 않았지만, 스토리지 영역(StgA)에 있어 제 4 포토레지스트 패턴을 형성한 경우 상기 이중층 구조의 화소연결패턴의 경우도 노출되게 된다. 이때, 상기 제 3 포토레지스트 패턴(185a)도 상기 애싱(ashing)에 의해 그 두께가 줄어들게 되지만, 상기 제 4 포토레지스트 패턴(도 8d의 185b)보다 두꺼운 두께를 갖는 바, 여전히 기판(101) 상에 남아 있게 된다.
다음, 상기 그 두께가 줄어든 제 3 포토레지스트 패턴(185a) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 무기절연층(173)을 형성한다. 이 경우 상기 무기절연층(173)은 상기 제 3 포토레지스트 패턴(185a) 외부로 노출된 영역, 특히 스위칭 영역(TrA)에서는 상기 소스 및 드레인 전극(154, 156) 사이로 노출된 액티브층(124)과 상기 소스 및 드레인 전극(154, 156)에 대해 형성되게 된다. 따라서, 상기 소스 및 드레인 전극(154, 156) 사이로 노출된 액티브층(124)을 보호하는 역할을 하게 된다.
다음, 도 7e, 8h, 9h 및 도 10h에 도시한 바와 같이, 상기 무기절연층(도 8g, 9g, 10g의 173)이 형성된 기판(101)을 스트립액에 노출시켜 상기 제 3 포토레지스트 패턴(도 8g, 9g, 10g의 185a)과 그 상면 및 측면에 형성된 상기 무기절연 층(도 8g, 9g, 10g의 173)을 제거하는 리프트 오프(lift off) 공정을 진행한다. 이때 원활한 리프트 오프(lift off) 공정 진행을 위해 상기 기판(101)을 먼저 열처리를 실시할 수도 있다. 열처리를 진행하면 상기 제 3 포토레지스트 패턴(도 8g, 9g, 10g의 185a)이 부피 증가에 의해 그 상부 및 측면에 위치한 상기 무기절연층(도 8g, 9g, 10g의 173)에 크렉(crack)이 발생하고 상기 크렉(crack)이 발생된 부분을 통해 스트립 액이 침투함으로써 리프트 오프(lift off) 공정이 원활하게 이루어지게 된다. 도면에 있어서는 상기 무기절연층(도 8g, 9g, 10g의 173)이 상기 제 3 포토레지스트 패턴(도 8g, 9g, 10g의 185a)을 완전히 덮은 것으로 도시되고 있지만, 상기 제 3 및 제 2 금속층(도 8d, 9d, 10d의 150 및 149)의 패터닝 시 과식각을 진행함으로서 상기 제 3 포토레지스트 패턴(도 8g, 9g, 10g의 185a) 하부로 남게되는 다수의 이중층 구조의 화소전극(164)과 이중층 구조의 중앙부 공통전극(166)등 상기 제 3 및 제 2 금속물질로 이루어지는 구성요소는 상기 제 3 포토레지스트 패턴(도 9g, 10g, 11g 및 12g의 185a)의 폭보다 작은 폭을 갖게 되어, 상기 제 3 포토레지스트 패턴(도 8g, 9g, 10g의 185a)에 대해 언더컷 형태를 이루며 형성된다. 이러한 상태에서 무기절연물질을 증착하게 되면 실질적으로 상기 제 3 포토레지스트 패턴(도 8g, 9g, 10g의 185a)의 측면과 화소전극(164)과 중앙부 공통전극(166) 등에 대해 상기 언더컷 발생 부분에서 끊김이 발생하므로, 이러한 끊김이 발생된 부분을 통해 상기 스트립액이 상기 제 3 포토레지스트 패턴(도 8g, 9g, 10g의 185a)과 접촉하게 됨으로써 분리되게 된다.
따라서, 전술한 리프트 오프 공정이 마무리되면, 도시한 바와 같이 이중층 구조를 갖는 구성요소들 사이에, 즉 상기 제 3 포토레지스트 패턴(도 8g, 9g, 10g의 185a) 외부로 노출된 영역에 대응해서는 무기절연물질로 이루어진 제 2 보호층(175)이 형성되게 된다.
다음, 도 7e, 8i, 9i 및 도 10i에 도시한 바와 같이, 상기 제 3 금속물질로 이루어진 구성요소와 상기 제 2 보호층(175)에 대해 소정의 선택 식각비를 가지며 금속물질의 식각속도가 더 빠른 것을 특징으로 하는 식각액을 이용하여 식각을 실시함으로써 상기 제 2 보호층(175) 외부로 노출된 이중층 구조를 갖는 구성요소(162, 164, 166, 167, 169, 170)에 대해 상기 제 3 금속물질로 이루어진 상부층(도 8h, 9h, 10h의 162b, 164b, 166b, 167b, 169b, 170b)을 제거함으로써 단일층 구조를 갖는 다수의 화소전극(178) 및 중앙부 공통전극(179)과, 보조공통전극(180)과, 제 2 공통연결패턴(181)을 형성하고, 동시에 게이트 및 데이터 패드부(GPA, DPA)에 있어서도 단일층 구조를 갖는 게이트 및 데이터 보조 패드전극(182, 183)을 각각 형성한다. 제 2 스토리지 전극의 역할을 하는 화소연결패턴(177)의 경우, 도면에서는 단일층 구조를 갖는 것으로 도시되었지만, 이중층 구조를 가질 수도 있다. 이때, 상기 식각액의 특성으로 인해 상기 단일층 구조의 다수의 화소전극(178) 및 중앙부 공통전극(179)과, 보조공통전극(180)과, 제 2 공통연결패턴(181) 주변의 제 2 보호층(175)도 일부 그 표면이 제거됨으로써 리프트 오프 공정에 의해 거친 표면을 갖는 부분이 매끄러운 표면을 갖게 된다.
다음, 도 7f, 8j, 9j 및 도 10j에 도시한 바와 같이, 선택적으로 형성된 상기 제 2 보호층(175)과 단일층 구조를 갖는 다수의 화소전극(178) 및 중앙부 공통 전극(179)과, 보조공통전극(180)과, 제 2 공통연결패턴(181)과 게이트 및 데이터 보조 패드전극(182, 183) 위로 유기절연물질을 도포하여 유기절연물질층(미도시)을 형성하고, 이를 패터닝함으로써 상기 컬러필터층(140) 상부에 형성된 데이트 배선(152)에 대응하는 상기 제 2 보호층(175) 위로 패턴드 스페이서(184)를 형성함으로써 본 발명에 따른 COT구조 횡전계형 액정표시장치용 어레이 기판(101)을 완성한다.
전술한 제조 방법에 의해 완성된 COT구조 횡전계형 액정표시장치용 어레이 기판(101)의 경우, 이중층 구조의 소스 및 드레인 전극(154, 156) 하부로 게이트 전극(111)과 완전히 중첩하며 작은 면적을 갖고 아일랜드 형태로 액티브층(124)이 형성되는 바, 상기 소스 및 드레인 전극(154, 156) 양끝단 외측으로 상기 액티브층(124)이 노출되지 않으므로 오프 커런트(Ioff) 증가에 의한 박막트랜지스터(Tr)의 특성 저하를 방지할 수 있으며, 나아가 데이터 배선(152) 하부에 반도체 패턴이 형성되지 않으므로 웨이비 노이즈 발생을 억제하여 표시품질을 향상시키게 된다.
또한, 컬러필터층(140)을 어레이 기판(101)에 각 화소영역(P)의 경계에 각 컬러필터 패턴(140a, 140b, 미도시)이 위치하도록 형성함으로써 합착 오차에 의한 마진을 줄여 개구율을 향상시키는 장점을 갖는다.
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 COT구조 횡전계형 액정표시장치의 스위칭 소자인 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 3은 본 발명의 실시예에 따른 COT 구조 횡전계형 액정표시장치의 어레이 기판에 대한 하나의 화소영역에 대한 평면도.
도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도.
도 5는 본 발명의 실시예에 따른 COT 구조 횡전계형 액정표시장치의 어레이 기판의 게이트 패드부에 대한 단면도.
도 6은 본 발명의 실시예에 따른 COT 구조 횡전계형 액정표시장치의 어레이 기판의 데이터 패드부에 대한 단면도.
도 7a 내지 도 7f는 본 발명에 따른 COT 구조 횡전계형 액정표시장치용 어레이기판의 하나의 화소영역에 대한 제조 단계별 공정 평면도.
도 8a 내지 도 9j는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 9a 내지 9j는 본 발명에 따른 COT 구조 횡전계형 액정표시장치용 어레이기판의 게이트 패드부에 대한 제조 단계별 공정 단면도.
도 10a 내지 10j는 본 발명에 따른 COT 구조 횡전계형 액정표시장치용 어레이기판의 데이터 패드부에 대한 제조 단계별 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 :(어레이)기판 105 : 게이트 배선
109 : 공통배선 111 : 게이트 전극
114 : 최외각 공통전극 120 : 게이트 절연막
124 : 액티브층 128 : 오믹콘택층
129(124, 128) : 반도체층 152 : 데이터 배선
140(140a, 140b) : 컬러필터층
140a, 140b : 적, 녹색 컬러필터 패턴 143 : 제 1 보호층
154 : 소스 전극 156 : 드레인 전극
177 : 화소연결패턴 178 : 화소전극
179 : 중앙부 공통전극 180 : 보조공통전극
184 : 패턴드 스페이서
P : 화소영역 StgA : 스토리지 영역
StgC : 스토리지 커패시터 Tr : 박막트랜지스터
TrA : 스위칭 영역

Claims (17)

  1. 기판 상에 일 방향으로 연장하는 게이트 배선과 이와 이격하여 나란하게 공통배선을 형성하는 단계와;
    상기 게이트 배선과 공통배선 위로 상기 기판 전면에 게이트 절연막을 형성하고 동시에 상기 게이트 절연막 위로 상기 게이트 배선 상의 박막트랜지스터가 형성될 스위칭 영역에 대응하여 아일랜드 형상의 액티브층과, 불순물 비정질 실리콘 패턴을 형성하는 단계와;
    상기 스위칭 영역 이외의 영역에 컬러필터층을 형성하는 단계와;
    상기 컬러필터층 위로 제 1 보호층을 형성하는 단계와;
    상기 제 1 보호층 위로 상기 불순물 비정질 실리콘 패턴을 노출시키는 제 1 및 제 2 금속층을 기판 전면에 형성하는 단계와;
    상기 제 1 및 제 2 금속층을 패터닝하여 상기 제 1 보호층 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 이중층 구조의 데이터 배선을 형성하고, 동시에 상기 화소영역 내에 서로 교대하며 이격하는 이중층 구조의 다수의 화소전극과 상기 공통배선과 연결된 다수의 중앙부 공통전극을 형성하며, 상기 스위칭 영역에 이중층 구조의 서로 이격하는 소스 및 드레인 전극과, 그 하부에 서로 이격하는 오믹콘택층을 형성하는 단계와;
    상기 소스 및 드레인 전극 사이로 노출된 액티브층을 덮는 제 2 보호층을 형성하는 단계와;
    상기 이중층 구조의 다수의 화소전극 및 상기 중앙부 공통전극의 상부층을 제거하며 상기 제 2 보호층 사이로 단일층 구조의 다수의 화소전극과 중앙부 공통전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트 배선과 공통배선을 형성하는 단계는,
    상기 공통배선에서 분기하여 상기 화소영역의 최외각에 위치하는 최외각 공통전극과, 상기 최외각 공통전극의 끝단을 연결하는 제 1 공통연결패턴을 더 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  3. 제 2 항에 있어서,
    상기 제 1 보호층을 형성하는 단계는,
    상기 제 1 공통연결패턴을 노출시키는 다수의 공통 콘택홀을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  4. 제 3 항에 있어서,
    상기 이중층 구조의 다수의 화소전극과 중앙부 공통전극을 형성하는 단계는,
    상기 이중층 구조의 다수의 중앙부 공통전극의 일끝단을 연결시키며 상기 제 1 공통연결패턴과 상기 다수의 공통콘택홀을 통해 접촉하는 이중층 구조의 제 2 공통연결패턴과, 상기 최외각 공통전극과 중첩하며 상기 제 2 공통연결패턴과 연결된 이중층 구조의 보조공통전극과, 상기 이중층 구조의 다수의 화소전극과 연결된 이중층 구조의 화소연결패턴을 더 형성하는 액정표시장치용 어레이 기판의 제조방법
  5. 제 1 항에 있어서,
    상기 이중층 구조의 데이터 배선과, 이중층 구조의 다수의 화소전극과, 이중층 구조의 다수의 중앙부 공통전극과, 이중층 구조의 소스 및 드레인 전극과 그 하부로 서로 이격하는 오믹콘택층을 형성하는 단계는,
    상기 제 2 금속층 위로 상기 소스 및 드레인 전극과 데이터 배선에 대응하여 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 이중층 구조의 다수의 화소전극 및 중앙부 공통전극에 대응하여 상기 제 1 두께보다 두꺼운 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 제 2 및 제 1 금속층을 제거하는 단계와;
    상기 제 2 및 제 1 금속층이 제거됨으로써 노출된 상기 불순물 비정질 실리 콘 패턴을 제거하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 제 2 보호층을 형성하는 단계는,
    애싱을 진행하여 상기 제 1 포토레지스트 패턴을 제거하는 단계와;
    상기 제 1 포토레지스트 패턴이 제거됨으로써 새롭게 노출된 상기 이중층 구조의 데이터 배선과 소스 및 드레인 전극 위로 전면에 무기절연층을 형성하는 단계와;
    상기 무기절연층이 형성된 기판을 스트립액에 노출시켜 상기 제 2 포토레지스트 패턴과 그 상부 및 측면에 형성된 상기 무기절연층을 함께 제거하는 리프트 오프 공정을 진행하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 단일층 구조의 다수의 화소전극과 중앙부 공통전극을 형성하는 단계는,
    상기 제 2 금속층과 상기 무기절연층을 동시에 식각시키며 상기 제 2 금속층의 식각 속도가 상기 무기절연층의 식각속도보다 빠른 것을 특징으로 하는 식각액을 이용하여 식각을 진행함으로써 상기 이중층 구조의 다수의 화소전극과 중앙부 공통전극의 상부층 제거하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  8. 제 7 항에 있어서,
    상기 제 2 보호층은 상기 데이터 배선과 소스 및 드레인 전극을 덮으며, 상기 단일층 구조의 다수의 화소전극과 중앙부 공통전극 사이의 영역에 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제 2 보호층 위로 상기 데이터 배선에 대응하여 일정간격 이격하는 다수의 패턴드 스페이서를 형성하는 단계를 더 포함하는 액정표시장치용 어레이 기판의 제조방법.
  10. 제 1 항에 있어서,
    상기 게이트 배선과 공통배선을 형성하는 단계는,
    상기 게이트 배선의 일끝단에 연결된 게이트 패드전극과, 데이터 패드전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  11. 제 10 항에 있어서,
    상기 데이터 배선은 상기 데이터 패드전극 그 일끝단이 접촉하도록 형성된 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  12. 제 11 항에 있어서,
    상기 제 1 보호층을 형성하는 단계는,
    상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  13. 제 11 항에 있어서,
    상기 단일층 구조의 다수의 화소전극과 중앙부 공통전극을 형성하는 단계는,
    상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 단일층 구조의 보조 게이트 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 단일층 구조의 보조 데이터 패드전극을 형성하는 단계를 더 포함하는 액정표시장치용 어레이 기판의 제조방법.
  14. 제 4 항에 있어서,
    상기 이중층 구조의 화소연결패턴은 상기 공통배선과 중첩하도록 형성함으로써 상기 게이트 절연막을 개재하여 서로 중첩하는 상기 공통배선과 상기 이중층 구조의 화소연결패턴은 스토리지 커패시터를 형성하는 액정표시장치용 어레이 기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 단일층 구조의 다수의 화소전극과 중앙부 공통전극을 형성하는 단계는,
    상기 이중층 구조의 화소연결패턴의 상부층을 제거하여 단일층 구조의 화소연결패턴을 형성하는 액정표시장치용 어레이 기판의 제조방법.
  16. 제 1 항에 있어서,
    상기 데이터 배선과, 상기 단일층 구조의 다수의 중앙부 공통전극과 최외각 공통전극과, 상기 단일층 구조의 다수의 화소전극은 상기 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 갖도록 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  17. 제 1 항에 있어서,
    상기 액티브층은 상기 게이트 배선보다 더 작은 크기를 가지며 상기 액티브층 주위로 상기 게이트 배선이 노출된 형태를 이루도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
KR1020070141922A 2007-12-31 2007-12-31 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법 KR101422198B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141922A KR101422198B1 (ko) 2007-12-31 2007-12-31 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141922A KR101422198B1 (ko) 2007-12-31 2007-12-31 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20090073854A KR20090073854A (ko) 2009-07-03
KR101422198B1 true KR101422198B1 (ko) 2014-07-25

Family

ID=41330961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141922A KR101422198B1 (ko) 2007-12-31 2007-12-31 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101422198B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101586860B1 (ko) * 2009-12-23 2016-01-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR101974513B1 (ko) * 2012-12-28 2019-05-02 엘지디스플레이 주식회사 액정 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002140A (ko) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR20050031592A (ko) * 2003-09-30 2005-04-06 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR20060001254A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 씨오티 구조 액정표시장치 및 그 제조방법
KR20060073378A (ko) * 2004-12-24 2006-06-28 엘지.필립스 엘시디 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002140A (ko) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR20050031592A (ko) * 2003-09-30 2005-04-06 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR20060001254A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 씨오티 구조 액정표시장치 및 그 제조방법
KR20060073378A (ko) * 2004-12-24 2006-06-28 엘지.필립스 엘시디 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090073854A (ko) 2009-07-03

Similar Documents

Publication Publication Date Title
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100690517B1 (ko) 액정 표시 장치의 제조 방법
KR101988925B1 (ko) 어레이 기판 및 이의 제조방법
KR101058461B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR20080107821A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100940569B1 (ko) 박막 트랜지스터 기판
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101422198B1 (ko) 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
KR20050028531A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101430510B1 (ko) 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
JP3600112B2 (ja) 液晶表示装置の製造方法
KR101407635B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101172666B1 (ko) 액정표시소자 및 그 제조방법
KR20100021152A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR20090060078A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR20090100046A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101275068B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR20130030146A (ko) 어레이 기판 및 이의 제조방법
KR101960743B1 (ko) 어레이 기판 및 이의 제조방법
KR100915351B1 (ko) 박막 트랜지스터 표시판
KR101186514B1 (ko) 액정표시소자 및 그 제조방법
JP2002182241A (ja) アレイ基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6