KR101051008B1 - 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판 - Google Patents
어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판 Download PDFInfo
- Publication number
- KR101051008B1 KR101051008B1 KR1020040066922A KR20040066922A KR101051008B1 KR 101051008 B1 KR101051008 B1 KR 101051008B1 KR 1020040066922 A KR1020040066922 A KR 1020040066922A KR 20040066922 A KR20040066922 A KR 20040066922A KR 101051008 B1 KR101051008 B1 KR 101051008B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- test
- gate
- source
- array
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000012360 testing method Methods 0.000 claims abstract description 138
- 239000006185 dispersion Substances 0.000 claims abstract description 63
- 230000003068 static effect Effects 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 47
- 230000005611 electricity Effects 0.000 claims abstract description 45
- 238000009826 distribution Methods 0.000 claims abstract description 18
- 230000002093 peripheral effect Effects 0.000 claims description 53
- 238000005520 cutting process Methods 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 6
- 238000007689 inspection Methods 0.000 abstract description 81
- 230000002411 adverse Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 210000004027 cell Anatomy 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000011179 visual inspection Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 1
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 1
- 101100328521 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cnt6 gene Proteins 0.000 description 1
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 1
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 1
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007590 electrostatic spraying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
공정 진행시 발생되는 정전기에 의한 악영향을 저감시킨 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판이 개시된다. 제1 테스트 배선은 수평방향으로 신장되고, 제2 테스트 배선은 제1 테스트 배선과 평행하며, 정전기 분산 배선은 수평방향으로 신장된다. 제1 소스 배선은 정전기 분산 배선에서 연장되고 제1 테스트 배선과 콘택하면서, 수직방향으로 신장된다. 제2 소스 배선은 제2 테스트 배선과 콘택하면서 수직방향으로 신장되고, 게이트 배선은 수평방향으로 신장되며, 스위칭 소자는 게이트 배선들과 소스 배선들에 의해 정의되는 영역에 형성된다. 이에 따라, 홀수 또는 짝수번째 소스 및/또는 게이트 배선에 연결되는 정전기 분산 배선을 형성하므로써, 정전기로 인한 훼손 방지와 2G2D 검사 조건을 동시에 만족시킬 수 있다.
Description
도 1은 본 발명의 제1 실시예에 따른 어레이 기판용 모기판을 개략적으로 설명하기 위한 평면도이다.
도 2는 도 1의 모기판 일부를 발췌한 평면도이다.
도 3은 도 2의 모기판을 절단선 I-I'으로 절단한 단면도이다.
도 4 및 도 5는 도 2의 모기판의 제1 제조 공정을 설명하기 위한 평면도 및 단면도이다.
도 6 내지 도 8은 도 2의 모기판의 제2 제조 공정을 설명하기 위한 평면도 및 단면도이다.
도 9 내지 도 11은 도 2의 모기판의 제3 제조 공정을 설명하기 위한 평면도 및 단면도들이다.
도 12 및 도 13은 도 2의 모기판의 제5 제조 공정을 설명하기 위한 평면도 및 단면도이다.
도 14는 도 2의 모기판의 제6 제조 공정을 설명하기 위한 단면도이다.
도 15는 본 발명의 제2 실시예에 따른 어레이 기판용 모기판을 개략적으로 설명하기 위한 평면도이다.
도 16은 도 15의 모기판 일부를 발췌한 평면도이다.
도 17은 본 발명의 제3 실시예에 따른 어레이 기판용 모기판을 개략적으로 설명하기 위한 평면도이다.
도 18은 도 17의 모기판 일부를 발췌한 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 어레이 기판 110 : 화소부
120, 130 : V/I 검사부 121, 131 : V/I 패드
123, 133 : V/I 배선 125, 135 : 제1 구동 칩 패드
210, 310, 410 : 제1 어레이 검사부
240, 340, 440 : 제2 어레이 검사부
212, 214, 242, 244 : 어레이 검사 배선
213, 215, 243, 245 : 어레이 검사 패드
220, 320, 420 : 수직 정전기 분산 배선
250, 350, 450 : 수평 정전기 분산 배선
본 발명은 어레이 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 공정 진행시 발생되는 정전기에 의한 악영향을 저감시킨 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판에 관한 것이다.
일반적으로 액정 표시 패널은 어레이 기판, 상기 어레이 기판과 마주하는 상부 기판, 및 상기 어레이 기판과 상기 상부 기판과의 사이에 개재된 액정층으로 이루어진다. 상기 어레이 기판은 화소 영역과 신호 인가 영역을 갖는다. 상기 화소 영역은 제1 방향으로 연장된 소스 배선과 제2 방향으로 연장되어 상기 소스 배선과 직교하는 게이트 배선, 및 상기 게이트 배선과 소스 배선에 연결되는 화소 전극을 포함한다. 상기 신호 인가 영역은 데이터 신호를 인가하는 구동 칩이 실장되는 제1 구동 칩 패드와, 상기 게이트 배선에 게이트 신호를 인가하는 구동 칩이 실장되는 제2 구동 칩 패드를 포함한다.
상기한 어레이 기판이 형성되면, 상부 기판과의 합체를 통해 액정을 형성하는 액정 공정 이전에 어레이 기판 상의 배선들에 대한 전기적인 동작 상태를 점검하기 위한 어레이 검사 공정과, 상기 액정 공정 이후에 표시 패널의 전기적 및 광학적인 동작 상태를 점검하기 위한 육안 검사(Visual Inspection; 이하, V/I) 공정을 수행한다.
상기한 어레이 검사 공정 및 V/I 공정을 위한 검사용 배선 및 패드는 모기판에 대한 어레이 기판의 절단선(scribe line)을 기준으로 각각 배치된다. 통상적으로, 화소 영역을 기준으로 절단선의 바깥 영역(즉, 모기판의 일부 영역)에 어레이 검사용 패드가 배치되고, 절단선 안쪽 영역(즉, 어레이 기판의 가장 자리 영역)에 육안 검사용 패드가 각각 배치되며, 어레이 검사용 배선 및 V/I 용 배선은 공통 배선으로 상기 절단선 안쪽 영역에 배치한다.
상기 육안 검사의 경우, 어레이 검사 공정 완료 후, 절단선을 따라 표시 셀 단위로 어레이 기판이 절단되면, 절단선 안쪽 영역에 배치된 V/I 용 패드 및 배선을 통해서 이루어진다. 여기서, 어레이 검사 방식 및 육안 검사 방식은 일정 단위로 게이트 배선 및 소스 배선을 각각 묶어(예컨대, 2G2D, 2G3D 등) 테스트 신호를 인가하여 검사한다.
한편, 일반적인 어레이 기판에서 어레이 검사 방법(Array Test)으로 게이트 배선과 소스 배선을 각각 홀수번째 배선과 짝수번째 배선으로 분리하여 각각을 정전기 분산 배선으로 연결한 후 신호를 인가하는 방식이 널리 이용되고 있다.
이처럼, 각 배선들을 홀수번째 배선과 짝수번째 배선으로 그룹핑하는 이유는 홀수번째 배선과 짝수번째 배선간에 서로 다른 전압을 인가하면 서로 인접하는 배선 혹은 픽셀간 쇼트 불량(Short Defect) 발생시 두 전위의 연결로 인해 서로 다른 전압으로 인지되기 때문이다.
또한, 어레이 기판과 컬러필터 기판이 접합되어 액정이 채워진 액정 셀의 검사 방법(Visual Inspection)도 역시 게이트 배선 및 소스 배선 각각을 홀수와 짝수로 그룹핑하고, 그룹핑된 각각의 배선을 정전기 분산 배선으로 연결한 후 검사 신호를 인가하는 방식이 널리 이용되고 있다.
이에 본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 정전기 분산 배선을 통해 공정 진행시 발생되는 정전기에 의한 악영향을 저감시킨 어레이 기판의 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 제조 방법에 의해 제조된 어레이 기판 을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 의한 어레이 기판의 제조 방법은, (a) 수평방향의 제1 테스트 배선 및 제2 테스트 배선과, 수평방향의 게이트 배선을 형성하는 단계; (b) 수평방향의 정전기 분산 배선을 형성하고, 제1 스위칭 소자를 정의하기 위해 상기 정전기 분산 배선에서 연장되면서 수직방향의 제1 소스 배선과, 상기 제1 소스 배선에서 이격된 제1 드레인 전극을 형성하고, 제2 스위칭 소자를 정의하기 위해 상기 정전기 분산 배선과는 독립하면서 수직방향의 제2 소스 배선과, 상기 제2 소스 배선에서 이격된 제2 드레인 전극을 형성하는 단계; 및 (c) 상기 제1 테스트 배선과 제1 소스 배선을 연결하는 제1 브리지 패턴과, 상기 제2 테스트 배선과 제2 소스 배선을 연결하는 제2 브리지 패턴과, 상기 제1 스위칭 소자에 연결된 제1 화소 전극층과, 상기 제2 스위칭 소자에 연결된 제2 화소 전극층을 형성하는 단계를 포함한다.
상기한 본 발명의 목적을 실현하기 위한 다른 하나의 특징에 의한 어레이 기판의 제조 방법은, (a) 수평방향의 제1 테스트 배선 및 제2 테스트 배선과, 수직방향의 제2 정전기 분산 배선과, 상기 제2 정전기 분산 배선에서 연장되면서 수평방향의 제1 게이트 배선과, 상기 제2 정전기 분산 배선과는 독립하면서 수평방향의 제2 게이트 배선을 형성하는 단계; (b) 수직방향의 제3 테스트 배선 및 제4 테스트 배선과, 수평방향의 제1 정전기 분산 배선을 형성하고, 제1 스위칭 소자를 정의하기 위해 상기 제1 정전기 분산 배선에서 연장되면서 수직방향의 제1 소스 배선과, 상기 제1 소스 배선에서 이격된 제1 드레인 전극을 형성하고, 제2 스위칭 소자를 정의하기 위해 상기 제1 정전기 분산 배선과는 독립하면서 수직방향의 제2 소스 배선과, 상기 제2 소스 배선에서 이격된 제2 드레인 전극을 형성하는 단계; 및 (c) 상기 제1 테스트 배선과 제1 소스 배선을 연결하는 제1 브리지 패턴과, 상기 제2 테스트 배선과 제2 소스 배선을 연결하는 제2 브리지 패턴과, 제1 게이트 배선과 제3 테스트 배선을 연결하는 제3 브리지 패턴과, 제2 게이트 배선과 제4 테스트 배선을 연결하는 제4 브리지 패턴과, 상기 제1 스위칭 소자에 연결된 제1 화소 전극층과, 상기 제2 스위칭 소자에 연결된 제2 화소 전극층을 형성하는 단계를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위한 하나의 특징에 의한 어레이 기판은, 수평방향으로 신장된 제1 테스트 배선; 상기 제1 테스트 배선과 평행하는 제2 테스트 배선; 최외곽부와 접하고 상기 제1 테스트 배선과 콘택하면서, 수직방향으로 신장된 제1 소스 배선; 상기 제2 테스트 배선과 콘택하면서 수직방향으로 신장된 제2 소스 배선; 수평방향으로 신장된 게이트 배선; 및 상기 제1 소스 배선 및 게이트 배선과, 상기 제2 소스 배선 및 게이트 배선에 의해 정의되는 영역들 각각에 형성된 스위칭 소자를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 하나의 특징에 의한 어레이 기판은, 수직방향으로 신장된 제1 테스트 배선; 상기 제1 테스트 배선과 평행하는 제2 테스트 배선; 최외곽부와 접하고 상기 제1 테스트 배선과 콘택하면서, 수평방향으로 신장된 제1 게이트 배선; 상기 제2 테스트 배선과 콘택하면서 수평방향으 로 신장된 제2 게이트 배선; 수직방향으로 신장된 소스 배선; 및 게이트 배선과 소스 배선에 의해 정의되는 영역에 형성된 스위칭 소자를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위한 또 다른 하나의 특징에 의한 어레이 기판은, 수직방향으로 신장된 제1 테스트 배선; 상기 제1 테스트 배선과 평행하는 제2 테스트 배선; 최외곽부와 접하고 상기 제1 테스트 배선과 콘택하면서, 수평방향으로 신장된 제1 게이트 배선; 상기 제2 테스트 배선과 콘택하면서, 수평방향으로 신장된 제2 게이트 배선; 수평방향으로 신장된 제3 테스트 배선; 상기 제3 테스트 배선과 평행하는 제4 테스트 배선; 최외곽부와 접하면서 상기 제3 테스트 배선과 콘택하고, 수직방향으로 신장된 제1 소스 배선; 상기 제4 테스트 배선과 콘택하면서 수직방향으로 신장된 제2 소스 배선; 및 상기 제1 및 제2 게이트 배선과 상기 제1 및 제2 소스 배선에 의해 정의되는 영역에 형성된 스위칭 소자를 포함한다.
이러한 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판에 의하면, 소스 배선중 홀수 또는 짝수번째 소스 배선에 연결되는 정전기 분산 배선 또는 게이트 배선중 홀수 또는 짝수번째 게이트 배선에 연결되는 정전기 분산 배선을 형성하므로써, 정전기로 인한 훼손 방지와 2G2D 검사 조건을 동시에 만족시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용 이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면에서 여러 층(또는 막) 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 관점에서 설명하였고, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라, 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 의미한다.
<실시예-1>
도 1은 본 발명의 제1 실시예에 따른 어레이 기판용 모기판(Mother Board)을 개략적으로 설명하기 위한 평면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 어레이 기판용 모기판은 절단선(scribe line)에 의해 정의되는 어레이 기판(100)과, 제1 어레이 검사부(210), 수직 정전기 분산 배선(220), 제2 어레이 검사부(240), 수평 정전기 분산 배선(Shorting Bar)(250)을 포함한다.
상기 모기판은 표시영역(DA), 상기 표시 영역(DA)을 둘러싸는 제1 주변 영역(PA1) 및 상기 제1 주변 영역(PA1)을 둘러싸는 제2 주변 영역(PA2)을 갖는다. 상기 어레이 기판(100)은 상기 표시 영역(DA) 및 제1 주변 영역(PA1)에 형성되고, 제1 및 제2 어레이 검사부(210, 240)는 상기 제1 주변 영역(PA1)에 형성되며, 상기 수직 및 수평 정전기 분산 배선(220,250)은 상기 제2 주변 영역(PA2)에 형성된다. 도 면상에서는 하나의 어레이 기판이 모기판에 형성된 것을 도시하였으나, 2개 이상의 어레이 기판이 모기판에 형성된 것도 가능하다.
상기 어레이 기판(100)은 상기 표시 영역(DA)에 형성된 화소부(110)와, 상기 화소부(110)의 외곽인 제1 주변 영역(PA1)에 형성된 제1 V/I 검사부(120) 및 제2 V/I 검사부(130)를 갖는다.
상기 화소부(110)는 수직 방향으로 형성된 복수의 소스 배선들과, 수평 방향으로 형성된 복수의 게이트 배선들과, 상기 소스 배선과 게이트 배선에 연결되는 스위칭 소자(TFT)와, 상기 스위칭 소자(TFT)에 연결되는 액정 캐패시터(CLC)의 제1 전극(또는 화소전극) 및 스토리지 캐패시터(CST)를 포함한다.
상기 제1 V/I 검사부(120)는 제1 V/I 패드(121)와 제1 V/I 배선(123) 및 복수개의 제1 구동 칩 패드(125)를 갖는다. 상기 제1 구동 칩 패드(125)는 구동 칩을 실장하기 위한 패드로서, 소정 단위로 그룹핑된 소스 배선들의 집합이다. 상기 제1 V/I 패드(121) 및 제1 V/I 배선(123)은 제1 구동 칩 패드(125)별로 각각 분리되어 형성된다. 제1 V/I 패드(121)는 3D 방식에 따라서 3n-2, 3n-1, 3n(여기서, n=1,2,3,...인 자연수)번째 배선별로 묶은 3개의 패드를 갖는다.
상기 제2 V/I 검사부(130)는 제2 V/I 패드(131)와 제2 V/I 배선(133) 및 복수개의 제2 구동 칩 패드(135)를 갖는다. 상기 제2 구동 칩 패드(135)는 구동 칩이 실장되는 패드로서, 소정 단위의 그룹핑된 게이트 배선들의 집합이다. 상기 제2 V/I 패드(131) 및 제2 V/I 배선(133)은 구동 칩 패드 별로 각각 형성되며, 상기 제2 V/I 패드(131)는 2G 방식에 따라서 2n-1, 2n(여기서, n=1,2,3,...인 자연수)번째 배선별로 묶은 2개의 패드를 갖는다.
상기 제1 어레이 검사부(210)는 상기 어레이 기판(100)상에 형성된 복수의 소스 배선들의 전기적인 동작 상태를 검사하는 테스트 신호가 인가된다. 상기 제1 어레이 검사부(210)는 제1 및 제2 어레이 검사 패드(213,215)와, 제1 및 제2 어레이 검사 배선(212,214)을 포함한다. 상기한 어레이 검사 공정의 경우, 전압 검출 검사이므로 전압 보상 또는 전압차 기준 설정에 의해서 충분히 검사 공정이 가능하다.
구체적으로, 2D 방식에 따라서 상기 제1 어레이 검사 패드(213)에는 홀수번째 소스 배선에 인가되는 제1 테스트 신호를 인가받고, 상기 제2 어레이 검사 패드(215)에는 짝수번째 소스 배선에 인가되는 제2 테스트 신호를 인가받는다. 상기 제1 어레이 검사 배선(212)은 홀수번째 소스 배선과 연결되고, 제2 어레이 검사 배선(214)은 짝수번째 소스 배선과 연결된다.
상기 수직 정전기 분산 배선(220)은 상기 어레이 기판(100)상에 수평 방향으로 형성된 복수의 게이트 배선들에 외부의 정전기가 직접적으로 유입되는 것을 차단한다. 상기 수직 정전기 분산 배선(220)은 제2 어레이 검사부(130)의 최외곽에서 상기 복수의 게이트 배선들중 홀수번째의 게이트 배선들을 병렬로 묶는 수평 방향으로 형성된 배선이다(2G 방식).
상기 제2 어레이 검사부(240)는 상기 어레이 기판(100)상에 형성된 복수의 게이트 배선들의 전기적인 동작 상태를 검사하는 테스트 신호가 인가된다. 상기 제2 어레이 검사부(240)는 제3 및 제4 어레이 검사 패드(243,245)와, 제3 및 제4 어 레이 검사 배선(242,244)을 포함한다.
구체적으로, 2D 방식에 따라서 상기 제3 어레이 검사 패드(243)에는 홀수번째 게이트 배선에 인가되는 제3 테스트 신호를 인가받고, 상기 제4 어레이 검사 패드(245)에는 짝수번째 게이트 배선에 인가되는 제4 테스트 신호를 인가받는다. 상기 제3 어레이 검사 배선(242)은 홀수번째 게이트 배선과 연결되고, 상기 제4 어레이 검사 배선(244)은 짝수번째 게이트 배선과 연결된다.
상기 제2 어레이 검사 패드(243,245)는 2G 방식에 따라서 홀수번째 게이트 배선에 제1 테스트 신호를 인가하는 패드(243)와 짝수번째 게이트 배선에 제2 테스트 신호를 인가하는 패드(245)를 포함한다. 상기 제2 어레이 검사 배선(242,244) 역시, 홀수번째 게이트 배선과 연결되는 배선(242)과 짝수번째 게이트 배선과 연결되는 배선(244)을 포함한다.
상기 제2 정전기 분산 배선(Shorting Bar)(250)은 상기 어레이 기판(100)상에 수직 방향으로 형성된 복수의 소스 배선들에 외부의 정전기가 직접적으로 유입되는 것을 차단한다. 상기 제2 정전기 분산 배선(250)은 상기 제1 어레이 검사부(210)의 최외곽에서 상기 복수의 소스 배선들중 홀수번째의 소스배선들을 병렬로 묶는 수직 방향으로 형성된 배선이다(2D 방식).
이상에서 설명한 바와 같이, 수평 정전기 분산 배선(250)과 연결되는 홀수번째 소스 배선(251)을 절단선(scribe line)에 의해 정의되는 셀 영역 내의 제1 어레이 검사 배선(212)과 연결시키고, 수직 정전기 분산 배선(220)과 연결되는 홀수번째 게이트 배선(221)을 상기 절단선에 의해 정의되는 셀 영역 내의 제3 어레이 검 사 배선(242)과 연결시키므로써, 정전기로 인한 손상을 방지할 수 있다.
또한, 상기 수평 정전기 분산 배선(250)과 연결되지 않은 소스 배선(255)을 상기 제1 어레이 검사 배선(212)과 인접하는 제2 어레이 검사 배선(214)과 연결시키고, 상기 수직 정전기 분산 배선(220)과 연결되지 않은 게이트 배선(225)을 상기 제3 어레이 검사 배선(242)과 인접하는 제4 어레이 검사 배선(244)과 연결시키므로써, 2G2D 검사 조건을 자동적으로 충족시킬 수 있다.
도 2는 도 1의 모기판 일부를 발췌한 평면도이고, 도 3은 도 2의 모기판을 절단선 I-I'으로 절단한 단면도이다.
도 2 및 도 3을 참조하면, 제1 어레이 검사 배선(212)은 모기판의 제1 주변 영역(PA1)에서 수평방향으로 신장되고, 제2 어레이 검사 배선(214)은 모기판의 제1 주변 영역(PA1)에서 상기 제1 어레이 검사 배선(212)과 평행하도록 신장된다.
상기 수직 정전기 분산 배선(220)은 모기판의 제2 주변 영역(PA2)에서 수직방향으로 신장된다.
상기 제3 어레이 검사 배선(242)은 모기판의 제1 주변 영역(PA1)에서 수직방향으로 신장되고, 상기 제4 어레이 검사 배선(244)은 모기판의 제1 주변 영역(PA1)에서 상기 제3 어레이 검사 배선(242)과 평행하도록 신장된다.
상기 수평 정전기 분산 배선(250)은 모기판의 제2 주변 영역(PA2)에서 수평방향으로 신장된다.
상기 제1 게이트 배선(221)은 상기 수직 정전기 분산 배선(220)에서 연장되고, 상기 제3 어레이 검사 배선(242)과 콘택하면서 수평방향으로 신장된다. 상기 제2 게이트 배선(225)은 상기 제4 어레이 검사 배선(244)과 콘택하면서 수평방향으로 신장된다. 상기 수직 정전기 분산 배선(220)은 제1 게이트 배선(221)이나 제2 게이트 배선(225)의 폭보다 넓게 형성된다. 바람직하게는 5배 이상의 폭을 갖는다.
상기 제1 소스 배선(251)은 상기 제2 정전기 분산 배선(250)에서 연장되고, 상기 제1 어레이 검사 배선(212)과 콘택하면서 수직방향으로 신장된다. 상기 제2 소스 배선(255)은 상기 제2 어레이 검사 배선(214)과 콘택하면서 수직방향으로 신장된다. 상기 제2 정전기 분산 배선(250)은 제1 소스 배선(251)이나 제2 소스 배선(255)의 폭보다 넓게 형성된다. 바람직하게는 5배 이상의 폭을 갖는다.
서로 인접하는 게이트 배선들과 서로 인접하는 소스 배선들에 의해 정의되는 영역인 표시 영역에는 스위칭 소자와, 상기 스위칭 소자의 드레인 전극에 연결된 화소 전극이 형성된다.
상기 제1 및 제2 어레이 검사 배선(212, 214)은 상기 표시 영역을 둘러싸는 제1 주변 영역에 형성되며, 상기 수평 정전기 분산 배선(250)은 상기 제1 주변 영역을 둘러싸는 제2 주변 영역에 형성된다.
그러면, 하기하는 도 4 내지 도 14를 참조하여 본 발명에 따른 모기판의 제조 공정을 설명한다.
도 4 및 도 5는 도 2의 모기판의 제1 제조 공정을 설명하기 위한 평면도 및 단면도로서, 특히, 게이트 메탈 형성시, 홀수번째 게이트 배선끼리 묶는 수직 정전기 분산 배선을 형성하는 공정이다.
도 4 및 도 5에 도시한 바와 같이, 절연 기판 위에 게이트 도전재료를 스퍼 터링(Sputtering) 방법을 이용하여 증착한다. 상기 스퍼터링 방법은 전계에 의해 고속으로 가속된 전자가 아르곤(Ar) 원자와 충돌을 하여 아르곤 원자를 아르곤 이온과 전자로 분리시키고, 여기된 아르곤 이온이 음 전압으로 인가된 타겟에 충돌을 하여 타겟 원자를 비산시키고, 비산된 타겟 원자가 증착하고자 하는 기판 위에 쌓이게 하는 증착 방법이다.
이어, 제1 마스크(MA1)를 이용한 포토 리소그래피 공정을 통해 제1 게이트 배선(221), 상기 제1 게이트 배선(221)의 종단에 연결된 제1 게이트 패드(222), 상기 제1 게이트 배선(221)에서 연장된 제1 게이트 전극(223)을 형성하고, 제2 게이트 배선(225), 상기 제2 게이트 배선(225)의 종단에 연결된 제2 게이트 패드(226), 상기 제2 게이트 배선(225)에서 연장된 제2 게이트 전극(227)을 형성한다. 이때, 홀수번째 게이트 배선끼리 묶는 수직 정전기 분산 배선(220)을 제2 주변 영역(PA2)에 형성한다. 상기 수직 정전기 분산 배선(220)은 후속하는 공정들에서 게이트 배선들에 가해지는 정전기를 분산시키기 위함이다.
상기 제1 주변 영역(PA1)에서 수평 방향으로 신장된 제1 어레이 검사 배선(212)과, 상기 제1 어레이 검사 배선과 평행하도록 신장된 제2 어레이 검사 배선(214)을 형성한다.
도 6 내지 도 8은 도 2의 모기판의 제2 제조 공정을 설명하기 위한 평면도 및 단면도들이다.
도 6 내지 도 8에 도시한 바와 같이, 질화 실리콘(SiNx) 막과 같은 물질의 게이트 절연막(230)과, 아몰퍼스-실리콘(a-Si) 층을 증착한 후, 상기 아몰퍼스-실 리콘(a-Si)층에 불순물을 도핑시킨 아몰퍼스-실리콘(n+ a-Si) 층을 정의하여 반도체층(232)을 형성하고, 상기 반도체층(232)을 제2 마스크(MA2)를 이용한 포토 리소그래피 공정을 통해 박막 트랜지스터의 반도체 패턴을 형성한다. 상기 게이트 절연막(230)이나, 아몰퍼스-실리콘(a-Si) 층의 증착은 LPCVD(Low Temperature Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 스퍼터링(sputtering)으로 진행할 수 있다.
도 9 내지 도 11은 도 2의 모기판의 제3 제조 공정을 설명하기 위한 평면도 및 단면도이다.
도 9 내지 도 11에 도시한 바와 같이, 소스 배선의 형성을 위한 도전재료를 스퍼터링(Sputtering) 방법을 이용하여 증착하고, 제3 마스크(MA3)를 이용한 포토 리소그래피 공정을 통해 소스 배선(251), 상기 소스 배선(251)에서 연장된 소스 전극(253) 및 상기 소스 전극(253)에서 일정 간격 이격된 드레인 전극(254)을 형성한다. 물론, 상기 반도체층(232)과 소스 배선(251), 소스 전극(253) 및 드레인 전극(254)은 하나의 마스크를 이용하여 포토 리소그래피 공정을 수행한다면, 하나의 마스크를 사용하는 공정을 생략할 수도 있다.
이어, 질화 실리콘(SiNx) 막과 같은 패시베이션막(260)과, 유기절연막(262)을 순차적으로 증착하여 보호절연막을 형성한다. 도면상에서는 패시베이션막(260)위에 유기절연막(262)을 형성한 것을 도시하였으나, 상기한 유기절연막(262)을 생략할 수도 있다.
도 12 및 도 13은 도 2의 모기판의 제5 제조 공정을 설명하기 위한 평면도 및 단면도이다.
도 12 및 도 13에 도시한 바와 같이, 상기 보호절연막(260, 262)을 제4 마스크(MA4)를 이용한 포토 리소그래피 공정을 통해 상기 드레인 전극(254)위의 보호 절연막(260, 262)을 식각한다. 이때, 게이트 패드 영역의 게이트 절연막도 동시에 식각되어 제1 및 제2 게이트 패드부(222, 226)가 노출되고, 데이터 패드 영역의 보호 절연막도 각각 식각되어 제1 및 제2 데이터 패드부(252, 256)는 노출된다.
구체적으로, 상기 보호 절연막(260, 262)의 일부를 제거하여 제1 게이트 배선(221)과 제3 어레이 검사 배선(242)을 전기적으로 연결하기 위한 제1 및 제1 콘택홀(CNT1, CNT2)과, 스위칭 소자의 드레인 전극(254)을 노출시키는 콘택홀(CNT3)과, 제2 어레이 검사 배선(214)과 제2 소스 배선(255)을 전기적으로 연결하기 위한 제4 및 제5 콘택홀(CNT4, CNT5)과, 제1 어레이 검사 배선(212)과 제1 소스 배선(251)을 전기적으로 연결하기 위한 제6 및 제7 콘택홀(CNT6, CNT7)을 형성한다.
물론, 상기 제2 게이트 배선(225)과 제4 어레이 검사 배선(244)을 연결하기 위한 콘택홀들과, 상기 제1 및 제2 게이트 패드를 노출시키는 콘택홀들과, 제1 및 제2 소스 패드를 노출시키는 콘택홀들을 형성한다.
도 14는 도 2의 모기판의 제6 제조 공정을 설명하기 위한 단면도이다.
도 14에 도시한 바와 같이, 상기 보호 절연막(260, 262) 위에, ITO 따위의 화소전극 형성용 도전 재료(270)를 증착하고, 제5 마스크(MA5)를 이용한 포토 리소그래피 공정을 통해 도 2 및 도 3에 도시한 바와 같이, 화소 전극(271)과, 브리지 패턴들(272, 274, 276, 278)을 형성한다.
구체적으로, 상기 수직 정전기 분산 배선(220)에서 연장된 제1 게이트 배선(221)은 제1 브리지 패턴(272)에 의해 상기 제3 어레이 검사 배선(242)과 전기적으로 연결되고, 상기 수직 정전기 분산 배선(220)과는 독립적인 제2 게이트 배선(225)은 제2 브리지 패턴(274)에 의해 상기 제4 어레이 검사 배선(244)과 전기적으로 연결된다.
또한, 상기 수평 정전기 분사 배선(250)과는 독립적인 제2 소스 배선(255)은 제4 브리지 패턴(276)에 의해 상기 제2 어레이 검사 배선(214)과 전기적으로 연결되고, 상기 수평 정전기 분산 배선(250)에서 연장된 제1 소스 배선(251)은 제3 브리지 패턴(278)에 의해 상기 제1 어레이 검사 배선(212)과 전기적으로 연결된다. 이에 따라, 자동적인 2G2D의 어레이 테스트가 가능하다.
또한, 셀 분리 공정을 진행함에 따라 동일 메탈에 의해 연결된 홀수번째 정전기 분산 배선은 분리된다.
이어, V/I 공정을 실시하면, 각 2G, 2D 정전기 분산 배선간 저항이 동일하므로 균일한 V/I 공정을 실현할 수 있다. 향후, V/I 공정을 위해 동일 메탈로 형성된 정전기 분산 배선은 글라스 에지 그라인드(Glass Edge Grind) 방식 또는 레이저 트리밍(Laser Trimming)으로 제거한 후 그로스 테스트 또는 드라이브 IC를 부착한다.
상술한 본 발명의 제1 실시예에서는 홀수번째 또는 짝수번째 소스 배선을 제1 소스 배선으로 정의하고, 나머지를 제2 소스 배선으로 정의하고, 홀수번째 또는 짝수번째 게이트 배선을 제1 게이트 배선으로 정의하고, 나머지를 제2 게이트 배선으로 정의할 때, 홀수번째 소스 배선은 수평 정전기 분산 배선에서 연장시키면서 제1 어레이 검사 배선과 콘택시키고, 짝수번째 소스 배선은 상기 수평 정전기 분산 배선과는 독립하여 제2 어레이 검사 배선과 콘택시키며, 홀수번째 게이트 배선은 수직 정전기 분산 배선에서 연장시키면서 제3 어레이 검사 배선과 콘택시키고, 짝수번째 게이트 배선은 상기 수직 정전기 분산 배선과는 독립하여 제4 어레이 검사 배선과 콘택된 것을 설명하였다.
이처럼, 수평 정전기 분산 배선과 연결되는 홀수번째 소스 배선을 절단선에 의해 정의되는 셀 영역 내의 어레이 검사 배선과 연결시키므로써, 후속하는 공정들에서 발생되는 정전기로 인한 손상을 방지할 수 있다.
또한, 수평 정전기 분산 배선과 연결되지 않은 소스 배선을 상기 제3 어레이 검사 배선과 인접하는 제4 어레이 검사 배선과 연결시키므로써, 2G2D V/I 검사 조건을 자동적으로 충족시킬 수 있다.
물론, 짝수번째 소스 배선 및 게이트 배선을 수평 및 수직 정전기 분산 배선에 각각 연장시키고, 홀수번째 소스 배선 및 게이트 배선을 수평 및 수직 정전기 분사 배선에 독립시킬 수도 있다.
<실시예-2>
도 15는 본 발명의 제2 실시예에 따른 어레이 기판용 모기판을 개략적으로 설명하기 위한 평면도이고, 도 16은 도 15의 모기판 일부를 발췌한 평면도이다.
도 15 및 도 16을 참조하면, 본 발명의 제2 실시예에 따른 어레이 기판용 모기판은 절단선(scribe line)에 의해 정의되는 어레이 기판(100)과, 제1 어레이 검 사부(310), 수직 정전기 분산 배선(320), 제2 어레이 검사부(340), 수평 정전기 분산 배선(Shorting Bar)(350)을 포함한다. 상기한 도 1과 비교할 때 동일한 구성 요소에 대해서는 동일한 도면 번호를 부여하고, 그 상세한 설명은 생략한다.
모기판은 표시영역(DA), 상기 표시 영역(DA)을 둘러싸는 제1 주변 영역(PA1) 및 상기 제1 주변 영역(PA1)을 둘러싸는 제2 주변 영역(PA2)을 갖는다. 상기 어레이 기판(100)은 표시 영역(DA) 및 제1 주변 영역(PA1)에 형성되고, 제1 및 제2 어레이 검사부(310, 340)는 제1 주변 영역(PA1)에 형성되며, 수직 및 수평 정전기 분산 배선(320,350)은 제2 주변 영역(PA2)에 형성된다. 도면상에서는 하나의 어레이 기판이 모기판에 형성된 것을 도시하였으나, 2개 이상의 어레이 기판이 모기판에 형성된 것도 가능하다.
상기 제1 어레이 검사부(310)에는 어레이 기판(100)상에 형성된 복수의 소스 배선들의 전기적인 동작 상태를 검사하는 테스트 신호가 인가된다. 제1 어레이 검사부(310)는 제1 및 제2 어레이 검사 패드(313,315)와, 제1 및 제2 어레이 검사 배선(312,314)을 포함한다.
구체적으로, 2D 방식에 따라서 상기 제1 어레이 검사 패드(313)에는 홀수번째 소스 배선에 인가되는 제1 테스트 신호를 인가받고, 상기 제2 어레이 검사 패드(315)에는 짝수번째 소스 배선에 인가되는 제2 테스트 신호를 인가받는다. 상기 제1 어레이 검사 배선(312)은 홀수번째 소스 배선과 연결되고, 제2 어레이 검사 배선(314)은 짝수번째 소스 배선과 연결된다.
상기 수직 정전기 분산 배선(320)은 어레이 기판(100)상에 수평 방향으로 형 성된 복수의 게이트 배선들에 외부의 정전기가 직접적으로 유입되는 것을 차단한다. 상기 수직 정전기 분산 배선(320)은 상기 제2 어레이 검사부(340)의 최외곽에서 상기 복수의 게이트 배선들을 병렬로 묶는 수평 방향으로 형성된 단일 배선이다(1G 방식).
상기 제2 어레이 검사부(340)에는 어레이 기판(100)상에 형성된 복수의 게이트 배선들의 전기적인 동작 상태를 검사하는 테스트 신호가 인가된다. 상기 제2 어레이 검사부(340)는 제3 및 제4 어레이 검사 패드(343,345)와, 제3 및 제4 어레이 검사 배선(342,344)을 포함한다.
구체적으로, 2D 방식에 따라서 상기 제3 어레이 검사 패드(343)에는 홀수번째 게이트 배선에 인가되는 제3 테스트 신호를 인가받고, 상기 제2 어레이 검사 패드(345)에는 짝수번째 게이트 배선에 인가되는 제4 테스트 신호를 인가받는다. 상기 제3 어레이 검사 배선(342)은 홀수번째 게이트 배선과 연결되고, 상기 제4 어레이 검사 배선(344)은 짝수번째 게이트 배선과 연결된다.
상기 제2 정전기 분산 배선(350)은 상기 어레이 기판(100)상에 수직 방향으로 형성된 복수의 소스 배선들에 외부의 정전기가 직접적으로 유입되는 것을 차단한다. 상기 제2 정전기 분산 배선(350)은 상기 제1 어레이 검사부(310)의 최외곽에서 상기 복수의 소스 배선들중 홀수번째의 소스배선들을 병렬로 묶는 수직 방향으로 형성된 배선이다(2D 방식).
상술한 본 발명의 제2 실시예에서는 복수의 소스 배선중들 홀수번째 또는 짝수번째 소스 배선을 제1 소스 배선으로 정의하고, 나머지를 제2 소스 배선으로 정 의할 때, 제1 소스 배선은 수평 정전기 분산 배선에서 연장되면서 제1 어레이 검사 배선과 콘택되고, 제2 소스 배선은 상기 수평 정전기 분산 배선과는 독립하여 제2 어레이 검사 배선과 연결된 것을 설명하였다.
이처럼, 수평 정전기 분산 배선과 연결되는 홀수번째 소스 배선을 절단선에 의해 정의되는 셀 영역 내의 어레이 검사 배선과 연결시키므로써, 정전기로 인한 손상을 방지할 수 있다.
또한, 수평 정전기 분산 배선과 연결되지 않은 소스 배선을 상기 제3 어레이 검사 배선과 인접하는 제4 어레이 검사 배선과 연결시키므로써, 1G2D 검사 조건을 자동적으로 충족시킬 수 있다.
<실시예-3>
도 17은 본 발명의 제3 실시예에 따른 어레이 기판용 모기판을 개략적으로 설명하기 위한 평면도이고, 도 18은 도 17의 모기판 일부를 발췌한 평면도이다.
도 17 및 도 18을 참조하면, 본 발명의 제3 실시예에 따른 어레이 기판용 모기판은 절단선에 의해 정의되는 어레이 기판(100)과, 제1 어레이 검사부(410), 수직 정전기 분산 배선(420), 제2 어레이 검사부(440), 수평 정전기 분산 배선(Shorting Bar)(450)을 포함한다. 상기한 도 1과 비교할 때 동일한 구성 요소에 대해서는 동일한 도면 번호를 부여하고, 그 상세한 설명은 생략한다.
모기판은 표시영역(DA), 상기 표시 영역(DA)을 둘러싸는 제1 주변 영역(PA1) 및 상기 제1 주변 영역(PA1)을 둘러싸는 제2 주변 영역(PA2)을 갖는다. 상기 어레 이 기판(100)은 표시 영역(DA) 및 제1 주변 영역(PA1)에 형성되고, 제1 및 제2 어레이 검사부(410, 440)는 제1 주변 영역(PA1)에 형성되며, 수직 및 수평 정전기 분산 배선(420,450)은 제2 주변 영역(PA2)에 형성된다. 도면상에서는 하나의 어레이 기판이 모기판에 형성된 것을 도시하였으나, 2개 이상의 어레이 기판이 모기판에 형성된 것도 가능하다.
상기 제1 어레이 검사부(410)에는 상기 어레이 기판(100)상에 형성된 복수의 소스 배선들의 전기적인 동작 상태를 검사하는 테스트 신호가 인가된다. 제1 어레이 검사부(410)는 제1 및 제2 어레이 검사 패드(413,415)와, 제1 및 제2 어레이 검사 배선(412,414)을 포함한다.
구체적으로, 2D 방식에 따라서 상기 제1 어레이 검사 패드(413)에는 홀수번째 소스 배선에 인가되는 제1 테스트 신호를 인가받고, 상기 제2 어레이 검사 패드(415)에는 짝수번째 소스 배선에 인가되는 제2 테스트 신호를 인가받는다. 상기 제1 어레이 검사 배선(412)은 홀수번째 소스 배선과 연결되고, 상기 제2 어레이 검사 배선(414)은 짝수번째 소스 배선과 연결된다.
상기 수직 정전기 분산 배선(420)은 상기 어레이 기판(100)상에 수평 방향으로 형성된 복수의 게이트 배선들에 외부의 정전기가 직접적으로 유입되는 것을 차단한다. 상기 수직 정전기 분산 배선(420)은 상기 제2 어레이 검사부(440)의 최외곽에서 상기 복수의 게이트 배선들중 홀수번째 게이트 배선을 병렬로 묶는 수평 방향으로 형성된 단일 배선이다(2G 방식).
상기 제2 어레이 검사부(440)에는 상기 어레이 기판(100)상에 형성된 복수의 게이트 배선들의 전기적인 동작 상태를 검사하는 테스트 신호가 인가된다. 상기 제2 어레이 검사부(440)는 제2 어레이 검사 패드(443,445)와, 제2 어레이 검사 배선(442,444)을 포함한다.
상기 제2 어레이 검사 패드(443,445)는 2G 방식에 따라서 홀수번째 게이트 배선에 제1 테스트 신호를 인가하는 패드(443)와 짝수번째 게이트 배선에 제2 테스트 신호를 인가하는 패드(445)를 포함한다. 상기 제2 어레이 검사 배선(442,444) 역시, 홀수번째 게이트 배선과 연결되는 배선(442)과 짝수번째 게이트 배선과 연결되는 배선(444)을 포함한다.
상기 수평 정전기 분산 배선(Shorting Bar)(450)은 상기 어레이 기판(100)상에 수직 방향으로 형성된 복수의 소스 배선들에 외부의 정전기가 직접적으로 유입되는 것을 차단한다. 상기 수평 정전기 분산 배선(450)은 상기 제1 어레이 검사부(410)의 최외곽에서 상기 복수의 소스 배선들을 병렬로 묶는 수직 방향으로 형성된 배선이다(1D 방식).
상술한 본 발명의 제3 실시예에서는 복수의 소스 배선들중 홀수번째 또는 짝수번째 게이트 배선을 제1 소스 배선으로 정의하고, 나머지를 제2 게이트 배선으로 정의할 때, 제1 게이트 배선은 수직 정전기 분산 배선에서 연장되면서 제3 어레이 검사 배선과 콘택되고, 제2 게이트 배선은 상기 수직 정전기 분산 배선과는 독립하여 제4 어레이 검사 배선과 연결된 것을 설명하였다.
이처럼, 수직 정전기 분산 배선과 연결되는 홀수번째 게이트 배선을 절단선에 의해 정의되는 셀 영역 내의 어레이 검사 배선과 연결시키므로써, 정전기로 인 한 손상을 방지할 수 있다.
또한, 상기 수직 정전기 분산 배선과 연결되지 않은 짝수번째 게이트 배선을 상기 제3 어레이 검사 배선과 인접하는 제4 어레이 검사 배선과 연결시키므로써, 2G1D 검사 조건을 자동적으로 충족시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 수평 정전기 분산 배선과 연결되는 홀수번째 소스 배선을 제1 어레이 검사 배선과 연결시키고, 수직 정전기 분산 배선과 연결되는 홀수번째 게이트 배선을 제3 어레이 검사 배선과 연결시키므로써, 정전기로 인한 손상을 방지할 수 있다.
또한, 상기 수평 정전기 분산 배선과 연결되지 않은 소스 배선을 제2 어레이 검사 배선과 연결시키고, 상기 수직 정전기 분산 배선과 연결되지 않은 게이트 배선을 제4 어레이 검사 배선과 연결시키므로써, 2G2D 검사 조건을 자동적으로 충족시킬 수 있다. 이에 따라, 1G1D 배선 분리를 위한 추가 공정인 메탈 에칭(Metal Etching) 공정이나 레이저 트리밍(Laser Trimming)이 불필요하다.
또한, V/I 공정시, 짝수/홀수 배선간 면저항의 차가 발생하지 않아 표시 밝기차를 줄일 수 있어, 검사 공정의 검출 능력을 유지할 수 있다.
또한, 화소 전극을 형성할 때 형성하는 브리지 패턴 형성전에도 각각의 게이트 배선과 소스 배선은 연결되어 있으므로 정전기에 의한 악영향을 최소화시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (22)
- (a) 수평방향의 제1 테스트 배선 및 제2 테스트 배선과, 수평방향의 게이트 배선을 형성하는 단계;(b) 수평방향의 정전기 분산 배선을 형성하고,제1 스위칭 소자를 정의하기 위해 상기 정전기 분산 배선에서 연장되면서 수직방향의 제1 소스 배선과, 상기 제1 소스 배선에서 이격된 제1 드레인 전극을 형성하고,제2 스위칭 소자를 정의하기 위해 상기 정전기 분산 배선과는 독립하면서 수직방향의 제2 소스 배선과, 상기 제2 소스 배선에서 이격된 제2 드레인 전극을 형성하는 단계; 및(c) 상기 제1 테스트 배선과 제1 소스 배선을 연결하는 제1 브리지 패턴과, 상기 제2 테스트 배선과 제2 소스 배선을 연결하는 제2 브리지 패턴과, 상기 제1 스위칭 소자에 연결된 제1 화소 전극층과, 상기 제2 스위칭 소자에 연결된 제2 화소 전극층을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
- 제1항에 있어서, 상기 제1 및 제2 테스트 배선은 상기 제1 및 제2 스위칭 소자가 형성되는 표시 영역을 둘러싸는 제1 주변 영역에 형성되고, 상기 정전기 분산 배선은 상기 제1 주변 영역을 둘러싸는 제2 주변 영역에 형성되며,(d) 상기 제2 주변 영역을 정의하는 라인을 커팅하는 단계를 더 포함하는 어 레이 기판의 제조 방법.
- 제1항에 있어서, 상기 제1 및 제2 테스트 배선은 상기 제1 및 제2 스위칭 소자가 형성되는 표시 영역을 둘러싸는 제1 주변 영역에 형성되고, 상기 정전기 분산 배선은 상기 제1 주변 영역을 둘러싸는 제2 주변 영역에 형성되며,상기 제1 소스 배선은 상기 제1 및 제2 주변 영역과 표시 영역에 형성되고,상기 제2 소스 배선은 상기 제1 주변 영역과 표시 영역에 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법.
- 제1항에 있어서, 상기 단계(c)는,(c-1) 상기 단계(b)의 결과물 위에 패시베이션층을 형성하는 단계; 및(c-2) 상기 패시베이션층의 일부를 제거하여 상기 제1 테스트 배선과 제1 소스 배선을 노출시키는 홀들과, 상기 제2 테스트 배선과 제2 소스 배선을 노출시키는 홀들과, 상기 제1 및 제2 스위칭 소자의 드레인 전극을 노출시키는 홀들을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
- (a) 수평방향의 제1 테스트 배선 및 제2 테스트 배선과, 수직방향의 제2 정전기 분산 배선과, 상기 제2 정전기 분산 배선에서 연장되면서 수평방향의 제1 게이트 배선과, 상기 제2 정전기 분산 배선과는 독립하면서 수평방향의 제2 게이트 배선을 형성하는 단계;(b) 수직방향의 제3 테스트 배선 및 제4 테스트 배선과, 수평방향의 제1 정전기 분산 배선을 형성하고,제1 스위칭 소자를 정의하기 위해 상기 제1 정전기 분산 배선에서 연장되면서 수직방향의 제1 소스 배선과, 상기 제1 소스 배선에서 이격된 제1 드레인 전극을 형성하고,제2 스위칭 소자를 정의하기 위해 상기 제1 정전기 분산 배선과는 독립하면서 수직방향의 제2 소스 배선과, 상기 제2 소스 배선에서 이격된 제2 드레인 전극을 형성하는 단계; 및(c) 상기 제1 테스트 배선과 제1 소스 배선을 연결하는 제1 브리지 패턴과, 상기 제2 테스트 배선과 제2 소스 배선을 연결하는 제2 브리지 패턴과, 제1 게이트 배선과 제3 테스트 배선을 연결하는 제3 브리지 패턴과, 제2 게이트 배선과 제4 테스트 배선을 연결하는 제4 브리지 패턴과, 상기 제1 스위칭 소자에 연결된 제1 화소 전극층과, 상기 제2 스위칭 소자에 연결된 제2 화소 전극층을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
- 제5항에 있어서, 상기 제1 및 제2 테스트 배선은 상기 제1 및 제2 스위칭 소자가 형성되는 표시 영역을 둘러싸는 제1 주변 영역에 형성되고, 상기 정전기 분산 배선은 상기 제1 주변 영역을 둘러싸는 제2 주변 영역에 형성되며,(d) 상기 제2 주변 영역을 정의하는 라인을 커팅하는 단계를 더 포함하는 어레이 기판의 제조 방법.
- 제5항에 있어서, 상기 제1 및 제2 테스트 배선은 상기 제1 및 제2 스위칭 소자가 형성되는 표시 영역을 둘러싸는 제1 주변 영역에 형성되고, 상기 제1 정전기 분산 배선은 상기 제1 주변 영역을 둘러싸는 제2 주변 영역에 형성되며,상기 제1 소스 배선은 상기 제1 및 제2 주변 영역과 표시 영역에 형성되고, 상기 제2 소스 배선은 상기 제1 주변 영역과 표시 영역에 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법.
- 제5항에 있어서, 상기 제3 및 제4 테스트 배선은 상기 제1 및 제2 스위칭 소자가 형성되는 표시 영역을 둘러싸는 제1 주변 영역에 형성되고, 상기 제2 정전기 분산 배선은 상기 제1 주변 영역을 둘러싸는 제2 주변 영역에 형성되며,상기 제1 게이트 배선은 상기 제1 및 제2 주변 영역과 표시 영역에 형성되고, 상기 제2 게이트 배선은 상기 제1 주변 영역과 표시 영역에 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법.
- 제5항에 있어서, 상기 단계(c)는,(c-1) 상기 단계(b)의 결과물 위에 패시베이션층을 형성하는 단계; 및(c-2) 상기 패시베이션층의 일부를 제거하여 상기 제1 테스트 배선과 제1 소스 배선을 노출시키는 홀들과, 상기 제2 테스트 배선과 제2 소스 배선을 노출시키는 홀들과, 제1 게이트 배선과 제3 테스트 배선을 노출시키는 홀들과, 제2 게이트 배선과 제4 테스트 배선을 노출시키는 홀들과, 상기 제1 및 제2 스위칭 소자의 드레인 전극을 노출시키는 홀들을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040066922A KR101051008B1 (ko) | 2004-08-24 | 2004-08-24 | 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판 |
| US11/210,355 US7625782B2 (en) | 2004-08-24 | 2005-08-23 | Array substrate and method of manufacturing the same |
| JP2005243352A JP5099803B2 (ja) | 2004-08-24 | 2005-08-24 | アレイ基板 |
| TW094128937A TWI388912B (zh) | 2004-08-24 | 2005-08-24 | 製造陣列基板之方法 |
| CNB2005100929305A CN100492142C (zh) | 2004-08-24 | 2005-08-24 | 阵列基板及其制造方法 |
| US12/582,672 US8072034B2 (en) | 2004-08-24 | 2009-10-20 | Array substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040066922A KR101051008B1 (ko) | 2004-08-24 | 2004-08-24 | 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060018524A KR20060018524A (ko) | 2006-03-02 |
| KR101051008B1 true KR101051008B1 (ko) | 2011-07-21 |
Family
ID=36093310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040066922A KR101051008B1 (ko) | 2004-08-24 | 2004-08-24 | 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7625782B2 (ko) |
| JP (1) | JP5099803B2 (ko) |
| KR (1) | KR101051008B1 (ko) |
| CN (1) | CN100492142C (ko) |
| TW (1) | TWI388912B (ko) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080244475A1 (en) * | 2007-03-30 | 2008-10-02 | Tseng Chin Lo | Network based integrated circuit testline generator |
| US7782073B2 (en) * | 2007-03-30 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | High accuracy and universal on-chip switch matrix testline |
| KR101433109B1 (ko) | 2007-10-16 | 2014-08-26 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| TW200937069A (en) * | 2008-02-25 | 2009-09-01 | Chunghwa Picture Tubes Ltd | Active device array substrate and liquid crystal display panel |
| JP5217558B2 (ja) * | 2008-03-27 | 2013-06-19 | 三菱電機株式会社 | 薄膜トランジスタ基板 |
| KR20090126052A (ko) * | 2008-06-03 | 2009-12-08 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 |
| TWI370310B (en) * | 2008-07-16 | 2012-08-11 | Au Optronics Corp | Array substrate and display panel thereof |
| US7825678B2 (en) | 2008-08-22 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test pad design for reducing the effect of contact resistances |
| KR101490485B1 (ko) * | 2008-10-30 | 2015-02-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| TWI393969B (zh) * | 2009-05-27 | 2013-04-21 | Au Optronics Corp | 一種具有迴轉訊號傳輸線路之顯示基板及其製造方法 |
| CN101969059B (zh) * | 2010-08-17 | 2012-01-18 | 友达光电股份有限公司 | 显示面板的阵列基板与显示面板的测试方法及显示方法 |
| TWI457575B (zh) | 2012-04-06 | 2014-10-21 | Ind Tech Res Inst | 具有自我測試的像素陣列模組及其自我測試方法 |
| CN104123023A (zh) * | 2013-04-24 | 2014-10-29 | 宸鸿科技(厦门)有限公司 | 触控面板及其制作方法 |
| JP6168927B2 (ja) * | 2013-09-05 | 2017-07-26 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN103474418B (zh) * | 2013-09-12 | 2016-05-04 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR102246382B1 (ko) * | 2014-12-29 | 2021-04-30 | 엘지디스플레이 주식회사 | 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치 |
| TW201636690A (zh) * | 2015-04-01 | 2016-10-16 | 中華映管股份有限公司 | 主動元件陣列基板 |
| KR102343411B1 (ko) * | 2015-05-15 | 2021-12-24 | 삼성디스플레이 주식회사 | 표시 장치 |
| US10121843B2 (en) * | 2015-09-30 | 2018-11-06 | Apple Inc. | Corrosion resistant test lines |
| CN105319787B (zh) * | 2015-12-01 | 2018-09-14 | 武汉华星光电技术有限公司 | 液晶显示模组 |
| KR102544942B1 (ko) * | 2016-12-27 | 2023-06-16 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| CN107728364B (zh) * | 2017-10-27 | 2020-06-12 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制造方法、显示装置 |
| TWI650844B (zh) * | 2017-12-11 | 2019-02-11 | 華邦電子股份有限公司 | 具有測試鍵結構的半導體晶圓 |
| CN108122804B (zh) * | 2017-12-15 | 2019-12-03 | 武汉华星光电半导体显示技术有限公司 | Tft阵列基板全接触式测试线路 |
| CN108169972A (zh) * | 2018-01-12 | 2018-06-15 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示装置 |
| CN109801909A (zh) * | 2018-06-12 | 2019-05-24 | 京东方科技集团股份有限公司 | 阵列基板母板及其制造方法、阵列基板、显示装置 |
| KR102569929B1 (ko) * | 2018-07-02 | 2023-08-24 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN109491166B (zh) * | 2018-12-28 | 2021-07-06 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板 |
| CN110007494A (zh) * | 2019-05-16 | 2019-07-12 | 信利（惠州）智能显示有限公司 | 双边走线显示面板的测试***及方法 |
| KR20210012386A (ko) * | 2019-07-25 | 2021-02-03 | 엘지디스플레이 주식회사 | 스트레쳐블 표시 장치 |
| CN111427206B (zh) * | 2020-03-24 | 2022-07-26 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN112018086B (zh) * | 2020-07-27 | 2022-03-22 | 惠科股份有限公司 | 短接棒及其制作方法、阵列基板和显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990047650A (ko) * | 1997-12-05 | 1999-07-05 | 윤종용 | 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 그 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998031050A1 (en) * | 1997-01-13 | 1998-07-16 | Image Quest Technologies, Inc. | Improved active matrix esd protection and testing scheme |
| KR100239749B1 (ko) * | 1997-04-11 | 2000-01-15 | 윤종용 | 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법 |
| US6734925B1 (en) * | 1998-12-07 | 2004-05-11 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| JPH112839A (ja) * | 1997-06-10 | 1999-01-06 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| GB2342213B (en) * | 1998-09-30 | 2003-01-22 | Lg Philips Lcd Co Ltd | Thin film transistor substrate with testing circuit |
| JP2001265248A (ja) * | 2000-03-14 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | アクティブ・マトリックス表示装置、及び、その検査方法 |
| JP4772196B2 (ja) | 2001-03-19 | 2011-09-14 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置及び画面表示応用装置 |
| JP2003029296A (ja) * | 2001-07-13 | 2003-01-29 | Toshiba Corp | アレイ基板及びその検査方法並びに液晶表示装置 |
| KR100455437B1 (ko) * | 2001-12-29 | 2004-11-06 | 엘지.필립스 엘시디 주식회사 | 유리기판의 효율이 향상된 액정표시소자 |
| KR100443539B1 (ko) * | 2002-04-16 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
-
2004
- 2004-08-24 KR KR1020040066922A patent/KR101051008B1/ko not_active IP Right Cessation
-
2005
- 2005-08-23 US US11/210,355 patent/US7625782B2/en not_active Expired - Fee Related
- 2005-08-24 JP JP2005243352A patent/JP5099803B2/ja not_active Expired - Fee Related
- 2005-08-24 TW TW094128937A patent/TWI388912B/zh not_active IP Right Cessation
- 2005-08-24 CN CNB2005100929305A patent/CN100492142C/zh not_active Expired - Fee Related
-
2009
- 2009-10-20 US US12/582,672 patent/US8072034B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990047650A (ko) * | 1997-12-05 | 1999-07-05 | 윤종용 | 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006086520A (ja) | 2006-03-30 |
| TW200617553A (en) | 2006-06-01 |
| CN100492142C (zh) | 2009-05-27 |
| US8072034B2 (en) | 2011-12-06 |
| US20060067143A1 (en) | 2006-03-30 |
| CN1740881A (zh) | 2006-03-01 |
| KR20060018524A (ko) | 2006-03-02 |
| US7625782B2 (en) | 2009-12-01 |
| US20100038640A1 (en) | 2010-02-18 |
| JP5099803B2 (ja) | 2012-12-19 |
| TWI388912B (zh) | 2013-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101051008B1 (ko) | 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판 | |
| KR101051012B1 (ko) | 표시 패널용 모기판 및 그의 제조 방법 | |
| KR101137863B1 (ko) | 박막트랜지스터 어레이 기판 | |
| KR101614900B1 (ko) | 표시 패널 | |
| KR20090126052A (ko) | 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 | |
| US9869915B2 (en) | Array substrate and liquid crystal display panel including the same | |
| KR20150120583A (ko) | 표시장치용 어레이 기판 및 그 제조방법 | |
| KR101157973B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US7995156B2 (en) | Method of manufacturing a display substrate using a laser to remove test lines from the substrate without cutting the substrate | |
| US20150028340A1 (en) | Thin film transistor array substrate and manufacturing method thereof, and liquid crystal display device and manufacturing method thereof | |
| US10754209B2 (en) | Display device and inspection method of display device | |
| CN113410149A (zh) | 显示装置 | |
| US8351015B2 (en) | Liquid crystal display panel and method for testing the same | |
| KR20000060803A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US10074323B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR20160090971A (ko) | 표시장치용 표시패널 및 표시패널 검사 방법 | |
| US10175518B2 (en) | Method for manufacturing display device including a wiring layer of a molybdenum-based material | |
| CN101515074B (zh) | 测试液晶面板光学特性的阵列基板电路及其实现方法 | |
| KR20060018730A (ko) | 어레이 기판의 제조 방법 및 그의 어레이 기판 | |
| KR100778847B1 (ko) | 박막 어레이 기판 및 그 제조방법 | |
| KR20060024530A (ko) | 표시장치용 기판 및 그의 제조방법 | |
| KR101594672B1 (ko) | 표시장치 | |
| KR20060033640A (ko) | 표시 장치 및 표시 기판의 리페어 방법 | |
| KR101232145B1 (ko) | 액정표시장치의 검사용 기판 | |
| KR20060000608A (ko) | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |