TWI388912B - 製造陣列基板之方法 - Google Patents
製造陣列基板之方法 Download PDFInfo
- Publication number
- TWI388912B TWI388912B TW094128937A TW94128937A TWI388912B TW I388912 B TWI388912 B TW I388912B TW 094128937 A TW094128937 A TW 094128937A TW 94128937 A TW94128937 A TW 94128937A TW I388912 B TWI388912 B TW I388912B
- Authority
- TW
- Taiwan
- Prior art keywords
- line
- test
- source line
- source
- shorting bar
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000012360 testing method Methods 0.000 claims description 275
- 230000002093 peripheral effect Effects 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 44
- 230000008878 coupling Effects 0.000 claims description 16
- 238000010168 coupling process Methods 0.000 claims description 16
- 238000005859 coupling reaction Methods 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 19
- 230000003068 static effect Effects 0.000 description 13
- 230000005611 electricity Effects 0.000 description 11
- 238000011179 visual inspection Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 1
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 1
- 101100328521 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cnt6 gene Proteins 0.000 description 1
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 1
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 1
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
本發明係關於一種陣列基板及製造該陣列基板之方法。更特定言之，本發明係關於一種能夠減少由製造過程期間所產生之靜電引入的缺陷的陣列基板以及製造該陣列基板的方法。
一液晶顯示器面板通常包括一陣列基板、一面對該陣列基板的上部基板及一安置於該陣列基板與該上部基板之間的液晶層，其中該陣列基板包括一像素區域及一訊號施加區域。該像素區域包括一在一第一方向中延伸之源極線、一在一大體上垂直於該第一方向之第二方向中延伸之閘極線以及一經由一開關器件電連接至該源極線之像素電極。該訊號施加區域包括一第一驅動晶片焊墊，在其上安裝一將資料訊號施加至該源極線之資料驅動晶片；及一第二驅動晶片焊墊，在其上安裝一將閘極訊號施加至該閘極線之閘極驅動晶片。
當該陣列基板完全形成時，執行一用於檢查形成於該陣列基板上之導線的電氣狀況的佈線測試，且接著將該陣列基板與該上部基板組合以使得一液晶層安置於該陣列基板與該上部基板之間。接著，執行一用於檢查一顯示面板之電氣及光學狀況的目視檢查(稱作V/I)過程。
用於該佈線測試過程及該V/I過程之測試線及測試墊分別沿一包括複數個陣列基板之母板的切割道加以安置。詳言之，佈線測試墊安置於該等切割道之外部區域上(或該陣列基板之外部區域)，而V/I焊墊安置於該等切割道之內部區域上(或該陣列基板之邊緣部分)。佈線測試線及V/I線安置於該等切割道之內部區域上。佈線測試線及V/I線係共用的。
在完成佈線測試過程且該陣列基板被沿該母板之切割道切割後，V/I藉由安置於切割道內部區域上之該等V/I線及V/I焊墊執行。在佈線測試及V/I過程中，該等閘極線及該等源極線由某些單元(例如，2G2D或2G3D)加以分組且藉由施加測試訊號而加以測試。
根據一廣泛使用之佈線測試，偶數閘極線及奇數閘極線被分別被分組，且該偶數閘極線組及該奇數閘極線組連接至互相不同的靜態電流放電線路，且測試訊號被施加至偶數閘極線組及奇數閘極線組之每一者。此外，偶數源極線及奇數源極線被分別被分組，且該偶數源極線組及該奇數源極線組連接至互相分離之靜態電流放電線路，且測試訊號被施加至偶數源極線組及奇數源極線組之每一者。
該等奇數閘極線及偶數閘極線互相交替，以使得奇數閘極線之每一者鄰接偶數閘極線之每一者，從而可在該等奇數閘極線與該等偶數閘極線之間偵測到一電氣短路缺陷。因此，該等偶數閘極線被分組且該等奇數閘極線被分組。上述之相同過程亦可應用於V/I過程。
本發明之一實施例提供一陣列基板，其能夠減少由製造過程期間所產生之靜電引入的缺陷。本發明之一實施例亦提供一製造該陣列基板之方法。
在根據本發明之一實施例的例示性陣列基板中，該陣列基板包括一第一測試線、一第二測試線、一第一源極線組、一第二源極線組、複數個閘極線及一開關器件。該第一測試線沿一第一方向延伸，而該第二測試線大體上平行於該第一測試線。該第一源極線組沿一大體上垂直於該第一方向之第二方向延伸，且電連接至該第一測試線。該第二源極線組沿該第二方向延伸且電連接至該第二測試線。該等閘極線之每一者沿該第一方向延伸。該開關器件形成於一曲第一源極線、第二源極線及該等閘極線圍繞之區域。
舉例而言，該陣列基板進一步包含一電耦接至該開關器件之像素電極層，且該第一測試線及該第一源極線組藉由一具有與該像素電極層相同之材料的橋接器圖案而互相電連接。該陣列基板進一步包含一電耦接至該開關器件的像素電極層，且該第二測試線及該第二源極線組藉由一具有與該像素電極層相同之材料的橋接器圖案而互相電連接。該第一源極線組對應於奇數源極線，而該第二源極線組對應於偶數源極線，或反之亦然。該陣列基板進一步包含一電耦接至該開關器件的像素電極，及一將第一源極線與第一測試線電耦接的第一橋接器圖案。該像素電極及該第一橋接器圖案係形成自相同層。
在根據本發明之另一實施例的例示性陣列基板中，該陣列基板包括一第一測試線、一第二測試線、一第一閘極線組、一第二閘極線組、一源極線及一開關器件。該第一測試線沿一第一方向延伸，而該第二測試線大體上平行於該第一測試線。該第一閘極線組沿一大體上垂直於該第一方向之第二方向延伸，且電連接至該第一測試線。該第二閘極線組沿該第二方向延伸且電連接至該第二測試線。該源極線沿該第一方向延伸。該開關器件形成於一由該等第一及第二閘極線以及源極線環繞的區域上。舉例而言，該第一閘極線組對應於奇數閘極線，而該第二閘極線組對應於偶數閘極線，或反之亦然。
在根據本發明之又一實施例的例示性陣列基板中，該陣列基板包括一第一測試線、一第二測試線、一第一閘極線組、一第二閘極線組、一第三測試線、一第四測試線、一第一源極線選組、一第二源極線組及一開關器件。該第一測試線沿一第一方向延伸。該第二測試線大體上平行於該第一測試線。該第一閘極線組沿一大體上垂直於該第一方向之第二方向延伸，且電連接至該第一測試線。該第二閘極線組沿該第二方向延伸且電連接至該第二測試線。該第三測試線沿該第二方向延伸。該第四測試線大體上平行於該第三測試線。該第一源極線組沿該第一方向延伸，且電連接至該第三測試線。該第二源極線組沿該第一方向延伸，且電連接至該第四測試線。該開關器件形成於一由第一源極線，第二源極線、第一閘極線及第二閘極線環繞的區域上。
根據製造一陣列基板之一例示性方法，形成沿第一方向延伸之第一測試線、第二測試線及閘極線。接著形成：一沿第一方向延伸之短路棒(shorting bar)、一沿大體上垂直於該第一方向之第二方向自該短路棒延伸的第一源極線、一與該第一源極線分離(或間隔)一預定距離之第一汲極電極、一沿第二方向延伸以使得第二源極線與該短路棒分離的第二源極線及一與第二源極線分離之第二汲極電極。第一源極線及第一汲極電極界定一第一開關器件，而第二源極線及第二汲極電極界定一第二開關器件。接著形成：一將第一測試線電耦接至源極線之第一橋接器圖案、一將第二測試線電耦接至第二源極線之第二橋接器圖案、一電連接至該第一開關器件之第一像素電極層及一電連接至第二開關器件之第二像素電極層。
根據製造一陣列基板之一例示性方法，形成：沿第一方向延伸之第一測試線及第二測試線、一沿大體上垂直於該第一方向之第二方向延伸的第二短路棒、一沿第一方向自該第二短路棒延伸之第一閘極線、及一沿第一方向延伸且與第二短路棒分離之第二閘極線組。接著形成：沿第二方向延伸之第三測試線及第四測試線、一沿第一方向延伸之第一短路棒、一沿第二方向自第一短路棒延伸之第一源極線組、與第一源極線分離一預定之距離的第一汲極電極、與第一短路棒分離且沿第二方向延伸之第二源極線組、及與第二源極線分離之第二汲極電極，其中第一源極線組及第一汲極電極界定第一開關器件器件且第二源極線組及第二汲極電極界定第二開關元件。接著形成：將第一測試線耦接至源極線之第一橋接器圖案、將第二測試線電耦接至第二源極線之第二橋接器圖案、將第三測試線耦接至第一閘極線之第三橋接器圖案、將第四測試線電耦接至第二閘極線之第四橋接器圖案、電連接至第一開關器件之第一像素電極層及電連接至第二開關器件之第二像素電極層。
因此，該等第一源極線表示奇數源極線或偶數源極線，而該等第二源極線表示不同於該等第一源極線之剩餘源極線。該等第一源極線自水平短路棒延伸且接觸第三佈線測試線。該等第二源極線與該水平短路棒分離且接觸第四佈線測試線。
因此，可藉由將連接至水平短路棒之奇數源極線與位於由用於切割該陣列基板之切割道所界定的區域中的佈線測試線電耦接，從而防止後續過程期間可能的靜電損壞。此外，經由將自水平短路棒斷開之源極線耦接至領接第三佈線測試線之第四佈線測試線，2G1D測試之條件得以自動滿足。
根據本發明之一實施例，耦接至水平短路棒之源極線與第一佈線測試線連接，且耦接至縱向短路棒之閘極線與第三佈線測試線連接，從而使得各種實施例可防止靜電損壞母板。
此外，未耦接至水平短路棒之源極線與第二佈線測試線連接，且未耦接至縱向短路棒之閘極線與第四佈線測試線連接，從而使得各種實施例可輕易達成2G2D測試條件，且用於移除1G1D線之諸如金屬蝕刻過程及雷射修整過程的額外過程可變得不必要。
在V/I過程中，由於該等奇數線及該等偶數線之間經調整的表面電阻，所以根據本發明之一實施例的該等實施例可提高測試過程之偵測能力，從而藉此減少顯示產品中的亮度差異。閘極線及源極線即使在形成橋接器圖案(其在形成像素電極期間形成)之前即已分別自己連接，因而根據本發明之一實施例的該等實施例可最小化由靜電引起之不良效應。
應瞭解下面描述之本發明的例示性實施例在不偏離本文所揭示之發明原則的情況下，可以許多不同方式加以修改，且因此本發明之範疇不限於以下之此等特定實施例。相反地，此等實施例係提供以使得此揭示內容徹底並且完整的，且經由實例而非經由限制而將本發明之概念完全地傳達至熟悉此項技術者。
在下文中，將參照隨附圖式而詳細描述本發明之實施例。吾人應注意在不偏離如由以下將描述之實施例界定之本發明之範疇的情況下，可在此處作出各種改變、取代及變化。該等實施例僅為用於向一熟悉此項技術者展示本發明之精神的實例。在圖式中，為清楚起見，層之厚度可能被誇大。術語"安置於...上"可包括"安置於...上方"以使得某物可安置於其間。術語"直接安置於...上"意謂沒有物體安置於其間。
圖1為根據本發明之一實施例示意性說明一母板之一部分的平面圖，其對應於一陣列基板。圖2為說明圖1中之母板之一部分的布局圖。
參看圖1，根據本發明之一實施例之母板200包括一陣列基板100。在圖1中，母板200被說明為僅包括一個陣列基板，但母板200可包括兩個或兩個以上的陣列基板。該等陣列基板100之每一者藉由一切割道環繞。當所有陣列基板均被完成時，每一陣列基板自母板200切割出來。母板200進一步包含一第一佈線測試電路210、一縱向短路棒220、一第二佈線測試電路240及一水平短路棒250。
參看圖2，母板200包括一顯示區域DA、一環繞顯示區域DA之第一周邊區域PA1及一環繞第一周邊區域PA1之第二周邊區域PA2。陣列基板100形成於顯示區域DA及第一周邊區域PA1上。第一佈線測試電路210及第二佈線測試電路240形成於第一周邊區域PA1上。縱向短路棒220及水平短路棒250形成於第二周邊區域PA2上。陣列基板100包括形成於顯示區域DA上之一像素區110、形成於第一周邊區域PA1上之一第一目視檢查(V/I)區120及一第二V/I區130。
再次參看圖1，像素區110包括複數個源極線、複數個閘極線、薄膜電晶體(TFT)開關器件、一第一電極(或像素電極)及一儲存電容器CST。每一源極線在一第一方向延伸，且每一閘極線在一大體上垂直於該第一方向之第二方向延伸。每一TFT開關器件包括一電連接至一閘極線的閘極電極、一電連接至一源極線之源極電極及一電連接至該像素電極之汲極電極。
第一V/I測試區120包括一第一V/I焊墊121、一第一V/I線123及複數個第一驅動晶片焊墊125。第一驅動晶片(未圖示)安裝於該等第一驅動晶片焊墊125上。該等第一驅動晶片焊墊125可根據源極線而加以分組。舉例而言，該等第一驅動晶片焊墊125之第一組可對應於第(3n－2)根源極線，該等第一驅動晶片焊墊125之第二組可對應於第(3n－1)根源極線且該等第一驅動晶片焊墊125之第三組可對應於第3n根源極線，其中'n'為一自然數。在一相同組中之第一驅動晶片焊墊125經由第一V/I線123互相電連接，因而第一V/I線之數目為3。可針對每一第一驅動晶片焊墊125而單獨形成第一V/I焊墊121及第一V/I線123。第一V/I焊墊121可具有3個焊墊，其根據一3D模式分別對應於該等第一驅動晶片125的第一、第二及第三組。換言之，第一V/I焊墊121之三個焊墊對應於第一V/I線123之每一者。
第二V/I區130包括一第二V/I焊墊131、一第二V/I線133及複數個驅動晶片焊墊135。第二驅動晶片(未圖示)安裝於該等第二驅動晶片焊墊135上。該等第二驅動晶片焊墊135可根據閘極線分組。舉例而言，該等第二驅動晶片焊墊135之第一組可對應於第(2n－1)根閘極線，該等第二驅動晶片焊墊135之第二組可對應於第2n根閘極線，其中'n'為一自然數。在一相同組中之第二驅動晶片焊墊135經由第二V/I線133互相電連接，因而第二V/I線之數目為2。可針對每一第二驅動晶片焊墊135而單獨形成第二V/I焊墊131及第二V/I線133。第二V/I焊墊131可具有2個焊墊，其根據一2G模式分別對應於該等第二驅動晶片焊墊135的第一及第二組。換言之，第二V/I焊墊131之兩個焊墊對應於第二V/I線133之每一者。
現參看圖1及圖2兩者，第一佈線測試電路210被提供有一測試訊號以用於測試形成於陣列基板100上之該等源極線的電氣運作狀態(或連續性)。第一佈線測試電路210包括一第一佈線測試焊墊213、一第二佈線測試焊墊215、一第一佈線測試線212及一第二佈線測試線214。該佈線測試對應於一電壓測試。換言之，該佈線測試可經由一電壓補償或一電壓差異參考設定測試而執行。特定言之，根據2D模式，將一第一測試訊號經由第一佈線測試墊213施加至奇數源極線，且將一第二測試訊號經由第二佈線測試墊215施加至偶數源極線。根據2G模式，第一佈線測試線212電連接至每個奇數源極線且第二佈線測試線214電連接至每個偶數源極線。沿第一方向形成之縱向短路棒220防止外部靜電直接流入沿第二方向形成之該等閘極線中。縱向短路棒220電連接奇數閘極線。第二佈線測試電路240被提供有一測試訊號以用於測試形成於陣列基板100上之該等閘極線的電氣運作狀態。第二佈線測試電路240包括一第三佈線測試墊243、一第四佈線測試墊245、一第三佈線測試線242及一第四佈線測試線244。
特定言之，根據2G模式，將一第三測試訊號經由第三佈線測試墊243施加至奇數閘極線且將一第四測試訊號經由第四佈線測試墊245施加至偶數閘極線。第三佈線測試線242電連接至奇數閘極線且第四佈線測試線244電連接至偶數閘極線。根據2G模式，第三佈線測試墊243係一用於將第一測試訊號施加至奇數閘極線之焊墊，且第四佈線測試墊245係一用於將第二測試訊號施加至偶數閘極線之焊墊。第二佈線測試線242電連接至奇數閘極線，且第四佈線測試線244電連接至偶數閘極線。沿第二方向形成之水平短路棒250防止外部靜電直接流入沿第一方向形成之該等源極線中。根據2D模式，水平短路棒250電連接奇數源極線。如上所說明，經由將電連接至水平短路棒250的奇數源極線251電耦接至位於由切割道環繞之像素區域中的第一佈線測試線212，並且將電連接至縱向短路棒220的奇數閘極線221電耦接至由切割道環繞之像素區域中的第三佈線測試線242，靜電損壞得以被防止。此外，經由將未與水平短路棒250電連接之源極線255耦接至鄰接第一佈線測試線212之第二佈線測試線214，並且將未與縱向短路棒220電連接之閘極線225耦接至鄰接第四佈線測試線244之第三佈線測試線242，2G2D測試之條件得以自動滿足。
圖3為沿圖2中之線I－I'獲得之橫截面圖。參看圖2及3，第一佈線測試線212在母板之第一周邊區域PA1內水平拉伸，而第二佈線測試線214在第一周邊區域PA1內與第一佈線測試線212平行拉伸。縱向短路棒220在母板之第二周邊區域PA2內縱向延伸。第三佈線測試線242在母板之第一周邊區域PA1內縱向延伸，且第四佈線測試線244在第一周邊區域PA1內與第三佈線測試線242平行延伸。水平短路棒250在母板之第二周邊區域PA2內水平延伸。
第一閘極線221沿水平方向自縱向短路棒220延伸，且電連接至第三佈線測試線242。第二閘極線水平延伸且電連接至第四佈線測試線244。縱向短路棒220可比第一閘極線221及第二閘極線225寬。舉例而言，縱向短路棒220具有一大體上等於或大於第一閘極線221或第二閘極線225之寬度之5倍的寬度。
第一源極線251沿縱向自水平短路棒250延伸，且電連接至第一佈線測試線212。第二源極線255縱向延伸且電連接至第二佈線測試線214。水平短路棒250可比第一源極線251及第二源極線255寬。舉例而言，水平短路棒250之寬度大體上等於或大於第一源極線251或第二源極線255之寬度的5倍。一TFT開關器件及一電連接至該TFT開關器件之汲極電極的像素電極形成於顯示區域DA中，其藉由兩個鄰接之閘極線及兩個鄰接之源極線界定。第一佈線測試線212及第二佈線測試線214形成於環繞顯示區域DA之第一周邊區域PA1上，且水平短路棒250形成於環繞第一周邊區域PA1之第二周邊區域PA2上。
在下文中，將參照圖4至圖14解釋根據本發明之一實施例之母板的製造過程。圖4為用於展示圖2中之母板之第一製造過程的平面圖。圖5為沿圖4中之線II－II'獲得之橫截面圖。該第一製造過程包括在形成閘極金屬期間形成一電連接奇數閘極線的縱向短路棒。參看圖4及5，一傳導層經由(例如)一濺鍍(sputtering)方法形成於基板上。根據該濺鍍方法，藉由電場高度加速之電子與氬(Ar)原子相撞以將氬原子離子化為氬離子及電子，且接著將受激發之氬離子與一施加有負電壓之目標物體相撞以分散目標原子，從而使得經分散之目標原子沉積於基板上以備氣相沉積。
此後，該傳導層經由(例如)使用一第一遮罩MA1之一光微影過程而被圖案化，從而形成：第一閘極線221，一電耦接至第一閘極線221之一端子的第一閘極焊墊222、自第一閘極線221延伸之第一閘極電極223、第二閘極線225、電耦接至第二閘極線225之一端子的第二閘極焊墊226及自第二閘極線225延伸的第二閘極電極227。電連接奇數閘極線之縱向短路棒220亦形成於第二周邊區域PA2上。縱向短路棒220在隨後分散在隨後過程期間提供至該等閘極線的靜電。水平延伸之第一佈線測試線212及與第一佈線測試線212平行延伸之第二佈線測試線214亦形成於第一周邊區域PA1中。
圖6為用於展示圖2中之母板之第二製造過程的平面圖。圖7及8為沿圖6之線III－III'獲得之橫截面圖。參看圖6至8，一包括諸如氮化矽(SiNx)之介電材料的閘極絕緣層230形成於基板上。此後，一非晶矽(a－Si)層形成於基板上，且一n＋非晶矽(n＋a－Si)層形成於一非晶矽(a－Si)層上以形成一半導體層232。閘極絕緣層230或非晶矽層可經由(例如)一低溫化學氣相沉積(LTCVD)、一電漿增強化學氣相沉積(PECVD)或一濺鍍方法形成。半導體層232經由(例如)使用一第二遮罩MA2的光微影過程而被圖案化，從而形成薄膜電晶體(TFT)之一半導體圖案。
圖9為用於展示圖2中之母板之第三製造過程的平面圖。圖10及11為沿圖9中線IV－IV'獲得之橫截面圖。參看圖9至11，一傳導層經由(例如)濺鍍方法形成於基板上，且該傳導層經由(例如)使用第三遮罩MA3之光微影而被圖案化，從而形成：源極線251、一自源極線251延伸之源極電極253及一與該源極電極253分離之汲極電極254。或者，半導體層232、源極線251、源極電極253及汲極電極254可經由使用一個遮罩之一個光微影過程形成，從而簡化過程並移除一個遮罩過程。此後，一諸如氮化矽(SiNx)之鈍化層260及一有機絕緣層262被順序形成，從而形成保護絕緣層。有機絕緣層262可被省略。換言之，有機絕緣層262係可選的。
圖12為用於展示圖2中之母板之第五製造過程的平面圖。圖13為沿圖12中線V－V'獲得之橫截面圖。參看圖12及圖13，保護絕緣層260及262安置於汲極電極254上之部分經由(例如)使用第四遮罩MA4之光微影過程而被移除。此外，該等保護絕緣層安置於閘極焊墊區域上之部分被移除以曝露第一閘極焊墊222及第二閘極焊墊226，且該等保護絕緣層安置於資料焊墊區域上之部分被移除以曝露第一資料焊墊252及第二資料焊墊256。
更詳細地，該等保護絕緣(鈍化)層260及262之部分被移除以形成用於將第一閘極線221連接至第三佈線測試線242之一第一接觸孔CNT1與一第二接觸孔CNT2、一用於曝露開關器件之汲極電極254的第三接觸孔CNT3、用於將第二佈線測試線214電連接至第二源極線255之一第四接觸孔CNT4與一第五接觸孔CNT5及用於將第一佈線測試線212電連接至第一源極線251之一第六接觸孔CNT6與一第七接觸孔CNT7。以相同方式，亦將用於電連接第二閘極線225及第四佈線測試線244之接觸孔、用於曝露第一閘極焊墊222及第二閘極焊墊226之接觸孔及用於曝露第一資料焊墊252及第二資料焊墊256之接觸孔形成於保護絕緣(鈍化)層中。
圖14為展示圖2中之母板之第六製造過程之橫截面圖。參看圖2、3及14，包括(例如)氧化銦錫(ITO)之一透光且導電之層形成於保護絕緣層260及262上。該透光且導電之層經由(例如)使用第五遮罩MA5之光微影過程而被圖案化，從而形成像素電極271及橋接器圖案272、274、276及278。更詳細地，第一橋接器圖案272將第三佈線測試線242電連接至自縱向短路棒220延伸的第一閘極線221。第二橋接器圖案274將第四佈線測試線244電連接至與縱向短路棒220分離之第二閘極線225。第四橋接器圖案276將第二佈線測試線214電連接至與水平短路棒250分離之第二源極線255。第三橋接器圖案278將第一佈線測試線212電連接至自水平短路棒250延伸的第一源極線251。因此，2G2D模式之佈線測試可自動達成。當陣列基板自母板分離時，經由短路棒而互相電連接的奇數線互相電分離。接著，由於相鄰奇數或偶數短路棒線之間的均勻電阻，從而可均勻地達成該V/I過程。當完成V/I過程時，短路棒藉由一玻璃磨邊法或雷射修整法而移除，且接著執行一總測試(gross test)或安裝一驅動IC。
如上所示，根據本發明的一實施例，第一源極線組對應於奇數源極線或偶數源極線，且第二源極線組對應於除該等第一源極線之外的剩餘源極線。第一間極線組對應於奇數閘極線或偶數閘極線，且第二閘極線對應於除第一閘極線之外的剩餘閘極線。該等第一源極線自水平短路棒延伸並接觸第一佈線測試線。該等第二源極線與水平短路棒分離並接觸第二佈線測試線。該等第一閘極線自縱向短路棒延伸並接觸第三佈線測試線。該等第二閘極線與縱向短路棒分離並接觸第四佈線測試線。
因此，可藉由將電連接至水平短路棒之奇數源極線經由位於由切割道界定之區域中的佈線測試線而加以互相電耦接來防止後續過程期間可能的靜電損壞。此外，經由將自水平短路棒斷開之偶數源極線與鄰接第一佈線測試線之第二佈線測試線耦接，2G2D V/I測試之條件得以自動滿足。該等偶數源極線或閘極線可自水平或縱向短路棒延伸，而該等奇數源極線或閘極線可與水平或縱向短路棒分離。
圖15為示意性說明母板之一部分的平面圖，其對應於根據本發明之另一實施例的一陣列基板。圖16為說明圖15之母板之一部分的布局。參看圖15及16，根據本實施例之母板包括一由切割道界定之陣列基板100、一第一佈線測試電路310、一縱向短路棒320、一第二佈線測試電路340及一水平短路棒350。與圖1中相同之元件由相同之參考數字表示，且因此關於該等相同元件之詳細描述將被省略。
如所示，母板300包括一顯示區域DA、一環繞顯示區域DA之第一周邊區域PA1及一環繞第一周邊區域PA1之第二周邊區域PA2。陣列基板100形成於顯示區域DA及第一周邊區域PA1上。第一佈線測試電路310及第二佈線測試電路340形成於第一周邊區域PA1上。縱向短路棒320及水平短路棒350形成於第二周邊區域PA2上。與圖1中相同，母板200被說明為僅包括一個陣列基板，但母板200可包括兩個或兩個以上之陣列基板。一用於測試形成於基板100上之源極線的電氣運作狀態(或連續性)的測試訊號被施加至第一佈線測試電路310。第一佈線測試電路310包括一第一佈線測試墊313、一第二佈線測試墊315、一第一佈線測試線312及一第二佈線測試線314。
舉例而言，根據2D模式，一第一測試訊號經由該第一佈線測試墊施加至奇數源極線，且一第二測試訊號經由該第二佈線測試墊315施加至偶數源極線。第一佈線測試線312電連接至該等奇數源極線，而第二佈線測試線314電連接至該等偶數源極線。沿第一方向形成之縱向短路棒320防止外部靜電直接流入沿第二方向形成之閘極線中。根據1G模式，縱向短路棒320電連接閘極線。縱向短路棒320安置於第二佈線測試電路340之外。
第二佈線測試電路340被提供有一測試訊號以用於測試形成於陣列基板100上之多個閘極線的電氣運作狀態(或連續性)。第二佈線測試電路340包括一第三佈線測試墊343、一第四佈線測試墊345、一第三佈線測試線342及一第四佈線測試線344。特定言之，根據2G模式，將一第三測試訊號經由第三佈線測試墊343施加至奇數閘極線，且將第四測試訊號經由第四佈線測試墊345施加至偶數閘極線。第三佈線測試線342電連接至奇數閘極線，且第四佈線測試線344電連接至偶數閘極線。沿第二方向形成之水平短路棒350防止外部靜電直接流入沿第一方向形成之源極線中。根據2D模式，水平短路棒350電連接奇數源極線。
如上所述，在根據本發明之該等實施例中，第一源極線表示奇數源極線或偶數源極線，且第二源極線表示除該等第一源極線之外的剩餘源極線。該等第一源極線自水平短路棒延伸並接觸第一佈線測試線。該等第二源極線與水平短路棒分離並接觸第二佈線測試線。
因此，可經由將電連接至水平短路棒之奇數源極線與位於由切割道界定之區域中的佈線測試線電耦接來防止後續過程期間可能的靜電損壞。此外，經由將自水平短路棒斷開之源極線耦接至鄰接第三佈線測試線之第四佈線測試線，1G2D測試之條件得以自動滿足。
圖17為示意性說明母板之一部分的平面圖，其對應於根據本發明之又一實施例的陣列基板。圖18為說明圖17中之母板之一部分的平面圖。參看圖17及18，根據本實施例之母板400包括一由切割道界定之陣列基板100、一第一佈線測試電路410、一縱向短路棒420、一第二佈線測試電路440及一水平短路棒450。與圖1中相同之元件由相同參考數字表示，且因此關於該等相同元件之詳細描述將被省略。
母板400被分為一顯示區域DA、一環繞顯示區域DA之第一周邊區域PA1及一環繞第一周邊區域PA1之第二周邊區域PA2。陣列基板100形成於顯示區域DA及第一周邊區域PA1上。第一佈線測試電路410及第二佈線測試電路440形成於第一周邊區域PA1上。縱向短路棒420及水平短路棒450形成於第二周邊區域PA2上。在圖17及18上母板400被說明為僅包括一個陣列基板，但母板400可包括兩個或兩個以上之陣列基板。
第一佈線測試電路410被提供有一測試訊號以用於測試形成於陣列基板100上之源極線的電氣運作狀態(或連續性)。第一佈線測試電路410包括一第一佈線測試墊413、一第二佈線測試墊415、一第一佈線測試線412及一第二佈線測試線414。舉例而言，根據2D模式，將一第一測試訊號經由第一佈線測試墊413施加至奇數源極線，且將一第二測試訊號經由第二佈線測試墊415施加至偶數源極線。第一佈線測試線412電連接至奇數源極線，且第二佈線測試線414電連接至偶數源極線。沿第一方向形成之縱向短路棒420防止外部靜電直接流入沿第二方向形成之閘極線中。根據2D模式，縱向短路棒420電連接至至該等多個閘極線中之奇數閘極線。第二佈線測試電路440被提供有一測試訊號以用於測試形成於陣列基板100上之閘極線的電氣運作狀態。第二佈線測試電路440包括第二佈線測試墊443與445、第二佈線測試線442與444。
根據2D模式，第二佈線測試墊443將第一測試訊號施加至奇數閘極線，而第二佈線測試墊445將第二測試訊號施加至偶數閘極線。第二佈線測試線442電連接至該等奇數閘極線，而第二佈線測試線444電連接至該等偶數閘極線。水平短路棒450防止外部靜電直接流入縱向形成於基板100上的源極線。根據1D模式，水平短路棒450可包括縱向形成的線，其將該等源極線綁定至第一佈線測試電路410之最外側部分上。
如上所述，在根據本發明之實施例中，第一源極線表示奇數源極線或偶數源極線，且第二源極線表示除該等第一源極線之外的剩餘源極線。該等第一源極線自水平短路棒延伸並接觸第三佈線測試線。該等第二源極線與水平短路棒分離並接觸第四佈線測試線。
因此，可經由將連接至水平短路棒之奇數源極線與位於由切割道界定之區域中的佈線測試線電耦接，來防止後續過程期間可能的靜電損壞。此外，經由將自水平短路棒斷開之源極線耦接至鄰接第三佈線測試線之第四佈線測試線，2G1D測試之條件得以自動滿足。
根據本發明之一實施例，耦接至水平短路棒之源極線與第一佈線測試線連接，且耦接至縱向短路棒之閘極線與第三佈線測試線連接，從而使得該等實施例可防止靜電損壞母板。此外，未耦接至水平短路棒之源極線與第二佈線測試線連接，且未耦接至縱向短路棒之閘極線與第四佈線測試線連接，從而使得該等實施例可輕易實現2G2D測試條件，並且用以移除1G1D線之諸如金屬蝕刻過程及雷射修整過程的額外過程可變得不必要。在V/I過程中，由於奇數線與偶數線之間經調整的表面電阻，所以根據本發明之該等實施例可提高測試過程的偵測能力，從而藉此減少顯示產品中之亮度差異。閘極線及源極線即使在形成橋接器圖案(其在形成像素電極期間形成)之前即已分別互相連接，因而根據本發明之該等實施例可最小化由靜電引起之不良效應。
雖然已詳細描述本發明之例示性實施例及其優勢，但是吾人應瞭解在不偏離如由隨附申請專利範圍界定之本發明之範疇的情況下，可在此處作出各種改變、取代及變化。
100．．．陣列基板
110．．．像素區域
120．．．第一目視檢查區
121．．．第一目視檢查焊墊
123．．．第一目視檢查線
125．．．第一驅動晶片焊墊
130．．．第二目視檢查區
131．．．第二目視檢查焊墊
133．．．第二目視檢查線
135．．．第二驅動晶片焊墊
200、300、400．．．母板
210、310、410．．．第一佈線測試電路
212、312、412．．．第一佈線測試線
213、313、413．．．第一佈線測試墊
214、314、414、442、444．．．第二佈線測試線
215、315、415、443、445．．．第二佈線測試墊
220、320、420．．．縱向短路棒
221．．．第一閘極線
222．．．第一閘極焊墊
223．．．第一閘極電極
225．．．第二閘極線
226．．．第二閘極焊墊
227．．．第二閘極電極
230．．．閘極絕緣層
232．．．半導體層
240、340、440．．．第二佈線測試電路
242、342．．．第三佈線測試線
243、343．．．第三佈線測試墊
244、344．．．第四佈線測試線
245、345．．．第四佈線測試墊
250、350、450．．．水平短路棒
251．．．第一源極線
252．．．第一資料焊墊
253．．．源極電極
254．．．汲極電極
255．．．第二源極線
256．．．第二資料焊墊
260．．．鈍化層
262．．．有機絕緣層
271．．．像素電極
272．．．第一橋接器圖案
274．．．第二橋接器圖案
276．．．第四橋接器圖案
278．．．第三橋接器圖案
436．．．第二橋接器圖案
437．．．第一橋接器圖案
圖1為根據本發明之一例示性實施例示意性說明一母板之一部分的平面圖，其對應於一陣列基板；圖2為說明圖1中之母板之一部分的布局圖；圖3為沿圖2中之線I－I'獲得之橫截面圖；圖4為用於展示圖2中之母板之第一製造過程的平面圖；圖5為沿圖4中之線II－II'獲得之橫截面圖；圖6為用於展示圖2中之母板之第二製造過程的平面圖；圖7及圖8為沿圖6中之線III－III'獲得之橫截面圖；圖9為用於展示圖2之母板之第三製造過程的平面圖；圖10及11為沿圖9中之線IV－IV'獲得之橫截面圖；圖12為用於展示圖2中之母板之第五製造過程的平面圖；圖13沿圖12中之線V－V'獲得之橫截面圖；圖14為用於展示圖2中之母板之第六製造過程的平面圖；圖15為根據本發明之另一實施例示意性說明一母板之一部分的平面圖，其對應於一陣列基板；圖16為說明圖15中之母板之一部分的布局圖；圖17為根據本發明之又一例示性實施例示意性說明一母板之一部分的平面圖，其對應於一陣列基板；及圖18為說明圖17中之母板之一部分的平面圖。
210．．．第一佈線測試電路
212．．．第一佈線測試線
214．．．第二佈線測試線
220．．．縱向短路棒
221．．．第一間極線
222．．．第一閘極焊墊
223．．．第一閘極電極
225．．．第二閘極線
226．．．第二閘極焊墊
227．．．第二閘極電極
240．．．第二佈線測試電路
242．．．第三佈線測試線
244．．．第四佈線測試線
250．．．水平短路棒
251．．．第一源極線
252．．．第一資料焊墊
253．．．源極電極
254．．．汲極電極
255．．．第二源極線
256．．．第二資料焊墊
271．．．像素電極
272．．．第一橋接器圖案
274．．．第二橋接器圖案
276．．．第四橋接器圖案
278．．．第三橋接器圖案
Claims (9)
- 一種製造一陣列基板之方法，其包含：形成沿一第一方向延伸之一第一測試線、一第二測試線及一閘極線；形成一沿該第一方向延伸之短路棒、一沿大體上垂直於該第一方向而安置的一第二方向而自該短路棒延伸的第一源極線、一與該第一源極線分離之第一汲極電極、一沿該第二方向延伸故其與該短路棒分離之第二源極線，及一與該第二源極線分離的第二汲極電極，該第一源極線與該第一汲極電極界定一第一開關器件且該第二源極線與該第二汲極電極界定一第二開關器件；及形成一將該第一測試線電耦接至該第一源極線之第一橋接器圖案、一將該第二測試線電耦接至該第二源極線之第二橋接器圖案、一電連接至該第一開關器件之第一像素電極層及一電連接至該第二開關器件之第二像素電極層。
- 如請求項1之方法，其中該第一測試線及該第二測試線形成於一環繞一顯示區域之第一周邊區域中，在該顯示區域上形成該等第一及該第二開關器件，且該短路棒形成於一環繞該第一周邊區域之第二周邊區域中，該方法進一步包含：沿一環繞該第二周邊區域之切割道切割該陣列基板。
- 如請求項2之方法，其中該等第一及第二測試線形成於環繞該顯示區域之該第一周邊區域中，在該顯示區域上形 成該等第一及該第二開關元件，該短路棒形成於環繞該第一周邊區域之該第二周邊區域中，該第一源極線形成於該第一周邊區域、該第二周邊區域及該顯示區域上，且該第二源極線形成於該第一周邊區域及該顯示區域上。
- 如請求項1之方法，其中形成該等第一及第二橋接器圖案以及該等第一及第二像素電極層包括：形成一鈍化層；及在該鈍化層中形成接觸孔，該等接觸孔分別曝露該第一測試線及該第一源極線、該第二測試線及該第二源極線以及該等第一及第二開關器件的該等汲極電極。
- 一種製造一陣列基板之方法，其包含：形成沿一第一方向延伸之一第一測試線及一第二測試線、一沿一大體上垂直於該第一方向之第二方向延伸之第二短路棒、一沿該第一方向自該第二短路棒延伸之第一閘極線，及一沿該第一方向延伸並與該第二短路棒分離之第二閘極線組；形成沿該第二方向延伸之一第三測試線及一第四測試線、一沿該第一方向延伸之第一短路棒、一沿該第二方向自該第一短路棒延伸之第一源極線組、一與該第一源極線分離一預定距離之第一汲極電極、一與該第一短路棒分離並沿該第二方向延伸之第二源極線組，及一與該第二源極線分離之第二汲極電極，該第一源極線組與該第一汲極電極界定一第一開關器件且該第二源極線組與 該第二汲極電極界定一第二開關元件；及形成一將該第一測試線耦接至該第一源極線之第一橋接器圖案、一將該第二測試線電耦接至該第二源極線之第二橋接器圖案、一將該第三測試線電耦接至該第二閘極線之第三橋接器圖案、一將該第四測試線電耦接至該第二閘極線之第四橋接器圖案、一電連接至該第一開關器件之第一像素電極層，及一電連接至該第二開關器件之第二像素電極層。
- 如請求項5之方法，其中該第一測試線及該第二測試線形成於一環繞一顯示區域之第一周邊區域中，在該顯示區域上形成該第一及該第二開關元件，該等第一及第二短路棒形成於一環繞該第一周邊區域之第二周邊區域中，該方法進一步包含：沿一環繞該第二周邊區域之切割道切割該陣列基板。
- 如請求項6之方法，其中該等第一及第二測試線形成於環繞該顯示區域之該第一周邊區域中，在該顯示區域上形成該第一及該第二開關元件，該第一短路棒形成於環繞該第一周邊區域之該第二周邊區域內，該第一源極線形成於該第一周邊區域、該第二周邊區域及該顯示區域上，且該第二源極線形成於該第一周邊區域及該顯示區域上。
- 如請求項6之方法，其中該等第三及第四測試線形成於環繞該顯示區域之該第一周邊區域中，在該顯示區域上形成該第一及該第二開關器件，該第二短路棒形成於環繞 該第一周邊區域之該第二周邊區域中，該第一閘極線形成於該第一周邊區域、該第二周邊區域及該顯示區域上，且該第二閘極線形成於該第一周邊區域及該顯示區域上。
- 如請求項5之方法，其中形成該等第一及第二橋接器圖案以及該等第一及第二像素電極層包括：形成一鈍化層；及在該鈍化層中形成接觸孔，該等接觸孔分別曝露該第一測試線及該第一源極線、該第二測試線及該第二源極線、該第三測試線及該第一閘極線、該第四測試線及該第二閘極線，以及該等第一及第二開關器件的該等汲極電極。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040066922A KR101051008B1 (ko) | 2004-08-24 | 2004-08-24 | 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200617553A TW200617553A (en) | 2006-06-01 |
| TWI388912B true TWI388912B (zh) | 2013-03-11 |
Family
ID=36093310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094128937A TWI388912B (zh) | 2004-08-24 | 2005-08-24 | 製造陣列基板之方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7625782B2 (zh) |
| JP (1) | JP5099803B2 (zh) |
| KR (1) | KR101051008B1 (zh) |
| CN (1) | CN100492142C (zh) |
| TW (1) | TWI388912B (zh) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7782073B2 (en) * | 2007-03-30 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | High accuracy and universal on-chip switch matrix testline |
| US20080244475A1 (en) * | 2007-03-30 | 2008-10-02 | Tseng Chin Lo | Network based integrated circuit testline generator |
| KR101433109B1 (ko) * | 2007-10-16 | 2014-08-26 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| TW200937069A (en) * | 2008-02-25 | 2009-09-01 | Chunghwa Picture Tubes Ltd | Active device array substrate and liquid crystal display panel |
| JP5217558B2 (ja) * | 2008-03-27 | 2013-06-19 | 三菱電機株式会社 | 薄膜トランジスタ基板 |
| KR20090126052A (ko) * | 2008-06-03 | 2009-12-08 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 |
| TWI370310B (en) * | 2008-07-16 | 2012-08-11 | Au Optronics Corp | Array substrate and display panel thereof |
| US7825678B2 (en) | 2008-08-22 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test pad design for reducing the effect of contact resistances |
| KR101490485B1 (ko) * | 2008-10-30 | 2015-02-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| TWI393969B (zh) * | 2009-05-27 | 2013-04-21 | Au Optronics Corp | 一種具有迴轉訊號傳輸線路之顯示基板及其製造方法 |
| CN101969059B (zh) * | 2010-08-17 | 2012-01-18 | 友达光电股份有限公司 | 显示面板的阵列基板与显示面板的测试方法及显示方法 |
| TWI457575B (zh) | 2012-04-06 | 2014-10-21 | Ind Tech Res Inst | 具有自我測試的像素陣列模組及其自我測試方法 |
| CN104123023A (zh) * | 2013-04-24 | 2014-10-29 | 宸鸿科技(厦门)有限公司 | 触控面板及其制作方法 |
| JP6168927B2 (ja) * | 2013-09-05 | 2017-07-26 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN103474418B (zh) * | 2013-09-12 | 2016-05-04 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR102246382B1 (ko) * | 2014-12-29 | 2021-04-30 | 엘지디스플레이 주식회사 | 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치 |
| TW201636690A (zh) * | 2015-04-01 | 2016-10-16 | 中華映管股份有限公司 | 主動元件陣列基板 |
| KR102343411B1 (ko) * | 2015-05-15 | 2021-12-24 | 삼성디스플레이 주식회사 | 표시 장치 |
| US10121843B2 (en) * | 2015-09-30 | 2018-11-06 | Apple Inc. | Corrosion resistant test lines |
| CN105319787B (zh) * | 2015-12-01 | 2018-09-14 | 武汉华星光电技术有限公司 | 液晶显示模组 |
| KR102544942B1 (ko) * | 2016-12-27 | 2023-06-16 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| CN107728364B (zh) * | 2017-10-27 | 2020-06-12 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制造方法、显示装置 |
| TWI650844B (zh) | 2017-12-11 | 2019-02-11 | 華邦電子股份有限公司 | 具有測試鍵結構的半導體晶圓 |
| CN108122804B (zh) * | 2017-12-15 | 2019-12-03 | 武汉华星光电半导体显示技术有限公司 | Tft阵列基板全接触式测试线路 |
| CN108169972A (zh) * | 2018-01-12 | 2018-06-15 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示装置 |
| CN109801909A (zh) * | 2018-06-12 | 2019-05-24 | 京东方科技集团股份有限公司 | 阵列基板母板及其制造方法、阵列基板、显示装置 |
| KR102569929B1 (ko) * | 2018-07-02 | 2023-08-24 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN109491166B (zh) * | 2018-12-28 | 2021-07-06 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板 |
| CN110007494A (zh) * | 2019-05-16 | 2019-07-12 | 信利（惠州）智能显示有限公司 | 双边走线显示面板的测试***及方法 |
| KR20210012386A (ko) * | 2019-07-25 | 2021-02-03 | 엘지디스플레이 주식회사 | 스트레쳐블 표시 장치 |
| CN111427206B (zh) * | 2020-03-24 | 2022-07-26 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN112018086B (zh) * | 2020-07-27 | 2022-03-22 | 惠科股份有限公司 | 短接棒及其制作方法、阵列基板和显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363307B1 (ko) * | 1997-01-13 | 2002-11-30 | 하이닉스 세미컨덕터 아메리카 인코포레이티드 | 성능이 개선된 액티브 매트릭스 이에스디 보호 및 테스트 방법 |
| KR100239749B1 (ko) * | 1997-04-11 | 2000-01-15 | 윤종용 | 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법 |
| US6734925B1 (en) * | 1998-12-07 | 2004-05-11 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| KR100490040B1 (ko) * | 1997-12-05 | 2005-09-06 | 삼성전자주식회사 | 두개이상의쇼팅바를갖는액정표시장치및그제조방법 |
| JPH112839A (ja) * | 1997-06-10 | 1999-01-06 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| GB2342213B (en) * | 1998-09-30 | 2003-01-22 | Lg Philips Lcd Co Ltd | Thin film transistor substrate with testing circuit |
| JP2001265248A (ja) * | 2000-03-14 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | アクティブ・マトリックス表示装置、及び、その検査方法 |
| JP4772196B2 (ja) | 2001-03-19 | 2011-09-14 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置及び画面表示応用装置 |
| JP2003029296A (ja) * | 2001-07-13 | 2003-01-29 | Toshiba Corp | アレイ基板及びその検査方法並びに液晶表示装置 |
| KR100455437B1 (ko) * | 2001-12-29 | 2004-11-06 | 엘지.필립스 엘시디 주식회사 | 유리기판의 효율이 향상된 액정표시소자 |
| KR100443539B1 (ko) * | 2002-04-16 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
-
2004
- 2004-08-24 KR KR1020040066922A patent/KR101051008B1/ko not_active IP Right Cessation
-
2005
- 2005-08-23 US US11/210,355 patent/US7625782B2/en not_active Expired - Fee Related
- 2005-08-24 TW TW094128937A patent/TWI388912B/zh not_active IP Right Cessation
- 2005-08-24 JP JP2005243352A patent/JP5099803B2/ja not_active Expired - Fee Related
- 2005-08-24 CN CNB2005100929305A patent/CN100492142C/zh not_active Expired - Fee Related
-
2009
- 2009-10-20 US US12/582,672 patent/US8072034B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100492142C (zh) | 2009-05-27 |
| KR20060018524A (ko) | 2006-03-02 |
| JP2006086520A (ja) | 2006-03-30 |
| KR101051008B1 (ko) | 2011-07-21 |
| US20100038640A1 (en) | 2010-02-18 |
| TW200617553A (en) | 2006-06-01 |
| US20060067143A1 (en) | 2006-03-30 |
| US8072034B2 (en) | 2011-12-06 |
| US7625782B2 (en) | 2009-12-01 |
| JP5099803B2 (ja) | 2012-12-19 |
| CN1740881A (zh) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI388912B (zh) | 製造陣列基板之方法 | |
| US6980264B2 (en) | Repair method for defects in data lines and flat panel display incorporating the same | |
| US7649586B2 (en) | Display device with floating transistor elements on alternating data lines | |
| KR20090126052A (ko) | 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 | |
| JP5404289B2 (ja) | 表示パネル | |
| KR20040062161A (ko) | 다수의 어레이셀을 포함하는 표시장치용 기판 및 이의제조방법 | |
| KR101157973B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| JP4995227B2 (ja) | 薄膜トランジスターにおけるマザーボードのテストラインおよびその製造方法 | |
| US20080174713A1 (en) | Liquid crystal display panel with line defect repairing mechanism and repairing method thereof | |
| JP2005215455A (ja) | 液晶表示装置とその製造方法 | |
| KR100318541B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP2012014098A (ja) | 薄膜トランジスタアレイ基板、及びその製造方法、並びに表示装置 | |
| JP2770813B2 (ja) | 液晶表示装置 | |
| KR20160090971A (ko) | 표시장치용 표시패널 및 표시패널 검사 방법 | |
| JP2010165866A (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP2010181698A (ja) | 表示装置及びその製造方法 | |
| US20060054889A1 (en) | Thin film transistor array panel | |
| JP3773834B2 (ja) | 液晶表示装置 | |
| JPH10333187A (ja) | 液晶表示装置とその製造方法 | |
| JP2004226858A (ja) | 液晶表示装置及びその製造方法 | |
| KR101232145B1 (ko) | 액정표시장치의 검사용 기판 | |
| KR20060000608A (ko) | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 | |
| JP2007183529A (ja) | 平板表示装置及びその製造方法 | |
| JPH10246897A (ja) | 液晶表示装置の製造方法 | |
| KR20070011661A (ko) | 박막트랜지스터 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |