TWI650844B - 具有測試鍵結構的半導體晶圓 - Google Patents

具有測試鍵結構的半導體晶圓 Download PDF

Info

Publication number
TWI650844B
TWI650844B TW106143332A TW106143332A TWI650844B TW I650844 B TWI650844 B TW I650844B TW 106143332 A TW106143332 A TW 106143332A TW 106143332 A TW106143332 A TW 106143332A TW I650844 B TWI650844 B TW I650844B
Authority
TW
Taiwan
Prior art keywords
test
seal ring
region
test pad
semiconductor substrate
Prior art date
Application number
TW106143332A
Other languages
English (en)
Other versions
TW201929179A (zh
Inventor
廖修漢
莊哲輔
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW106143332A priority Critical patent/TWI650844B/zh
Priority to CN201810283854.3A priority patent/CN109904144B/zh
Priority to US16/155,496 priority patent/US10615087B2/en
Application granted granted Critical
Publication of TWI650844B publication Critical patent/TWI650844B/zh
Publication of TW201929179A publication Critical patent/TW201929179A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本揭露提供一種具有測試鍵結構的半導體晶圓。此半導體晶圓包括一半導體基底，其包括一切割道區、一晶片區及位於其間的一密封環區。一測試墊結構及一測試元件設置於切割道區的半導體基底上。一導線設置於密封環區的半導體基底上，且導線的兩端延伸至切割道區而分別電性連接至測試墊結構及測試元件。

Description

具有測試鍵結構的半導體晶圓
本揭露係關於一種半導體晶圓，且特別是關於一種具有測試鍵結構的半導體晶圓，其增加半導體晶圓的可利用面積。
半導體晶粒是由半導體晶圓所製造而成，而每一半導體晶粒包括積體電路。上述積體電路透過進行沉積、微影、蝕刻、離子佈植等步驟而形成於半導體晶圓上。在完成晶圓上的積體電路製造後，通常藉由切割半導體晶圓，使半導體晶粒彼此分離。半導體晶粒之間空出的晶圓空間係用於晶圓切割而稱作切割道區。
一般來說，切割道區設有測試鍵結構。測試鍵結構包括測試墊及測試元件，且測試鍵結構與半導體晶粒上的實際裝置或功能裝置同時製作。透過將測試探針電性接觸於測試鍵結構的測試墊，可檢查實際裝置或功能裝置的品質。
隨著半導體晶粒上發展出複雜的積體電路，切割道區需放置更多的測試接墊及測試元件因而擴大割道寬度。
本揭露一實施例提供一種具有測試鍵結構的半導體晶圓，包括一半導體基底，其包括一切割道區、一晶片區及 位於其間的一密封環區；一第一測試墊結構及一第一測試元件，設置於切割道區的半導體基底上；以及一第一導線，設置於密封環區的半導體基底上，且第一導線的兩端延伸至切割道區而分別電性連接至第一測試墊結構及第一測試元件。
本揭露另一實施例提供一種具有測試鍵結構的半導體晶圓，包括：一半導體基底，其包括一第一密封環區、一第二密封環區及夾設於第一密封環區與第二密封環區之間的一切割道區；一第一測試墊結構、一第二測試墊結構、一第一測試元件及一第二測試元件，設置於切割道區的半導體基底上；一第一導線，設置於第一密封環區的半導體基底上，且第一導線的兩端延伸至切割道區而分別電性連接至第一測試墊結構及第一測試元件；以及一第二導線，設置於第二密封環區的半導體基底上，且第二導線的兩端延伸至切割道區而分別電性連接至第二測試墊結構及第二測試元件。
本揭露又另一實施例提供一種具有測試鍵結構的半導體晶圓，包括：一半導體基底，其包括一第一切割道區、垂直第一切割道區的一第二切割道區及鄰近於第一切割道區與第二切割道區的一密封環區；一第一測試墊結構及一第一測試元件，設置於第一切割道區的半導體基底上；一第二測試墊結構及一第二測試元件，設置於第二切割道區的半導體基底上；一第一導線，設置於密封環區的半導體基底上，且第一導線的兩端分別延伸至第一切割道區及第二切割道區而分別電性連接至第一測試元件及第二測試墊結構；以及一第二導線，設置於密封環區的半導體基底上，且第二導線的兩端分別延伸 至第一切割道區及第二切割道區而分別電性連接至第一測試墊結構及第二測試元件。
10、20、30‧‧‧半導體晶圓
101、301a、301b‧‧‧切割道區
102、202、302‧‧‧密封環區
103、203、303‧‧‧晶片區
104、204、304‧‧‧積體電路
105、305‧‧‧半導體基底
106‧‧‧隔離結構
108、308‧‧‧介電層
110、310‧‧‧測試墊
111、113、115‧‧‧開口
111a、113a、115a‧‧‧直線
110a、110b、110c、110d、310a、310b、310c、310d、310e、310f、310g‧‧‧測試墊結構
120a、120b、320a、320b‧‧‧測試元件
125a、125b、225a、325a、325b‧‧‧導線
130、140、230、240、330、340‧‧‧密封環結構
130a、230a、330a、330b‧‧‧缺口
W‧‧‧寬度
第1圖係繪示出根據本揭露一些實施例之具有測試鍵結構的局部半導體晶圓的平面示意圖。
第2圖係繪示出第1圖中沿2-2’線的剖面示意圖。
第3圖係繪示出第1圖中沿3-3’線的剖面示意圖。
第4圖係繪示出根據本揭露一些實施例之測試墊的平面示意圖。
第5圖係繪示出根據本揭露一些實施例之具有測試鍵結構的局部半導體晶圓的平面示意圖。
第6圖係繪示出根據本揭露一些實施例之具有測試鍵結構的局部半導體晶圓的平面示意圖。
以下說明本揭露實施例之高電子遷移率電晶體結構。然而，可輕易了解本揭露所提供的實施例僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。
本揭露之實施例提供具有測試鍵結構的半導體晶圓，其利用於切割道區與晶片區之間的密封環區來設置用於測試鍵結構的佈線(route)，藉以有效縮減切割道區的寬度。再者，透過在測試鍵結構中的測試墊內形成多個開口，以降低進行切割製程時所產生的應力，並減少測試墊的面積。
請參照第1、2及3圖，其中第1圖係繪示出根據本 揭露一些實施例之具有測試鍵結構的局部半導體晶圓10的平面示意圖，而第2圖係繪示出第1圖中沿2-2’線的剖面示意圖，且第3圖係繪示出第1圖中沿3-3’線的剖面示意圖。在一些實施例中，具有測試鍵結構的半導體晶圓10包括一半導體基底105，例如為矽基底、鍺化矽(SiGe)基底、塊體半導體(bulk semiconductor)基底、化合物半導體(compound semiconductor)基底、絕緣層上覆矽(silicon on insulator,SOI)基底或其他習用之半導體基底。半導體基底105包括至少一切割道區101、至少一晶片區103及位於其間的一密封環區102。在一些實施例中，密封環區102圍繞晶片區103。再者，對應於密封環區102的半導體基底105內具有至少一隔離結構106(繪示於第2及3圖)，例如淺溝槽隔離結構，其同樣圍繞晶片區103。
在一些實施例中，具有測試鍵結構的半導體晶圓10更包括複數個測試墊結構及複數個測試元件設置於半導體基底105上的介電層108(繪示於第2及3圖)內，且位於切割道區101。介電層108包括硼矽酸鹽玻璃(BSG)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、氟化矽酸鹽玻璃(FSG)、低介電常數(low-k)材料、多孔介電材料或其組合。在一些實施例中，介電層108可利用化學氣相沉積(chemical vapor deposition,CVD)製程、旋塗製程或其組合而形成。
可以理解的是測試墊結構及測試元件的數量取決於設計需求。此處，為了簡化圖式，僅繪示出四個測試墊結構110a、110b、110c及110d及二個測試元件120a及120b。在一些實施例中，從上視角度來看，測試墊結構110a、110b、110c及 110d及測試元件120a及120b沿著切割道區101的中心線(未繪示)排列。如第2及3圖所示，測試墊結構110a、110b、110c及110d可由多層金屬結構所構成。可以理解的是測試墊結構中金屬層及導電插塞的數量取決於設計需求而為侷限於第2及3圖所示的實施例。舉例來說，測試墊結構110a、110b、110c及110d分別包括位於介電層108內不同層位的金屬層及連接於金屬層之間的導電插塞。堆疊的金屬層中最頂層的金屬層係作為測試墊110，以接觸一測試探針頭(未繪示)。
請參照第4圖，其繪示出根據本揭露一些實施例之測試墊110的平面示意圖。在一些實施例中，測試墊110及其下方的金屬層為非實心且包括排列成不同直線的複數個開口。舉例來說，測試墊110包括：排成直線111a的複數個開口111、排成直線113a的複數個開口113以及排成直線115a的複數個開口115，其中直線111a、113a及115a彼此平行且平行切割道區101的延伸方向。
在一些實施例中，開口113沿平行直線113a的方向，相對開口111及115偏移，使每一開口113從垂直於直線111a、113a及115a的方向來看，與二個開口111重疊，且與二個開口115重疊。再者，在一些實施例中，開口111、113及115為矩形且具有一寬度W，且寬度W小於測試墊111與測試探針頭之間的接觸區域(未繪示)的最大寬度的一半。如此一來，可確保測試探針頭能夠接觸到測試墊111的實心部分，以避免測試期間發生失效。再者，開口111、113及115內充滿介電層108，可有效緩和進行切割製程時所產生的應力，進而避免裂縫延伸 至密封環區102或晶片區103。另外，為了縮減切割道101的寬度而縮小測試墊結構110a、110b、110c及110d的尺寸時，相較於實心的測試墊，具有開口111、113及115的測試墊111可增加切割半導體晶圓10的速度。
可以理解的是測試墊111中開口的數量取決於測試墊111的尺寸而為侷限於第4圖的實施例。
在一些實施例中，測試元件120a及120b，例如電晶體、二極體、電阻、電容或元件參數萃取模組，透過佈線而電性連接於測試墊結構110a、110b、110c及110d。舉例來說，測試元件120a電性連接測試墊結構110a及110b，而測試元件120b電性連接測試墊結構110c及110d。
在一些實施例中，具有測試鍵結構的半導體晶圓10更包括至少二個導線125a及125b，設置於密封環區102的半導體基底105上且位於介電層108內。導線125a及125b作為測試元件120a及120b與測試墊結構110a、110b、110c及110d之間的佈線。舉例來說，導線125a的兩端自密封環區102延伸至切割道區101而分別電性連接至測試墊結構110a及測試元件120a。再者，導線125b的兩端自密封環區102延伸至切割道區101而分別電性連接至測試墊結構110c及測試元件120b。在一些實施例中，導線125a及125b可位於介電層108內的相同層位。在其他實施例中，導線125a及125b可位於介電層108內的不同層位。在此情形中，導線125a可與導線125b交錯。在一些實施例中，導線125a或125b可由位於介電層108內的不同層位的金屬層以及連接這些金屬層的導電插塞所取代。
在一些實施例中，具有測試鍵結構的半導體晶圓10更包括二個密封環結構130及140，設置於密封環區102的半導體基底105上，且位於介電層108內。在一些實施例中，密封環結構130圍繞密封環結構140，且密封環結構140圍繞晶片區103。通常密封環結構140的寬度大於密封環結構130的寬度，且密封環結構130及140由多層金屬結構所構成(如第3圖所示)，且用於保護位於晶片區103內的積體電路104。在一些實施例中，積體電路104包括記憶體陣列、周邊驅動電路及控制電路等。
在一些實施例中，導線125a及125b位於密封環結構130及140之間。不同於具有連續環結構的密封環結構140，密封環結構130包括複數個缺口130a而形成一不連續環結構。導線125a的兩端分別穿過缺口130a而延伸至切割道區101並電性連接於測試墊結構110a及測試元件120a。相似地，導線125b的兩端分別穿過缺口130a而延伸至切割道區101並電性連接於測試墊結構110c及測試元件120b。
請參照第5圖，其繪示出根據本揭露一些實施例之具有測試鍵結構的局部半導體晶圓20的平面示意圖，其中相同於第1圖的部件係使用相同標號並可能省略其說明。如第5圖所示，半導體晶圓20相似於第1圖中半導體晶圓10。在一些實施例中，具有測試鍵結構的半導體晶圓20的包括一半導體基底105，包括：一切割道區101、密封環區102及202以及晶片區103及203。切割道區101夾設於密封環區102與密封環區202之間。再者，密封環區102圍繞晶片區103，且密封環區202圍繞晶片 區203。
在一些實施例中，具有測試鍵結構的半導體晶圓20包括測試元件120a及120b。不同於第1圖中半導體晶圓10的測試鍵結構，測試元件120a電性連接測試墊結構110a及110c，而測試元件120b電性連接測試墊結構110b及110d。
相較於具有測試鍵結構的半導體晶圓10，具有測試鍵結構的半導體晶圓20更包括導線225a，其中導線225a設置於密封環區202及的半導體基底105上且位於介電層108內。在一些實施例中，導線225a的兩端自密封環區202延伸至切割道區101而分別電性連接至測試墊結構110b及測試元件120b。在一些實施例中，導線125a及225a可位於介電層108內的相同層位。在其他實施例中，導線125a及225a可位於介電層108內的不同層位。在一些實施例中，導線125a或225a可由位於介電層108內的不同層位的金屬層以及連接這些金屬層的導電插塞所取代。
在一些實施例中，相較於第1圖所示的具有測試鍵結構的半導體晶圓10，具有測試鍵結構的半導體晶圓20更包括密封環結構230及240。密封環結構230及240設置於密封環區202的半導體基底105上，且位於介電層108內。在一些實施例中，密封環結構230圍繞密封環結構240，且密封環結構240圍繞晶片區203。通常密封環結構240的寬度大於密封環結構230的寬度，且密封環結構230及240由多層金屬結構所構成，且用於保護位於晶片區203內的積體電路204。在一些實施例中，積體電路204包括記憶體陣列、周邊驅動電路及控制電路等。
在一些實施例中，導線225a位於密封環結構230及240之間。不同於具有連續環結構的密封環結構140及240，密封環結構130包括二個缺口130a而形成一不連續環結構。再者，密封環結構230包括二個缺口230a而形成一不連續環結構。導線125a的兩端分別穿過缺口130a而延伸至切割道區101並電性連接於測試墊結構110a及測試元件120a。相似地，導線225a的兩端分別穿過缺口230a而延伸至切割道區101並電性連接於測試墊結構110b及測試元件120b。
請參照第6圖，其繪示出根據本揭露一些實施例之具有測試鍵結構的局部半導體晶圓30的平面示意圖。在一些實施例中，具有測試鍵結構的半導體晶圓30包括一半導體基底305，其材質及結構相同或相似於第1圖所示的半導體基底105。半導體基底305包括二個切割道區301a及301b、鄰近於切割道區301a及301b的一密封環區302以及鄰近於密封環區302的一晶片區303。在一些實施例中，切割道區301a垂直於切割道區301b。再者，密封環區302位於二個切割道區301a及301b與晶片區303之間且圍繞晶片區303。
在一些實施例中，具有測試鍵結構的半導體晶圓30更包括複數個測試墊結構及複數個測試元件設置於半導體基底305上的介電層308(其材質及結構可相同或相似於第1至3圖所示的介電層108)內，且位於切割道區301a及301b。
此處，為了簡化圖式，僅繪示出位於切割道區301a的四個測試墊結構310a、310b、310c及310d及一個測試元件320a以及位於切割道區301b的三個測試墊結構310e、310f及 310g及一個測試元件320b。在一些實施例中，測試墊結構310a-310g的材質及結構可相同或相似於第1至3圖所示的測試墊結構110a-110d，且測試元件320a及320b的材質及結構可相同或相似於第1圖所示的測試元件120a及120b。相似地，測試墊結構310a-310g分別包括位於介電層308內不同層位的金屬層及連接於金屬層之間的導電插塞。堆疊的金屬層中最頂層的金屬層係作為測試墊310，以接觸一測試探針頭(未繪示)。在一些實施例中，測試墊310的結構可相同於第4圖所示的測試墊110。
在一些實施例中，測試元件320a及320b，透過佈線而電性連接於測試墊結構310b、310c、310d、310f及310g。舉例來說，測試元件320a可電性連接測試墊結構310b、310c及310f，而測試元件320b可電性連接測試墊結構310d及310g。
在一些實施例中，具有測試鍵結構的半導體晶圓30更包括至少二個導線325a及325b，設置於密封環區302的半導體基底305上且位於介電層308內。導線325a及325b作為測試元件320a及320b與測試墊結構310a-310g之間的佈線。舉例來說，導線325a的兩端自密封環區302分別延伸至切割道區301a及切割道區301b而分別電性連接至測試元件320a及測試墊結構310f。再者，導線325b的兩端自密封環區302分別延伸至切割道區301b及切割道區301a而分別電性連接至測試元件320b及測試墊結構310d。在一些實施例中，導線325a及325b可位於介電層308內的不同層位。在此情形中，導線325a可與導線325b交錯，如第6圖所示。在其他實施例中，導線325a及325b可位 於介電層308內的相同層位。在一些實施例中，導線325a或325b可由位於介電層308內的不同層位的金屬層以及連接這些金屬層的導電插塞所取代。
在一些實施例中，具有測試鍵結構的半導體晶圓30更包括二個密封環結構330及340，設置於密封環區302的半導體基底305上，且位於介電層308內。在一些實施例中，密封環結構330圍繞密封環結構340，且密封環結構340圍繞晶片區303。通常密封環結構340的寬度大於密封環結構330的寬度，且密封環結構330及340的材質及結構可分別相同或相似於第1至3圖所示的密封環結構130及140，且用於保護位於晶片區303內的積體電路304。在一些實施例中，積體電路304包括記憶體陣列、周邊驅動電路及控制電路等。
在一些實施例中，導線325a及325b位於密封環結構330及340之間。不同於具有連續環結構的密封環結構340，密封環結構330包括複數個缺口而形成一不連續環結構。舉例來說，密封環結構330包括二個缺口330a分別對應於切割道區301a與切割道區301b以及二個缺口330b分別對應於切割道區301a與切割道區301b。導線325a的兩端分別穿過缺口330a而延伸至切割道區301b與切割道區301a並電性連接於測試墊結構310f及測試元件320a。相似地，導線325b的兩端分別穿過缺口330b而延伸至切割道區301a與切割道區301b並電性連接於測試墊結構310d及測試元件320b。
根據上述實施例，由於用於測試鍵結構的佈線設置於切割道區與晶片區之間的密封環區並縮小測試鍵結構的 測試墊的尺寸，因此可增加佈線設計彈性以及有效縮減切割道區的寬度。舉例來說，測試墊二個相對邊緣至對應的切割道區邊緣之間的距離可縮減至1微米(μm)。如此一來，可增加晶圓可利用面積，進而提升每片晶圓上晶粒(gross die per wafer)的數量。
再者，由於測試鍵結構的測試墊內具有多個開口，可有效緩和進行切割製程時所產生的應力，進而避免裂縫延伸至密封環區或晶片區。另外，當為了進一步縮減切割道區的寬度而縮小測試墊尺寸時，相較於傳統的實心測試墊，具有開口的測試墊可增加切割半導體晶圓的速度。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (12)

  1. 一種具有測試鍵結構的半導體晶圓，包括：一半導體基底，包括一切割道區、一晶片區及位於其間的一密封環區；一第一測試墊結構及一第一測試元件，設置於該切割道區的該半導體基底上；以及一第一導線，設置於該密封環區的該半導體基底上，且該第一導線的兩端延伸至該切割道區而分別電性連接至該第一測試墊結構及該第一測試元件。
  2. 如申請專利範圍第1項所述之具有測試鍵結構的半導體晶圓，其中該第一測試墊結構具有一測試墊，以接觸一測試探針頭，該測試墊包括：複數個第一開口，排成一第一直線；以及複數個第二開口，排成一第二直線且平行於該第一直線；其中該等第二開口沿平行該第二直線的方向，相對該等第一開口偏移，其中該第一開口及該第二開口為矩形且具有一寬度，且該寬度小於該測試墊與該測試探針頭之間的接觸區域的最大寬度的一半。
  3. 如申請專利範圍第1項所述之具有測試鍵結構的半導體晶圓，更包括：一第二測試墊結構及一第二測試元件，設置於該切割道區的該半導體基底上；以及一第二導線，設置於密封環區的該半導體基底上，且該第二導線的兩端延伸至該切割道區而分別電性連接至該第二測試墊結構及該第二測試元件，其中該第一導線及該第二導線位於該半導體基底上的一介電層內的相同或不同層位。
  4. 如申請專利範圍第3項所述之具有測試鍵結構的半導體晶圓，更包括一第一密封環結構及一第二密封環結構，設置於該密封環區的該半導體基底上，其中該第一密封環結構圍繞該第二密封環結構，且該第二密封環結構圍繞該晶片區，其中該第一導線及第二導線位於該第一密封環結構與該第二密封環結構之間，且其中該第一密封環結構包括複數個缺口而形成一不連續環結構，且該第一導線及第二導線穿過該等缺口而延伸至該切割道區。
  5. 如申請專利範圍第3項所述之具有測試鍵結構的半導體晶圓，其中該第二測試墊結構具有一測試墊，以接觸一測試探針頭，該測試墊包括：複數個第一開口，排成一第一直線；以及複數個第二開口，排成一第二直線且平行於該第一直線；其中該等第二開口沿平行該第二直線的方向，相對該等第一開口偏移，其中該第一開口及該第二開口為矩形且具有一寬度，且該寬度小於該測試墊與該測試探針頭之間的接觸區域的最大寬度的一半。
  6. 一種具有測試鍵結構的半導體晶圓，包括：一半導體基底，包括一第一密封環區、一第二密封環區及夾設於該第一密封環區與該第二密封環區之間的一切割道區；一第一測試墊結構、一第二測試墊結構、一第一測試元件及一第二測試元件，設置於該切割道區的該半導體基底上；一第一導線，設置於該第一密封環區的該半導體基底上，且該第一導線的兩端延伸至該切割道區而分別電性連接至該第一測試墊結構及該第一測試元件；以及一第二導線，設置於該第二密封環區的該半導體基底上，且該第二導線的兩端延伸至該切割道區而分別電性連接至該第二測試墊結構及該第二測試元件，其中該第一導線及該第二導線位於該半導體基底上的一介電層內的相同或不同層位。
  7. 如申請專利範圍第6項所述之具有測試鍵結構的半導體晶圓，更包括：一第一密封環結構及一第二密封環結構，設置於該第一密封環區的該半導體基底上，其中該第一導線位於該第一密封環結構與該第二密封環結構之間，且其中該第一密封環結構包括二個第一缺口而形成一不連續環結構，且該第一導線穿過該等第一缺口而延伸至該切割道區；以及一第三密封環結構及一第四密封環結構，設置於該第二密封環區的該半導體基底上，其中該第二導線位於該第三密封環結構與該第四密封環結構之間，且其中該第三密封環結構包括二個第二缺口而形成一不連續環結構，且該第二導線穿過該等第二缺口而延伸至該切割道區。
  8. 如申請專利範圍第6項所述之具有測試鍵結構的半導體晶圓，其中該第一測試墊結構及該第二測試墊結構分別具有一測試墊，以接觸一測試探針頭，該測試墊包括：複數個第一開口，排成一第一直線；以及複數個第二開口，排成一第二直線且平行於該第一直線；其中該第一開口及該第二開口為矩形且具有一寬度，且該寬度小於該測試墊與該測試探針頭之間的接觸區域的最大寬度的一半，其中該等第二開口沿平行該第二直線的方向，相對該等第一開口偏移。
  9. 如申請專利範圍第7項所述之具有測試鍵結構的半導體晶圓，其中該半導體基底更包括一第一晶片區及一第二晶片區，該第一密封環區圍繞該第一晶片區且該第二密封環區圍繞該第二晶片區，該第一密封環結構圍繞該第二密封環結構，且該第三密封環結構圍繞該第四密封環結構。
  10. 一種具有測試鍵結構的半導體晶圓，包括：一半導體基底，包括一第一切割道區、垂直該第一切割道區的一第二切割道區及鄰近於該第一切割道區與該第二切割道區的一密封環區；一第一測試墊結構及一第一測試元件，設置於該第一切割道區的該半導體基底上；一第二測試墊結構及一第二測試元件，設置於該第二切割道區的該半導體基底上；一第一導線，設置於該密封環區的該半導體基底上，且該第一導線的兩端分別延伸至該第一切割道區及該第二切割道區而分別電性連接至該第一測試元件及該第二測試墊結構；以及一第二導線，設置於該密封環區的該半導體基底上，且該第二導線的兩端分別延伸至該第一切割道區及該第二切割道區而分別電性連接至該第一測試墊結構及該第二測試元件，其中該第一導線及該第二導線位於該半導體基底上的一介電層內的不同層位。
  11. 如申請專利範圍第10項所述之具有測試鍵結構的半導體晶圓，更包括：一第一密封環結構及一第二密封環結構，設置於該密封環區的該半導體基底上，其中該第一密封環結構圍繞該第二密封環結構，且包括二個第一缺口分別對應於該第一切割道區與該第二切割道區以及二個第二缺口分別對應於該第一切割道區與該第二切割道區而形成一不連續環結構，且其中該第一導線穿過該等第一缺口而延伸至該第一切割道區及該第二切割道區且該第二導線穿過該等第二缺口而延伸至該第一切割道區及該第二切割道區。
  12. 如申請專利範圍第10項所述之具有測試鍵結構的半導體晶圓，其中該第一測試墊結構及該第二測試墊結構分別具有一測試墊，以接觸一測試探針頭，該測試墊包括：複數個第一開口，排成一第一直線；以及複數個第二開口，排成一第二直線且平行於該第一直線；其中該等第二開口沿平行該第二直線的方向，相對該等第一開口偏移，且其中該第一開口及該第二開口為矩形且具有一寬度，且該寬度小於該測試墊與該測試探針頭之間的接觸區域的最大寬度的一半。
TW106143332A 2017-12-11 2017-12-11 具有測試鍵結構的半導體晶圓 TWI650844B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106143332A TWI650844B (zh) 2017-12-11 2017-12-11 具有測試鍵結構的半導體晶圓
CN201810283854.3A CN109904144B (zh) 2017-12-11 2018-04-02 具有测试键结构的半导体晶元
US16/155,496 US10615087B2 (en) 2017-12-11 2018-10-09 Semiconductor wafer with test key structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106143332A TWI650844B (zh) 2017-12-11 2017-12-11 具有測試鍵結構的半導體晶圓

Publications (2)

Publication Number Publication Date
TWI650844B true TWI650844B (zh) 2019-02-11
TW201929179A TW201929179A (zh) 2019-07-16

Family

ID=66214001

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143332A TWI650844B (zh) 2017-12-11 2017-12-11 具有測試鍵結構的半導體晶圓

Country Status (3)

Country Link
US (1) US10615087B2 (zh)
CN (1) CN109904144B (zh)
TW (1) TWI650844B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896878B2 (en) * 2019-06-18 2021-01-19 Nxp B.V. Integrated circuit saw bow break point
KR20210073178A (ko) 2019-12-10 2021-06-18 삼성전자주식회사 스크라이브 레인을 갖는 반도체 소자들 및 그 형성 방법
CN113363240A (zh) * 2021-04-27 2021-09-07 北京智芯微电子科技有限公司 芯片金属线及其制作方法、晶圆
US20220352154A1 (en) * 2021-04-30 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having three-dimensional transistors and seal ring structure with monitoring pattern
CN113270393B (zh) * 2021-05-12 2024-03-15 武汉新芯集成电路制造有限公司 测试键结构及晶圆堆叠结构
CN113380718A (zh) * 2021-05-21 2021-09-10 苏州裕太微电子有限公司 一种芯片布线结构
CN113571498A (zh) * 2021-09-24 2021-10-29 晶芯成(北京)科技有限公司 半导体结构及其测试结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200617553A (en) * 2004-08-24 2006-06-01 Samsung Electronics Co Ltd Array substrate and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2274351A (en) * 1993-01-19 1994-07-20 Digital Equipment Int I.C.Chip carriers
KR100463047B1 (ko) * 2002-03-11 2004-12-23 삼성전자주식회사 반도체 장치의 퓨즈 박스 및 그 제조방법
KR100881109B1 (ko) * 2005-11-24 2009-02-02 가부시키가이샤 리코 스크라이브 라인에 의해 분할된 반도체 칩 및 스크라이브 라인 상에 형성된 공정-모니터 전극 패드를 포함하는 반도체 웨이퍼
JP4333672B2 (ja) * 2005-12-27 2009-09-16 ヤマハ株式会社 電子デバイス
US8704336B2 (en) * 2007-08-31 2014-04-22 Intel Corporation Selective removal of on-die redistribution interconnects from scribe-lines
KR20090024997A (ko) * 2007-09-05 2009-03-10 주식회사 동부하이텍 테스트용 패드 구조 및 테스트용 패드 제작 방법
JP2012256787A (ja) * 2011-06-10 2012-12-27 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9535095B2 (en) * 2013-08-29 2017-01-03 Intel Corporation Anti-rotation for wire probes in a probe head of a die tester
US9570365B2 (en) * 2014-03-14 2017-02-14 Innolux Corporation Display device and test pad thereof
US9601354B2 (en) * 2014-08-27 2017-03-21 Nxp Usa, Inc. Semiconductor manufacturing for forming bond pads and seal rings

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200617553A (en) * 2004-08-24 2006-06-01 Samsung Electronics Co Ltd Array substrate and method of manufacturing the same

Also Published As

Publication number Publication date
TW201929179A (zh) 2019-07-16
CN109904144A (zh) 2019-06-18
US20190181063A1 (en) 2019-06-13
CN109904144B (zh) 2021-04-16
US10615087B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
TWI650844B (zh) 具有測試鍵結構的半導體晶圓
CN101290912B (zh) 半导体装置及其制造方法
US7728418B2 (en) Semiconductor device and manufacturing method thereof
US20090102059A1 (en) Semiconductor device
US11069647B2 (en) Semiconductor wafer, bonding structure and wafer bonding method
KR20090046993A (ko) 반도체 소자 및 그 제조 방법
CN106941091B (zh) 内连线结构、内连线布局结构及其制作方法
US7888777B2 (en) Semiconductor device and method for manufacturing the same
JP4280204B2 (ja) 半導体装置
TW293152B (en) Semiconductor integrated circuit device and fabricating method thereof
TWI578476B (zh) 半導體封裝
CN108155155B (zh) 半导体结构及其形成方法
KR102357937B1 (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
JP4777899B2 (ja) 半導体装置
JP4675147B2 (ja) 半導体装置
TWI720555B (zh) 半導體裝置
TW202230691A (zh) 半導體晶片
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
CN109411407B (zh) 一种半导体器件及其制作方法
JP2006134939A (ja) 半導体装置
US11456253B2 (en) Semiconductor device and method of forming the same
US20240112963A1 (en) Semiconductor structure
US20240128198A1 (en) Semiconductor wafer including alignment key pattern layer including contact pattern layer disposed thereon
TWI722546B (zh) 半導體元件及其製造方法
JP5504311B2 (ja) 半導体装置およびその製造方法