KR20060018730A - 어레이 기판의 제조 방법 및 그의 어레이 기판 - Google Patents
어레이 기판의 제조 방법 및 그의 어레이 기판 Download PDFInfo
- Publication number
- KR20060018730A KR20060018730A KR1020040067235A KR20040067235A KR20060018730A KR 20060018730 A KR20060018730 A KR 20060018730A KR 1020040067235 A KR1020040067235 A KR 1020040067235A KR 20040067235 A KR20040067235 A KR 20040067235A KR 20060018730 A KR20060018730 A KR 20060018730A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- data lines
- static electricity
- data
- data line
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 33
- 230000003068 static effect Effects 0.000 claims abstract description 60
- 230000005611 electricity Effects 0.000 claims abstract description 54
- 239000006185 dispersion Substances 0.000 claims abstract description 37
- 238000007689 inspection Methods 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000009826 distribution Methods 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
Abstract
정전기 위험을 방지하기 위한 어레이 기판의 제조 방법 및 그의 어레이 기판을 제공한다. 어레이 기판은 복수의 데이터 배선들과, 정전기 분산 저항과, 제1 어레이 검사부를 갖는다. 데이터 배선들은 제1 방향으로 형성되고, 정전기 분산 저항은 인접한 제1 데이터 배선과 제2 데이터 배선을 연결하여 외부로부터 유입된 정전기를 분산시킨다. 어레이 검사부는 데이터 배선들에 테스트 신호를 인가하여 어레이 검사를 수행한다. 이에 따라, 데이터 배선 간에 정전기 분산 저항을 형성하여 상호 연결시킴으로써 외부로부터 유입되는 정전기 위험성을 방지할 수 있다.
정전기 분산 저항, 데이터 배선, 2G2D
Description
도 1은 본 발명의 일 실시예에 따른 모기판에 대한 개략적인 평면도이다.
도 2는 도 1의 모기판의 일부분을 발췌한 부분 확대도이다.
도 3은 도 2의 I-I' 라인을 따라서 절단한 단면도이다.
도 4a 내지 도 4d는 어레이 기판의 제조 방법을 설명하기 위한 공정도들이다.
도 5는 본 발명의 다른 실시예에 따른 모기판의 일부분을 발췌한 부분 확대도이다.
<도면의 주요부분에 대한 부호의 설명>
200 : 모기판 100 : 어레이 기판
220 : 제1 어레이 검사부 211 : 제1 정전기 분산 배선
221,222 : 제1 어레이 검사 패드 223,224 : 제1 어레이 검사 배선
250 : 정전기 분산 저항
본 발명은 어레이 기판의 제조방법 및 그의 어레이 기판에 관한 것으로, 보다 상세하게는 정전기에 대한 위험을 방지하기 위한 어레이 기판의 제조방법 및 그의 어레이 기판에 관한 것이다.
일반적으로 액정 표시 패널은 어레이 기판, 상기 어레이 기판과 마주하는 상부 기판, 및 상기 어레이 기판과 상기 상부 기판과의 사이에 개재된 액정층으로 이루어진다. 상기 어레이 기판은 화소 영역과 신호인가영역을 갖는다.
상기 화소 영역은 제1 방향으로 연장된 데이터 배선과 제2 방향으로 연장되어 상기 데이터 배선과 직교하는 스캔 배선, 및 상기 스캔 배선과 데이터 배선에 연결되는 화소 전극을 포함하며, 상기 신호인가영역은 데이터 신호를 인가하는 구동 칩이 실장되는 제1 구동 칩 패드와, 상기 스캔 배선에 스캔 신호를 인가하는 구동 칩이 실장되는 제2 구동 칩 패드를 포함한다.
상기와 같은 어레이 기판은 모기판 상에 다수의 표시 셀로 형성되며, 상기 데이터 배선들의 최단부에는 외부로부터의 유입된 정전기를 분산시키기 위한 정전기 분산 배선이 형성된다. 상기 정전기 분산 배선은 데이터 배선들을 하나의 병렬배선으로 묶음에 따라서 상기 데이터 배선들의 전기적인 동작 상태를 검사하는 어레이 검사(2G2D)시에는 별도의 오픈 공정을 통해서 상기 정전기 분산 배선과 데이터 배선들을 오픈시키는 공정을 수행한다. 이와 같은 오픈 공정 후 상기 데이터 배선들은 전기적으로 플로팅 상태됨에 따라서 외부로부터 유입되는 정전기에 노출되는 문제점을 갖는다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 정전기 위험을 방지하기 위한 어레이 기판의 제조 방법을 제공하는 것이다.
상기 본 발명의 다른 목적은 상기 어레이 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 제1 방향으로 형성된 데이터 배선들과, 제2 방향으로 형성된 스캔 배선들과, 제1 전류 전극이 상기 데이터 배선에 연결되고, 제어 전극이 상기 스캔 배선에 연결된 스위칭 소자를 포함하는 어레이 기판의 제조 방법에서, (a) 상기 데이터 배선들의 단부에 형성되어, 인접한 제1 데이터 배선과 제2 데이터 배선을 연결하는 정전기 분산 저항의 채널층과, 상기 스위칭 소자의 채널층을 형성하는 단계; (b) 제2 금속층으로 상기 데이터 배선들과, 상기 제1 데이터 배선 및 상기 제2 데이터 배선을 각각 연결하는 상기 정전기 분산 저항의 제1 및 제2 전류 전극과, 상기 스위칭 소자의 제1 및 제2 전류 전극을 형성하는 단계; (c) 상기 정전기 분산 저항의 제1 및 제2 전류 전극과, 상기 스위칭 소자의 제1 및 제2 전류 전극 상에 패시베이션층을 형성하는 단계; (d) 상기 패시베이션층의 일부를 제거하여 상기 홀수번째 데이터 배선과 짝수번째 데이터 배선에 대응하여 상기 정전기 분산 저항의 채널층을 분리하는 제1 홀과, 상기 스위칭 소자의 제2 전류전극을 노출시키는 제2 홀을 형성하는 단계; 및 (e) 상기 제2 홀을 통해 상기 스위칭 소자의 제2 전류 전극과 연결되는 화소전극을 형성하는 단계를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 어레이 기판은, 제1 방향으로 형성된 복수의 데이터 배선들과, 인접한 제1 데이터 배선과 제2 데이터 배선을 연결하여 외부로부터 유입된 정전기를 분산시키는 정전기 분산 저항, 및 제2 방향으로 형성되어 상기 데이터 배선들에 테스트 신호를 인가하는 제1 어레이 검사부를 포함한다.
상기 데이터 배선들의 외곽에 제2 방향으로 형성되어 외부로부터 유입된 정전기를 분산시키는 제1 정전기 분산 배선을 더 포함하며, 상기 제1 데이터 배선 및 제2 데이터 배선 중 어느 하나는 상기 제1 정전기 분산 배선과 연결되며, 다른 하나는 상기 제1 정전기 분산 배선과 분리된 것을 특징으로 한다.
이러한 어레이 기판의 제조 방법 및 그의 어레이 기판에 의하면, 데이터 배선 간에 정전기 분산 저항을 형성하여 상호 연결시킴으로써 외부로부터 유입되는 정전기 위험성을 방지할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제1 실시예에 따른 모기판(Mother Board)에 대한 개략적인 평면도이다.
도 1을 참조하면, 모기판(200)은 복수의 어레이 기판(100)과, 제1 및 제2 정전기 분산 배선(Shorting Bar)(211,212), 제1 및 제2 어레이 검사부(220,230) 및 절단선(270)을 포함하며, 또한, 상기 제1 정전기 분산 배선(211)과 제1 어레이 검사부(220) 사이에는 다수의 정전기 분산 저항(미도시)이 형성된다.
어레이 기판(100)은 화소부(110)와, 화소부(110)의 외곽에는 제1 V/I 검사부 (120) 및 제2 V/I 검사부(130)를 갖는다.
화소부(110)는 제1 방향으로 형성된 복수의 데이터 배선들과, 제2 방향으로 형성된 복수의 스캔 배선들과, 상기 데이터 배선과 스캔 배선에 연결되는 스위칭 소자(TFT)와, 상기 스위칭 소자(TFT)에 연결되는 액정 캐패시터(CLC)의 제1 전극(또는 화소전극) 및 스토리지 캐패시터(CST)를 포함한다.
제1 V/I 검사부(120)는 제1 V/I 패드(121)와 제1 V/I 배선(123) 및 복수개의 제1 구동 칩 패드(125)를 갖는다. 제1 구동 칩 패드(125)는 구동 칩을 실장하기 위한 패드로서, 소정 단위로 그룹핑된 데이터 배선들의 집합이다. 제1 V/I 패드(121) 및 제1 V/I 배선(123)은 제1 구동 칩 패드(125)별로 각각 분리되어 형성된다. 제1 V/I 패드(121)는 3D 방식에 따라서 3n-2, 3n-1, 3n(여기서, n=1,2,3,...인 자연수)번째 배선별로 묶은 3개의 패드를 갖는다.
제2 V/I 검사부(130)는 제2 V/I 패드(131)와 제2 V/I 배선(133) 및 복수개의 제2 구동 칩 패드(135)를 갖는다. 제2 구동 칩 패드(135)는 구동 칩이 실장되는 패드로서, 소정 단위의 그룹핑된 스캔 배선들의 집합이다. 제2 V/I 패드(131) 및 제2 V/I 배선(133)은 구동 칩 패드 별로 각각 형성되며, 제2 V/I 패드(131)는 2G 방식에 따라서 2n-1, 2n(여기서, n=1,2,3,...인 자연수)번째 배선별로 묶은 2개의 패드를 갖는다.
제1 정전기 분산 배선(Shorting Bar)(211)은 어레이 기판(100)상에 제1 방향으로 형성된 복수의 데이터 배선들에 외부의 정전기가 직접적으로 유입되는 것을 분산한다. 제1 정전기 분산 배선(211)은 제1 어레이 검사부(220)의 최외곽에 상기 복수의 데이터 배선들을 병렬로 묶는 제2 방향으로 형성된 단일 배선이다(1D 방식). 한편, 2G2D 방식의 어레이 검사를 용이하게 하기 위해서 제1 어레이 검사 배선(223,224)과, 제1 정전기 분산 배선(211) 사이는 오픈 공정을 통해 오프닝된다.
상기 정전기 분산 저항(미도시)은 상기 오픈 공정을 통해 전기적으로 플로팅 상태인 복수의 데이터 배선들 사이에 형성된다. 이하 도 2 내지 도 4d를 참조하여 상세하게 설명한다.
제2 정전기 분산 배선(212)은 어레이 기판(100)상에 제2 방향으로 형성된 복수의 스캔 배선들에 외부의 정전기가 직접적으로 유입되는 것을 차단한다. 제2 정전기 분산 배선(212)은 제2 어레이 검사부(230)의 최외곽에 상기 복수의 스캔 배선들을 병렬로 묶는 제1 방향으로 형성된 단일 배선이다(1G 방식). 한편, 2G2D 방식의 어레이 검사를 용이하게 하기 위해서 제2 어레이 검사 배선(233,234)과, 제2 정전기 분산 배선(212) 사이는 오픈 공정을 통해 오프닝된다.
제1 어레이 검사부(220)는 어레이 기판(100)상에 형성된 복수의 데이터 배선들의 전기적인 동작 상태를 검사하는 테스트 신호가 인가된다. 제1 어레이 검사부(220)는 제1 어레이 검사 패드(221,222)와, 제1 어레이 검사 배선(223,224)을 포함한다.
제1 어레이 검사 패드(221,222)는 2D 방식에 따라서 홀수번째 데이터 배선에 제1 테스트 신호를 인가하는 패드(221)와 짝수번째 데이터 배선에 제2 테스트 신호를 인가하는 패드(222)를 포함한다. 제1 어레이 검사 배선(223,224) 역시, 홀수번째 데이터 배선과 연결되는 배선(223)과 짝수번째 데이터 배선과 연결되는 배선 (224)을 포함한다.
제2 어레이 검사부(230)는 어레이 기판(100)상에 형성된 복수의 스캔 배선들의 전기적인 동작 상태를 검사하는 테스트 신호가 인가된다. 제2 어레이 검사부(230)는 제2 어레이 검사 패드(231,232)와, 제2 어레이 검사 배선(233,234)을 포함한다.
제2 어레이 검사 패드(231,232)는 2G 방식에 따라서 홀수번째 스캔 배선에 제1 테스트 신호를 인가하는 패드(231)와 짝수번째 스캔 배선에 제2 테스트 신호를 인가하는 패드(232)를 포함한다. 제2 어레이 검사 배선(233,234) 역시, 홀수번째 스캔 배선과 연결되는 배선(233)과 짝수번째 스캔 배선과 연결되는 배선(234)을 포함한다.
도 2는 도 1의 모기판의 일부분을 발췌한 부분 확대도이다.
도 1 및 도 2를 참조하면, 모기판(200)은 제1 영역(IR) 및 제2 영역(PR)을 포함한다. 상기 제1 영역(IR)에는 제1 방향으로 형성된 복수의 데이터 배선들의 전기적인 동작 상태를 검사하기 위한 테스트 신호가 인가되는 제1 어레이 검사 인터페이스부가 형성되고, 상기 제2 영역(PR)에는 상기 복수의 데이터 배선들과 연결되는 스위칭 소자들(170) 및 스위칭 소자들(170)에 연결된 화소 전극들(190)을 포함하는 화소부가 형성된다.
구체적으로, 제1 어레이 검사 인터페이스부는 제1 정전기 분산 배선(211), 제1 어레이 검사 패드(221,223), 제1 어레이 검사 배선(222,224) 및 정전기 분산 저항(250)을 포함한다.
제1 정전기 분산 배선(211)은 제1 방향을 갖는 복수의 데이터 배선들(DL1, DL2,..DLm)을 병렬로 연결하는 제2 방향을 갖는 단일 배선이다. 제1 정전기 분산 배선(211)은 외부의 정전기가 직접적으로 복수의 데이터 배선들(DL1, DL2,..DLm)에 인가되는 것을 차단한다.
제1 어레이 검사 패드는 2D 방식에 따라서 제1 패드(221) 및 제2 패드(222)를 포함한다. 제1 패드(221)는 홀수번째 데이터 배선들(DL1,DL3,..)에 인가되는 제1 테스트 신호가 공급된다. 제2 패드(222)는 짝수번째 데이터 배선들(DL2,DL4,..)에 인가되는 제2 테스트 신호가 공급된다.
제1 어레이 검사 배선은 2D 방식에 따라서, 제1 배선(223) 및 제2 배선(224)을 포함한다. 제1 배선(223)은 제1 패드(221)로부터 인가된 제1 테스트 신호를 제1 접촉점(227)을 통해 홀수번째 데이터 배선들(DL1,DL3,..)에 각각 인가한다. 제2 배선(224)은 제2 패드(222)로부터 인가된 제2 테스트 신호를 제2 접촉점(226)을 통해 짝수번째 데이터 배선들(DL2,DL4,..)에 각각 인가한다. 상기 제1 접촉점(227)은 제1 배선(223)과 홀수번째 데이터 배선들(DL1,DL3,..)을 전기적으로 접촉시킨다. 상기 제2 접촉점(226)은 제2 배선(224)과 짝수번째 데이터 배선들(DL2,DL4,..)을 전기적으로 접촉시킨다.
정전기 분산 저항(250)은 상기 제1 정전기 분산 배선(211)과 복수의 데이터 데이터 배선들(DL) 간의 오픈 공정 이후, 상기 데이터 배선들에 유입되는 정전기를 분산시키기 위하여 상기 홀수번째 데이터 배선(DL1,DL3,..)과 짝수번째 데이터 배선(DL2,DL4,..)을 연결한다. 이에 의해 홀수번째 데이터 배선에 유입되는 정전기를 짝수번째 데이터 배선으로 분산시키며, 짝수번째 데이터 배선에 유입되는 정전기를 홀수번째 데이터 배선으로 분산시킨다.
또한, 홀수번째 데이터 배선(DL1,DL3,..)과 짝수번째 데이터 배선(DL2,DL4,..) 사이에 형성된 상기 정전기 분산 저항(250)은 전기적으로는 차단된 상태이다. 이에 의해, 2G2D 어레이 검사 공정시, 홀수번째 데이터 배선(DL1,DL3,..)에 인가되는 테스트 신호가 짝수 데이터 배선(DL2,DL4,..)으로 인가되는 것을 차단함으로써 어레이 검사를 용이하게 할 수 있다.
도 3은 도 2의 I-I' 라인을 따라서 절단한 단면도이다.
도 2 및 도 3을 참조하면, 투명 기판(200)상에 게이트 금속층이 형성되며, 상기 게이트 금속층은 제1 배선(221)과, 제2 배선(222) 및 스위칭 소자(170)의 게이트 전극(171)을 형성한다. 상기 게이트 금속층 위에는 게이트 절연층(282)이 형성된다.
상기 게이트 절연층(282) 위에 정전기 분산 저항(250)의 채널층(251)을 형성하고, 상기 게이트 전극(171) 위에 채널층(173)을 형성한다. 채널층(251,173)은 활성층(251a,173a) 및 저항성 접촉층(251b,173b)으로 이루어진다.
소오스 및 드레인 금속층은 제1 정전기 분산 배선(211)과 복수의 데이터 배선들(DL)과, 상기 홀수번째 데이터 배선(DL1,DL3,..)과 짝수번째 데이터 배선(DL2,DL4,..)에 연결되는 정전기 분산 저항(250)의 소오스 및 드레인 전극(254)과, 스위칭 소자(170)의 소오스 및 드레인 전극(174)을 형성한다. 상기 소오스 및 드레인 금속층 위에는 패시베이션층(284)이 형성되며, 상기 패시베이션층(284) 위에는 절연층(286)이 형성이 형성된다. 물론, 상기 절연층(286)은 형성되지 않을 수도 있다.
게이트 금속층으로 형성된 제2 배선(222)과 소오스 및 드레인 금속층으로 형성된 짝수번째 데이터 배선(DL2,DL4,..)을 서로 연결하기 위해 제2 접촉점(226)이 형성된다. 제2 접촉점(226)은 제2 배선(222)을 노출시키는 콘택홀(EC1)과, 짝수번째 데이터 배선(DL4)을 노출시키는 콘택홀(EC2)을 포함한다. 콘택홀(176)은 스위칭 소자(170)의 드레인 전극(174)을 노출시킨다. 상기 콘택홀들을 형성할 때, 상기 정전기 분산 저항(250)의 채널층(251)을 분리하는 분리홀(256)을 형성하여 상기 홀수번째 데이터 배선(DL3)과 짝수번째 데이터 배선(DL4)을 전기적으로 분리시킨다.
투명 전극층(190)이 형성되면서, 콘택홀(EC1,EC2)을 통해 제2 배선(222)과 짝수번째 데이터 배선(DL4)은 투명 전극층(190)에 의해 전기적으로 연결된다. 또한, 콘택홀(176)을 통해 투명 전극층(190)과 스위칭 소자(170)의 드레인 전극(174)은 전기적으로 연결된다.
도 4a 내지 도 4d는 도 3의 어레이 기판의 제조 방법을 설명하기 위한 공정도들이다.
도 4a를 참조하면, 투명 기판(200) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 게이트 금속층을 형성한다. 상기 게이트 금속층을 포토 리소그래픽(photolithography) 공정으로 패터닝하여 투명 기판(200)상에 제1 배선(221)과 제2 배선(222) 및 스위칭 소자(170)의 게이트 전극(171)을 형성한다.
이후, 투명 기판(200)상에 형성된 게이트 금속층을 덮도록 게이트 절연층(282)을 증착한다. 게이트 절연층(282)은 질화 실리콘 또는 산화 실리콘과 같은 절연물질로 형성한다.
도 4b를 참조하면, 게이트 절연층(282) 위에 활성층(251a,173a) 및 저항성 접촉층(251b,173b)을 순차적으로 증착한다.
활성층(251a,173a) 및 저항성 접촉층(251b,173b)을 홀수번째 데이터 배선(DL3)과 짝수번째 데이터 배선(DL4) 사이에 형성되는 정전기 분산 저항(250)에 대응하는 부분과, 스위칭 소자(170)의 게이트 전극(171)에 대응하는 부분에만 잔류하도록 포토 리소그래픽 공정으로 패터닝한다. 여기서, 포토 리소그래픽 공정은 포토 레지스트 도포, 포토 레지스트 패터닝, 노광, 현상, 에천트를 이용한 식각과정 등을 포함한다.
이후, 저항성 접촉층(251b,173b)을 덮도록 소오스 및 드레인 금속층을 증착하고, 포토 레지스트 노광 및 현상하여 포토 레지스트 패턴(미도시)을 형성한다. 상기 포토 레지스트 패턴(미도시)을 마스크로 하여 소오스 및 드레인 금속층을 식각한다.
이에 의해 소오스 및 드레인 금속층은 제1 정전기 분산 배선(211)과, 복수의 데이터 배선들(DL)과, 상기 홀수번째 데이터 배선(DL3)과 짝수번째 데이터 배선(DL4)에 연결되는 정전기 분산 저항(250)의 소오스 및 드레인 전극(254)과, 스위칭 소자(170)의 소오스 및 드레인 전극(174)을 형성한다. 이후, 스위칭 소자(170)는 소오스 및 드레인 전극(174)을 마스크로 하여 노출된 저항성 접촉층(173b)을 식각 하여 채널층(173)을 형성한다.
도 4c를 참조하면, 소오스 및 드레인 금속층 위에 패시베이션층(284)이 형성되며, 상기 패시베이션층(284) 위에는 절연층(286)이 형성된다. 물론, 상기 절연층(286)은 형성되지 않을 수도 있다. 이후, 포토 리소그래픽 공정으로 패시베이션층(284) 및 절연층(286)에 콘택홀들을 형성한다.
도 4d를 참조하면, 정전기 분산 저항(250)을 홀수번째 데이터 배선(DL3)과 짝수번째 데이터 배선(DL4)에 대해서 상호 분리시키기 위해 활성층(251a)과 저항성 접촉층(251b)를 분리하기 위한 분리홀(256)을 형성한다. 이에 의해 홀수번째 데이터 배선(DL3)과 짝수번째 데이터 배선(DL4) 사이를 연결하는 정전기 분산 저항(250)은 실질적으로 전기적으로 분리된 상태가 된다. 이에 의해 홀수번째 데이터 배선(DL3)과 짝수번째 데이터 배선(DL4) 간의 누설전류를 방지한다.
또한, 콘택홀(EC1)은 게이트 금속층으로 형성된 제2 배선(222)을 노출시키고, 콘택홀(EC2)은 소오스 및 드레인 금속층으로 형성된 짝수번째 데이터 배선(DL4)을 노출시킨다. 또한, 콘택홀(176)은 스위칭 소자(170)의 드레인 전극(174)을 노출시킨다.
이 후, 절연층(286) 위에 투명한 전도성 물질인 투명 전극층(190)을 증착하여 패터닝한다. 상기 투명한 전도성 물질인 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-아연-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide)를 증착하여 패터닝한다. 물론, 상기 절연층(286)이 형성되지 않는 경우에는 패시베이션층(284) 위에 투명 전극층(190)이 형성된다.
따라서, 접촉점(226)에 의해 제2 배선(222)과 짝수번째 데이터 배선(DL4)을 투명 전극층(190)에 의해 전기적으로 연결된다. 또한, 콘택홀(176)에 의해 스위칭 소자(170)의 드레인 전극(174)과 투명 전극층(또는 화소 전극)(190)과 전기적으로 연결된다.
도 5는 본 발명의 다른 실시예에 따른 모기판의 일부분을 발췌한 부분 확대도이다. 도 5를 참조하면, 상기한 도 2에 도시된 일 실시예에 따른 표시패널용 모기판에 도시된 동일부재에 대해서는 동일한 도면부호를 부여하여 설명한다.
도시된 바와 같이, 모기판은 어레이 검사 인터페이스부와, 복수의 데이터 배선들에 연결되는 스위칭 소자들(170)과, 상기 스위칭 소자들(170)에 연결된 화소 전극들(190)을 포함하는 화소부가 형성된다. 구체적으로 제1 어레이 검사 인터페이스부는 정전기 분산 배선(211)과, 제1 어레이 검사 패드(221,223)와, 제1 어레이 검사 배선(222,224) 및 정전기 분산 저항(250)을 포함한다.
제1 정전기 분산 배선(211)은 제1 방향을 갖는 복수의 데이터 배선들(DL1, DL2,..DLm)에 대해 제2 방향을 형성된 단일 배선이다. 제1 정전기 분산 배선(211)은 홀수번째 데이터 배선들 및 짝수번째 데이터 배선들 중 어느 하나와 연결되고, 다른 하나와는 분리된 구조를 갖는다. 여기서는 도시된 바와 같이, 홀수번째 데이터 배선들이 상기 제1 정전기 분산 배선(211)과 연결되고, 짝수번째 데이터 배선들이 상기 제2 정전기 분산 배선(211)과 분리된 구조이다.
제1 어레이 검사 패드는 2D 방식에 따라서 제1 패드(221) 및 제2 패드(222)를 포함한다. 제1 패드(221)는 홀수번째 데이터 배선들(DL1,DL3,..)에 인가되는 제 1 테스트 신호가 공급된다. 제2 패드(222)는 짝수번째 데이터 배선들(DL2,DL4,..)에 인가되는 제2 테스트 신호가 공급된다.
제1 어레이 검사 배선은 2D 방식에 따라서, 제1 배선(223) 및 제2 배선(224)을 포함한다. 제1 배선(223)은 제1 패드(221)로부터 인가된 제1 테스트 신호를 제1 접촉점(227)을 통해 홀수번째 데이터 배선들(DL1,DL3,..)에 각각 인가한다. 제2 배선(224)은 제2 패드(222)로부터 인가된 제2 테스트 신호를 제2 접촉점(226)을 통해 짝수번째 데이터 배선들(DL2,DL4,..)에 각각 인가한다. 상기 제1 접촉점(227)은 제1 배선(223)과 홀수번째 데이터 배선들(DL1,DL3,..)을 전기적으로 접촉시킨다. 상기 제2 접촉점(226)은 제2 배선(224)과 짝수번째 데이터 배선들(DL2,DL4,..)을 전기적으로 접촉시킨다.
정전기 분산 저항(250)은 복수의 데이터 배선들(DL)의 단부에 형성된다. 즉, 홀수번째 데이터 배선(DL1,DL3,..)과 짝수번째 데이터 배선(DL2,DL4,..) 사이를 연결하도록 형성한다. 즉, 상기 제1 정전기 분산 배선(211)과 연결된 홀수번째 데이터 배선들과 상기 제1 정전기 분산 배선(211)과 연결되지 않은 짝수번째 데이터 배선들 사이에 상기 정전기 분산 저항(250)을 형성한다.
이에 의해 짝수번째 데이터 배선에 유입되는 정전기를 홀수번째 데이터 배선으로 분리시킴으로써 정전기에 의한 위험성을 막을 수 있다.
또한, 상기 정전기 분산 저항(250)은 기계적으로는 상기 홀수번째 데이터 배선과 짝수번째 데이터 배선을 연결하고 있지만, 전기적으로는 분리된 상태이다. 따라서, 2G2D 어레이 검사 공정시, 홀수번째 데이터 배선(DL1,DL3,..)에 인가되는 테 스트 신호가 짝수 데이터 배선(DL2,DL4,..)으로 인가되는 것을 방지함으로써 어레이 검사를 용이하게 할 수 있다.
또한, 이상의 실시예에서는 홀수번째 데이터 배선과 짝수번째 데이터 배선사이에 정전기 분산 저항을 형성하는 경우를 예로 하였으나, 인접한 데이터 배선간에 상기 정전기 분산 저항을 형성할 수 있음은 당연하다. 예컨대, 첫 번째 데이터 배선(DL1)과 두 번째 데이터 배선(DL2) 사이에, 두 번째 데이터 배선(DL2)과 세 번째 데이터 배선(DL3) 사이에, 이와 같은 방식으로 인접한 데이터 배선들 사이에 정전기 분산 저항을 형성하여 기계적으로는 상호 연결되고, 전기적으로 상호 분리된 구조를 갖도록 형성한다.
이에 의해 실질적으로 플로팅 상태인 복수의 데이터 배선들에 유입되는 정전기를 분산시킴으로써 정전기 위험성을 극복할 수 있다. 또한, 전기적으로 인접한 데이터 배선들을 분리시킴으로써 2G2D 검사를 용이하게 할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 전기적으로 플로팅 상태에 있는 복수의 데이터 배선들 사이에 정전기 분산 저항을 형성하여 외부로부터 유입되는 정전기를 분사시킨다. 이에 의해 복수의 데이터 배선들을 정전기의 위험성으로부터 해결할 수 있다.
또한, 상기 정전기 분산 저항은 상기 복수의 데이터 배선들과 전기적으로 차단된 상태이므로 연결된 데이터 배선간의 누설전류를 방지할 수 있다. 이에 의해 2G2D 검사 공정을 용이하게 할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (9)
- 제1 방향으로 형성된 데이터 배선들과, 제2 방향으로 형성된 스캔 배선들과, 제1 전류 전극이 상기 데이터 배선에 연결되고, 제어 전극이 상기 스캔 배선에 연결된 스위칭 소자를 포함하는 어레이 기판의 제조 방법에서,(a) 상기 데이터 배선들의 단부에 형성되어, 인접한 제1 데이터 배선과 제2 데이터 배선을 연결하는 정전기 분산 저항의 채널층과, 상기 스위칭 소자의 채널층을 형성하는 단계;(b) 제2 금속층으로 상기 데이터 배선들과, 상기 제1 데이터 배선 및 상기 제2 데이터 배선을 각각 연결하는 상기 정전기 분산 저항의 제1 및 제2 전류 전극과, 상기 스위칭 소자의 제1 및 제2 전류 전극을 형성하는 단계;(c) 상기 정전기 분산 저항의 제1 및 제2 전류 전극과, 상기 스위칭 소자의 제1 및 제2 전류 전극 상에 패시베이션층을 형성하는 단계;(d) 상기 패시베이션층의 일부를 제거하여 상기 제1 데이터 배선 및 상기 제2 데이터 배선에 대응하여 상기 정전기 분산 저항의 채널층을 분리하는 제1 홀과, 상기 스위칭 소자의 제2 전류전극을 노출시키는 제2 홀을 형성하는 단계; 및(e) 상기 제2 홀을 통해 상기 스위칭 소자의 제2 전류 전극과 연결되는 화소전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
- 제1항에 있어서,상기 스위칭 소자의 제어 전극과, 상기 홀수번째 데이터 배선들에 제1 테스트 신호를 인가하는 제1 검사 배선과, 짝수번째 데이터 배선들에 제2 테스트 신호를 인가하는 제2 검사 배선을 형성하는 단계를 더 포함하는 어레이 기판의 제조 방법.
- 제1항에 있어서, 상기 단계(b)에서는,상기 데이터 배선들의 외곽에 제2 방향으로 형성되어 외부로부터 유입된 정전기를 분산시키는 정전기 분산 배선을 형성하며,상기 제1 데이터 배선 및 제2 데이터 배선 중 어느 하나는 상기 정전기 분산 배선과 연결되며, 다른 하나는 상기 정전기 분산 배선과 분리된 것을 특징으로 하는 어레이 기판의 제조 방법.
- 제1항에 있어서, 상기 단계(d)에서,상기 홀수번째 데이터 배선과 상기 제1 검사 배선을 연결하는 제1 접촉홀을 형성하고, 상기 짝수번째 데이터 배선과 상기 제2 검사 배선을 연결하는 제2 접촉홀을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
- 제4항에 있어서, 상기 단계(e)에서,투명전극층을 이용하여 상기 제1 접촉홀과 상기 제2 접촉홀을 통해 상기 홀수번째 데이터 배선과 상기 제1 검사 배선을 연결하고, 상기 짝수번째 데이터 배선 과 상기 제2 검사 배선을 연결하는 것을 특징으로 하는 어레이 기판의 제조 방법.
- 제1 방향으로 형성된 복수의 데이터 배선들;인접한 제1 데이터 배선과 제2 데이터 배선을 연결하여 외부로부터 유입된 정전기를 분산시키는 정전기 분산 저항; 및상기 데이터 배선들에 테스트 신호를 인가하여 검사하는 제1 어레이 검사부를 포함하는 어레이 기판.
- 제6항에 있어서, 상기 데이터 배선들의 외곽에 제2 방향으로 형성되어 외부로부터 유입된 정전기를 분산시키는 제1 정전기 분산 배선을 더 포함하며,상기 제1 데이터 배선 및 제2 데이터 배선 중 어느 하나는 상기 제1 정전기 분산 배선과 연결되며, 다른 하나는 상기 제1 정전기 분산 배선과 분리된 것을 특징으로 하는 어레이 기판.
- 제7항에 있어서, 상기 홀수번째 데이터 배선들이 상기 제1 정전기 분산 배선에 연결되고, 짝수번째 데이터 배선들 상기 제1 정전기 분산 배선과 분리된 경우,상기 정전기 분산 저항은 상기 홀수번째 데이터 배선과 짝수번째 데이터 배선의 단부 사이에 형성되어 상기 짝수번째 데이터 배선으로 유입되는 정전기를 분산시키는 것을 특징으로 하는 어레이 기판.
- 제6항에 있어서,제2 방향으로 형성된 복수의 스캔 배선들;상기 스캔 배선들의 외곽에 상기 제1 방향으로 형성되어 외부로부터 유입된 정전기를 분산시키는 제2 정전기 분산 배선; 및상기 제1 방향으로 형성되어 상기 스캔 배선들에 테스트 신호를 인가하는 제2 어레이 검사부를 더 포함하는 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040067235A KR20060018730A (ko) | 2004-08-25 | 2004-08-25 | 어레이 기판의 제조 방법 및 그의 어레이 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040067235A KR20060018730A (ko) | 2004-08-25 | 2004-08-25 | 어레이 기판의 제조 방법 및 그의 어레이 기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060018730A true KR20060018730A (ko) | 2006-03-02 |
Family
ID=37126313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040067235A KR20060018730A (ko) | 2004-08-25 | 2004-08-25 | 어레이 기판의 제조 방법 및 그의 어레이 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060018730A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110106492A (ko) * | 2010-03-23 | 2011-09-29 | 삼성전자주식회사 | 표시 기판 및 이의 제조 방법 |
| KR20140075920A (ko) * | 2012-12-11 | 2014-06-20 | 엘지디스플레이 주식회사 | 표시장치 |
| WO2016155258A1 (en) * | 2015-03-30 | 2016-10-06 | Boe Technology Group Co., Ltd. | Array substrates, methods for fabricating the same, and display device containing the same |
-
2004
- 2004-08-25 KR KR1020040067235A patent/KR20060018730A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110106492A (ko) * | 2010-03-23 | 2011-09-29 | 삼성전자주식회사 | 표시 기판 및 이의 제조 방법 |
| KR20140075920A (ko) * | 2012-12-11 | 2014-06-20 | 엘지디스플레이 주식회사 | 표시장치 |
| WO2016155258A1 (en) * | 2015-03-30 | 2016-10-06 | Boe Technology Group Co., Ltd. | Array substrates, methods for fabricating the same, and display device containing the same |
| US9806103B2 (en) | 2015-03-30 | 2017-10-31 | Boe Technology Group Co., Ltd. | Array substrates, methods for fabricating the same, and display device containing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101051012B1 (ko) | 표시 패널용 모기판 및 그의 제조 방법 | |
| KR100796749B1 (ko) | 액정 표시 장치용 박막 트랜지스터 어레이 기판 | |
| TWI388912B (zh) | 製造陣列基板之方法 | |
| KR20090126052A (ko) | 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 | |
| US20080074137A1 (en) | Display substrate and method of manufacturing a motherboard for the same | |
| KR20010008892A (ko) | 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법. | |
| KR20110045777A (ko) | 표시 패널 | |
| KR101157973B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| JP6218949B2 (ja) | アクティブマトリクス基板および液晶パネル | |
| KR100490040B1 (ko) | 두개이상의쇼팅바를갖는액정표시장치및그제조방법 | |
| KR101015459B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 및 표시장치 | |
| KR20090047721A (ko) | 유기전계 발광소자용 어레이 기판 및 그 제조방법 | |
| KR100656900B1 (ko) | 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 | |
| KR100318541B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20060018730A (ko) | 어레이 기판의 제조 방법 및 그의 어레이 기판 | |
| KR101217666B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR20080047790A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20080008569A (ko) | 액정 표시 장치, 그 제조 방법 및 트리밍 방법 | |
| KR20000014539A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100318540B1 (ko) | 액정표시장치및그제조방법 | |
| KR20060029832A (ko) | 표시장치용 기판 및 그의 제조방법 | |
| KR20060024530A (ko) | 표시장치용 기판 및 그의 제조방법 | |
| KR20060080267A (ko) | 표시 패널용 기판 | |
| KR100580401B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100508031B1 (ko) | 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |