KR101013992B1

KR101013992B1 - 인쇄회로기판 제조방법

Info

Publication number: KR101013992B1
Application number: KR1020080120966A
Authority: KR
Inventors: 강명삼; 박정현; 김지은
Original assignee: 삼성전기주식회사
Priority date: 2008-12-02
Filing date: 2008-12-02
Publication date: 2011-02-14
Also published as: US8197702B2; KR20100062361A; US20100132876A1

Abstract

인쇄회로기판 제조방법이 개시된다. 층간 접속을 위한 비아를 포함하는 인쇄회로기판을 제조하는 방법으로서, 캐리어의 일면에 회로패턴을 형성하는 단계; 캐리어의 일면을 절연체의 일면에 압착하는 단계; 캐리어를 제거하는 단계; 회로패턴의 일단을 가공하여 절연체를 관통하는 홀을 형성하는 단계; 홀의 내부에, 비아에 상응하도록 도전성 물질을 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, 회로패턴의 밀집도를 높여 제품의 소형화 및 고밀도화를 구현할 수 있다.

인쇄회로기판, 랜드리스, 매립

Description

인쇄회로기판 제조방법{Manufacturing method of Printed Circuit Board}

본 발명은 인쇄회로기판 제조방법에 관한 것이다.

전자 산업의 발달에 따라 전자부품의 고기능화, 소형화에 대한 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판 또한 회로패턴의 고밀도화가 요구되고 있으며, 이에 다양한 미세 회로패턴 구현 공법이 고안, 제시되어 적용되고 있다.

일 예로, 회로패턴이 절연체의 표면에 형성되는 종래의 구조가 고밀도회로(20/20um 이하)에 적용되는 경우, 여러 문제점들이 제시되어, 이에 대한 대안으로 회로패턴이 절연체에 매립되는 구조가 제시되었다. 이를 위해 별도의 캐리어 위에 회로패턴을 형성한 후에, 캐리어를 절연체에 압착하여 회로패턴을 절연체에 전사하는 회로형성 공법이 나타났다.

그런데, 이러한 종래기술에 따르면, 층간 접속을 위한 비아를 형성하기 위하여 레이저 드릴 등을 이용하여 홀을 가공하는 과정에서, 과도한 에너지의 사용으로 인하여, 애초에 의도한 홀의 형상을 확보하지 못하는 것과 같은 여러 가지 문제점 이 발생하게 된다. 이러한 문제점은 회로패턴이 절연체에 매립되어 있는 구조를 통해 구현하고자 했던 구조적인 장점을 실현하는 데에 있어 걸림돌로 취급되고 있는 실정이다.

도 1 내지 도 7은 종래기술에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다. 종래기술에 따르면, 도 1 내지 도 7에 도시된 바와 같이, 절연재(1)의 양면에 동박(2)이 부착되어 있는 동박적층판에 레이저 가공을 하여 홀(3)을 형성한 다음, 홀의 내벽에 무전해 동도금을 통해 시드층(4)을 형성한다. 그리고 나서, 드라이필름을 도포한 후 노광/현상을 거쳐 도금레지스트(5)를 형성한 다음, 전해도금을 이용하여 회로패턴(7)을 형성한다. 이 후, 도금레지스트(5)를 제거하고, 시드층(4) 및 동박(2)을 에칭한다.

이러한 종래기술에 따르면, 회로패턴을 형성하기 위한 전기동도금 시 도금 두께 편차가 발생하게 되며, 시드층을 에칭하는 과정에서 과에칭에 의하여 회로두께 편차가 더 심화되고, 회로 폭 편차가 커지게 되는 등의 문제점이 발생하게 된다.

본 발명은 고밀도 배선이 요구되는 인쇄회로기판에 있어서 보다 배선밀도를 높이기 위하여 랜드가 제거된 형태의 인쇄회로기판을 제조하는 방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 층간 접속을 위한 비아를 포함하는 인쇄회로기판을 제조하는 방법으로서, 캐리어의 일면에 회로패턴을 형성하는 단계; 캐리어의 일면을 절연체의 일면에 압착하는 단계; 캐리어를 제거하는 단계; 회로패턴의 일단을 가공하여 절연체를 관통하는 홀을 형성하는 단계; 홀의 내부에, 비아에 상응하도록 도전성 물질을 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.

홀이 가공되는 회로패턴의 일단에는 비아랜드(via land)가 형성되어 있지 않을 수 있다.

한편, 캐리어는 금속 재질로 이루어질 수 있고, 회로패턴을 형성하는 단계는, 캐리어의 일면에, 캐리어와 상이한 재질의 장벽층(barrier)을 형성하는 단계; 장벽층 상에 회로패턴을 형성하는 단계를 포함할 수 있다.

이 때, 장벽층 상에 장벽층과 상이한 재질의 제1 시드층을 형성하는 단계를 더 수행할 수 있으며, 회로패턴은 전해도금을 통해 제1 시드층 상에 형성될 수 있다.

또한, 홀의 내부에 도전성 물질을 형성하는 단계는, 홀의 내벽 및 장벽층의 표면에 제2 시드층을 형성하는 단계; 전해도금을 통하여, 홀의 내부 및 장벽층 상에 도전성 물질을 형성하는 단계; 장벽층 상에 형성된 도전성 물질을 제거하는 단계; 및 장벽층을 제거하는 단계를 포함할 수 있다.

도전성 물질을 형성하는 단계는, 홀 내부가 충전(充塡) 되도록 수행될 수 있 다.

본 발명의 바람직한 실시예에 따르면, 회로패턴의 밀집도를 높여 제품의 소형화 및 고밀도화를 구현할 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

이하, 본 발명에 따른 인쇄회로기판 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 9 내지 도 25는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다. 도 9 내지 도 22를 참조하면, 캐리어(10), 장벽층(12), 제1 시드층(14), 도금레지스트(16), 회로패턴(18), 절연체(20), 홀(30), 제2 시드층(40), 도전성 물질(42, 44), 솔더레지스트(50)가 도시되어 있다.

먼저, 캐리어(10)의 일면에 회로패턴(18)을 형성한다(S110). 캐리어(10)의 일면에 형성되는 회로패턴(18)은 캐리어(10)에 의해 이동되어 추후에 절연체(20)에 매립된다. 이하에서는 캐리어(10)에 회로패턴(18)을 형성하는 방법에 대해 간략히 설명하도록 한다.

우선, 도 9에 도시된 바와 같이, 캐리어(10)의 일면에 장벽층(12, barrier)을 형성한다(S112). 캐리어(10)에 장벽층(12)을 형성하는 방법으로, 도금법을 이용할 수도 있고, 박막 타입의 자재를 캐리어(10)에 압착하는 방법을 이용할 수도 있다.

장벽층(12)은 캐리어(10)와 상이한 재질, 보다 구체적으로는 캐리어(10)가 반응하는 에칭액에 대해 반응하지 않는 재질로 이루어진다. 예를 들면, 캐리어(10)가 구리(Cu)로 이루어지는 경우, 장벽층(12)은 니켈(Ni), 크롬(Cr), 알루미늄(Al) 등과 같은 재질로 이루어질 수 있다. 이를 통해, 장벽층(12)은 추후에 에칭장벽(etch-stop)으로서의 기능을 수행할 수 있게 된다.

그리고 나서, 역시 도 9에 도시된 바와 같이, 장벽층(12) 상에 제1 시드 층(14)을 형성한다(S114). 제1 시드층(14) 역시 장벽층(12)과 상이한 재질, 보다 구체적으로는 캐리어(10)가 반응하는 에칭액에 대해 반응하지 않는 재질로 이루어진다. 예를 들어, 전술한 바와 같이, 장벽층(12)이 니켈(Ni), 크롬(Cr), 알루미늄(Al) 등과 같은 재질로 이루어지는 경우, 제1 시드층(14)은 구리 재질로 이루어질 수 있다. 이와 같은 구리 재질의 제1 시드층(14)을 형성하기 위해, 무전해 동도금과 같은 방법을 이용할 수 있다.

이 후, 도금레지스트(16)를 이용한 전해도금을 통해 제1 시드층(14) 상에 회로패턴(18)을 형성한다(S116). 즉, 도 9에 도시된 바와 같이 제1 시드층(14)의 표면에 패터닝 된 도금레지스트(16)를 형성한 후, 도 10에 도시된 바와 같이 전해도금을 수행하여 회로패턴(18)을 형성하고 나서, 도 11에 도시된 바와 같이 도금레지스트(16)를 제거함으로써 회로패턴(18)을 형성할 수 있다. 이와 같이 전해도금을 이용하여 회로패턴(18)을 형성하는 경우, 패턴 사이의 피치를 미세화할 수 있어, 고밀도 회로를 구현하는 데에 유리하다.

이러한 과정을 통해 회로패턴(18)을 형성한 다음, 캐리어(10)의 일면을 절연체(20)의 일면에 압착한 후(S120), 캐리어(10)를 제거한다(S130). 즉, 도 12에 도시된 바와 같이 캐리어(10)와 절연체(20)를 정렬한 다음, 도 13에 도시된 바와 같이 이들을 압착하여 회로패턴(18)이 절연체(20)에 매립되도록 한 후, 도 14에 도시된 바와 같이 캐리어(10)를 제거하는 것이다.

캐리어(10)를 제거하는 방법으로는 기계적인 연마 방법을 이용할 수도 있으나, 본 실시예에서는 에칭액을 이용한 화학적인 방법을 제시하도록 한다. 니켈, 크 롬 등과 같은 재질의 장벽층(12)이 아래에 배치된 상태에서, 구리 등과 같은 재질의 캐리어(10)에 대해 에칭액을 이용한 에칭을 수행하게 되면, 해당 에칭액이 장벽층(12)에는 영향을 주지 못하므로, 장벽층(12)은 에칭장벽(etch-stop)으로서의 기능을 수행할 수 있게 되어, 에칭 깊이 제어를 보다 효율적으로 수행할 수 있게 되기 때문이다.

그 다음으로, 도 16에 도시된 바와 같이, 회로패턴(18)의 일단(18')을 가공하여 절연체(20)를 관통하는 홀(30)을 형성한다(S140). 이 때, 홀(30)이 가공되는 회로패턴(18)의 일단(18')에는 비아랜드가 형성되지 않을 수 있다. 즉, 도 15에 도시된 바와 같이, 별도의 비아랜드가 형성되지 않은 회로패턴(18)의 일단(18')을 가공하여 홀(30)을 형성하는 것이다.

별도의 비아랜드가 형성되지 않은 영역(18')을 가공하여 비아를 형성하는 경우, 랜드리스 비아 구조를 구현할 수 있게 되어, 고밀도의 회로패턴(18)을 용이하게 구현할 수 있게 된다. 홀(30)을 형성하기 위하여 기계적인 드릴이 이용될 수 있으며, 가공되는 홀(30)은, 도 17에 도시된 바와 같이, 회로패턴(18)의 일단(18')을 중심으로 하는 원 형상일 수 있다.

이렇게 홀(30)을 가공한 다음, 홀(30)의 내부에 비아에 상응하도록 도전성 물질을 형성한다(S150). 이에 대해 보다 구체적으로 설명하면 다음과 같다.

우선, 홀(30)의 내벽 및 장벽층(12)의 표면에 제2 시드층(40)을 형성한다(S152, 도 18). 이러한 제2 시드층(40)을 형성하기 위하여 무전해 동도금과 같은 방법을 이용할 수 있다.

제2 시드층(40)을 형성한 다음에는, 전해도금을 통하여, 홀(30)의 내부 및 장벽층(12) 상에 각각 도전성 물질(42, 44)을 형성한다(S164, 도 19). 이 때, 이러한 공정은 홀(30)의 내부에 구리와 같은 도전성 물질(42)이 충전(充塡)되도록 수행될 수 있다. 즉, 홀(30) 내부에 도전성 물질(42)이 가득 찰 때까지 전해도금을 수행할 수 있는 것이다. 홀(30) 내부에 형성되는 도전성 물질(42)은 추후 층간 도통을 구현하는 비아로서의 기능을 수행하게 되므로, 기 형성된 홀(30) 내부에 도전성 물질(42)을 가득 채움으로써, 층간도통의 신뢰성을 확보하는 데에 유리한 구조를 형성할 수 있게 된다.

이 후, 장벽층(12) 상에 형성된 도전성 물질(44)을 제거한다(S156, 도 20). 장벽층(12) 상의 도전성 물질(44)을 제거하는 방법으로, 본 실시예에서는 에칭액을 이용하는 화학적인 방법을 제시한다. 니켈, 크롬 등과 같은 재질의 장벽층(12)이 아래에 배치된 상태에서, 구리 등과 같은 재질의 도전성 물질(44)에 대해 에칭액을 이용한 에칭을 수행하게 되면, 해당 에칭액이 장벽층(12)에는 영향을 주지 못하므로, 장벽층(12)은 에칭장벽(etch-stop)으로서의 기능을 수행할 수 있게 되어, 에칭 깊이 제어를 보다 효율적으로 수행할 수 있게 되기 때문이다.

그리고 나서, 장벽층(12)을 제거한다(S158, 도 21). 장벽층(12)을 제거하는 방법으로는, 역시 에칭액을 이용한 화학적인 방법을 이용할 수 있다. 장벽층(12)과 그 아래에 위치한 제1 시드층(14)은 서로 에칭액에 대한 반응성이 상이하므로, 제1 시드층(14)에는 별다른 영향을 주지 않고 장벽층(12)만을 효율적으로 제거할 수 있게 된다.

이 후, 플래시 에칭 등을 통하여 제1 시드층(14)을 제거한 다음(S160, 도 22), 최외곽에 솔더레지스트(50)를 형성하고, 필요한 영역에 대한 표면처리를 수행한다(S170, 도 23).

한편, 도 9 내지 도 22에서는 양면기판을 제조하는 경우를 예로 들어 설명을 하였으나, 도 24 및 도 25에 도시된 바와 같이, 별도의 내층기판(60) 상에 절연체(20)를 추가로 적층하는 방법을 통하여, 다층인쇄회로기판을 제조할 수도 있음은 물론이다. 이 경우, 회로패턴(18)이 모두 절연체(20)에 매립될 수도 있으나(도 24 참조), 일부 회로패턴(18)은 절연체(20)에 매립되고 나머지 회로패턴(18a)은 내층기판(60)에 매립될 수도 있다(도 25 참조).

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1 내지 도 7은 종래기술에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.

도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.

도 9 내지 도 25는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.

<도면의 주요부분에 대한 부호의 설명>

10: 캐리어

12: 장벽층

14: 제1 시드층

16: 도금레지스트

18: 회로패턴

20: 절연체

30: 홀

40: 제2 시드층

42, 44: 도전성 물질

50: 솔더레지스트

Claims

층간 접속을 위한 비아를 포함하는 인쇄회로기판을 제조하는 방법으로서,

캐리어의 일면에 회로패턴을 형성하는 단계;

상기 캐리어의 일면을 절연체의 일면에 압착하는 단계;

상기 캐리어를 제거하는 단계;

비아랜드가 형성되어 있지 않은 상기 회로패턴의 일단을 가공하여 상기 절연체를 관통하는 홀을 형성하는 단계;

상기 홀의 내부에 도전성 물질을 형성하여 랜드리스(landless) 구조의 비아를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
삭제
제1항에 있어서,

상기 캐리어는 금속 재질이며,

상기 회로패턴을 형성하는 단계는,

상기 캐리어의 일면에, 상기 캐리어와 상이한 재질의 장벽층(barrier)을 형성하는 단계;

상기 장벽층 상에 상기 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제3항에 있어서,

상기 장벽층 상에 상기 장벽층과 상이한 재질의 제1 시드층을 형성하는 단계를 더 포함하며,

상기 회로패턴은 전해도금을 통해 상기 제1 시드층 상에 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
제3항에 있어서,

상기 홀의 내부에 도전성 물질을 형성하는 단계는,

상기 홀의 내벽 및 상기 장벽층의 표면에 제2 시드층을 형성하는 단계;

전해도금을 통하여, 상기 홀의 내부 및 상기 장벽층 상에 도전성 물질을 형성하는 단계;

상기 장벽층 상에 형성된 도전성 물질을 제거하는 단계; 및

상기 장벽층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,

상기 도전성 물질을 형성하는 단계는, 상기 홀 내부가 충전(充塡) 되도록 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.