KR100997801B1 - 인쇄회로기판 제조방법 - Google Patents

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. (a) 절연체의 표면에 수지층이 형성된 형태의 절연기판을 준비하는 단계; (b) 절연기판의 상하를 관통하는 관통홀을 가공하는 단계; (c) 관통홀에 도전물질을 충전하는 단계; (d) 수지층에 금속층을 적층하는 단계; (e) 도전물질의 표면이 노출되도록 금속층의 일부를 제거하여, 회로패턴을 형성하는 단계; 및 (f) 회로패턴이 수지층에 매립되도록, 회로패턴을 압착하는 단계를 포함하는 인쇄회로기판 제조방법은, 박형의 인쇄회로기판을 제조할 수 있으며, 고밀도 회로패턴의 신뢰성을 향상시킬 수 있다.

인쇄회로기판, 압착, 수지층

Description

인쇄회로기판 제조방법{Manufacturing method for printed circuit board}

본 발명은 인쇄회로기판 제조방법에 관한 것이다.

전자산업이 발달함에 따라 고집적 반도체가 개발되고 전자부품의 소형화, 박형화가 가속되어 이러한 전자부품들이 실장되는 인쇄회로 기판에도 소형화, 박형화, 고밀도화가 요구되고 있다. 이를 위하여 인쇄회로 기판의 배선을 미세화하고, 비아의 간격을 세밀화하기 위한 노력들이 지속되고 있다.

고밀도 기판의 층간 정합을 개선하기 위하여 비아를 형성하는 레이저 설비의 정합력을 개선하거나 미세회로를 형성하기 위한 새로운 고정합 노광설비들이 개발되고 있으나 이러한 설비의 개선은 회로패턴의 고밀도화와 기판의 박형화에 한계를 지니고 있다.

종래기술에 따르면, 양면 동박적층판에 스루홀을 가공하고, 도금, 스루홀 플러깅, 회로제조 등과 같은 공정을 거쳐 내층을 제조 한 후, 상/하 절연재를 적층, 블라인드 비아홀(BVH) 가공 및 도금, 회로형성 등의 공정을 거쳐 인쇄회로기판을 제조하는 방법이 이용되고 있다. 이러한 종래기술에 따르면, 도금두께에 따라 미세회로의 구현 가능 범위가 결정되어 고밀도 기판제조에 한계가 있으며, 제조시간이 증가되는 어려움이 있다.

본 발명은 리드타임을 줄일 수 있고, 배선밀도를 높일 수 있으며, 층간접속의 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, (a) 절연체의 표면에 수지층이 형성된 형태의 절연기판을 준비하는 단계; (b) 절연기판의 상하를 관통하는 관통홀을 가공하는 단계; (c) 관통홀에 도전물질을 충전하는 단계; (d) 수지층에 금속층을 적층하는 단계; (e) 도전물질의 표면이 노출되도록 금속층의 일부를 제거하여, 회로패턴을 형성하는 단계; 및 (f) 회로패턴이 수지층에 매립되도록, 회로패턴을 압착하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.

이 때, 수지층은 절연체의 양면에 형성되며, 단계 (d) 내지 단계 (f)는 절연기판의 양면에 대해 동시에 수행될 수 있다.

한편, 도전물질이 선택적으로 노출되도록, 수지층의 표면에 솔더레지스트층을 형성하는 단계를 더 수행할 수도 있으며, 절연체는 경화된 상태(c-stage)인 것 일 수 있다.

본 발명의 다른 측면에 따르면, 절연체; 절연체의 양면에 적층된 제1 및 제2 수지층; 절연체와 제1 및 제2 수지층을 관통하는 관통홀; 관통홀에 충전된 도전물질; 및 제1 및 제2 수지층에 각각 매립되어, 도전물질의 측면과 접촉하는 회로패턴을 포함하는 인쇄회로기판을 제공할 수 있다.

도전물질이 선택적으로 노출되도록, 제1 및 제2 수지층의 표면에 형성되는 솔더레지스트층을 더 구비할 수도 있으며, 도전물질과 회로패턴 사이에는 단차가 형성되지 않을 수도 있다.

본 발명의 바람직한 실시예에 따르면, 박형의 인쇄회로기판을 제조할 수 있으며, 고밀도 회로패턴의 신뢰성을 향상시킬 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

먼저 본 발명의 일 측면에 따른 인쇄회로기판 제조방법에 대해 설명하도록 한다. 도 1은 본 발명의 일 측면에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2 내지 도 9는 본 발명의 일 측면에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다. 도 2 내지 도 9를 참조하면, 절연기판(10), 절연체(12), 수지층(14), 이형필름(16), 관통홀(18), 도전물질(20), 금속층(30), 회로패턴(32), 솔더레지스트(40)가 도시되어 있다.

우선, 절연체(12)의 표면에 수지층(14)이 형성된 형태의 절연기판(10)을 준비한다(S110, 도 2 참조). 절연체(12)의 표면에 형성되는 수지층(14)으로는 반경화 상태(B-stage)의 에폭시 등을 이용할 수 있다. 한편, 절연체(12)로는 경화 상태(C-stage)의 언클래드 자재를 이용할 수 있는데, 이렇게 경화된 상태의 언클래드 자재를 이용하는 경우, 추후 적층 공정에서 기판의 스케일이 변화되는 현상을 최소화할 수 있게 되어 원활할 공정 진행이 이루어질 수 있게 된다.

한편, 도 2에 도시된 바와 같이, 수지층(14)은 절연체(12)의 양면에 모두 형성될 수 있으며, 이 때, 절연기판(10)의 표면, 보다 구체적으로는 수지층(14)의 표면에는 PET와 같은 이형필름(16)이 부착되어 수지층(14)의 표면을 외부로부터 보호할 수도 있다. 이처럼 수지층(14)이 절연체(12)의 양면에 모두 형성되는 경우, 이하에서 설명되는 각 공정은 절연기판(10)의 양면에 대해 동시에 수행될 수 있으며, 이 경우, 기판의 구조적인 대칭성을 확보할 수 있게 되어, 기판의 휨 현상을 어느 정도 줄일 수 있는 효과를 기대할 수 있게 된다.

그리고 나서, 절연기판(10)의 상하를 관통하는 관통홀(18)을 가공한다(S120, 도 3 참조). 관통홀(18)은 층간 도통을 위한 비아를 형성하기 위한 것으로서, 준비된 절연기판(10)을 완전히 관통하도록 형성된다. 이러한 관통홀(18)은 CNC(Computer Numerical Control) 가공과 같은 방법을 통해 형성될 수 있으며, 이 밖의 다양한 방법을 통해 관통홀(18)이 가공될 수도 있음은 물론이다.

다음으로, 관통홀(18)에 도전물질(20)을 충전한다(S130, 도 4 참조). 관통홀(18)에 충전되는 도전물질(20)은 절연기판(10)의 상하 도통을 구현하는 비아로서의 기능을 수행할 수 있게 된다. 도전물질(20)로는 페이스트 상태의 구리(Cu) 또는 은(Ag) 등을 이용할 수 있으며, 이 밖의 도전성을 갖는 다양한 재료를 이용할 수도 있다.

도면에는 도시되지 않았으나, 관통홀(18)에 도전물질(20)을 충전하기 위하여 별도의 커버필름을 절연기판(10)의 일면에 부착한 상태에서 반대 편을 통해 도전물질(20)을 주입하는 방법을 이용할 수 있음은 물론이다. 이 밖에도 도금공정과 같은 다양한 방법을 통해 관통홀(18)의 내부에 도전물질(20)을 충전할 수도 있다.

그리고 나서, 수지층(14)에 금속층(30)을 적층한다(S140, 도 5 참조). 금속층(30)은 이하에서 설명될 에칭 공정을 통해 회로패턴(32)으로서의 기능을 수행할 수 있게 되는 부분으로서, 동박(Cu) 등이 이용될 수 있다. 이러한 금속층(30)은 절연기판(10)의 표면에 형성된 수지층(14)에 가접되는 형태로 적층된다.

이 후, 도전물질(20)의 표면이 노출되도록 금속층(30)의 일부를 제거하여, 회로패턴(32)을 형성한다(S150, 도 6 참조). 도전물질(20)은 층간 도통을 위한 비아로서의 기능을 수행하게 되는데, 이러한 도전물질(20)의 표면이 노출되도록 회로패턴(32)을 형성함으로써, 추후 설명될 압착 공정을 통해, 도전물질(20) 즉, 비아와 회로패턴(32)이 수직 형태의 접속 구조를 갖는 것이 아니라 수평 형태의 접속 구조를 갖도록 할 수 있다. 즉, 회로패턴(32)이 비아의 측면과 접촉하여 전기적으로 연결되도록 할 수 있는 것이다. 이러한 구조를 통해, 인쇄회로기판의 두께가 필요 이상으로 증대되는 것을 방지할 수 있게 되어, 박형화에 유리한 결과를 가져올 수 있게 된다.

도면에는 도시되지 않았으나, 금속층(30)의 일부를 제거하여 회로패턴(32)을 형성하기 위하여, 형성하고자 하는 회로패턴(32)의 형상에 맞게 패터닝 된 에칭레지스트를 형성한 후, 에칭액을 도포하여 금속층(30)을 선택적으로 식각한 다음, 에칭레지스트를 제거하는 방법을 이용할 수 있다.

그리고 나서, 회로패턴(32)이 수지층(14)에 매립되도록, 회로패턴(32)을 압착한다(S160, 도 7 및 도 8 참조). 전술한 바와 같이 회로패턴(32)이 반경화 상 태(B-stage)인 경우, 수지층(14)이 충분한 유동성을 가질 수 있기 때문에, 수지층(14)의 표면에 형성된 회로패턴(32)을 압착함으로써, 회로패턴(32)이 수지층(14)의 내부에 매립되도록 할 수 있다. 이와 같은 방법을 통해 회로패턴(32)을 수지층(14)의 내부에 매립시킴으로써, 인쇄회로기판의 두께를 줄일 수 있게 되어, 박형화에 유리한 결과를 가져올 수 있게 된다. 뿐만 아니라, 회로패턴(32)이 비아의 측면과 접촉하여 전기적으로 연결되도록 함으로써, 인쇄회로기판의 두께가 필요 이상으로 증대되는 것을 방지할 수 있게 되어, 박형화에 유리한 결과를 가져올 수 있게 된다.

그 다음으로, 도전물질(20) 또는 회로패턴(32)이 선택적으로 노출되도록, 수지층(14)의 표면에 솔더레지스트층(40)을 형성한다(S170, 도 9 참조). 이러한 솔더레지스트(40)를 통하여 회로패턴을 외부로부터 보호할 수 있게 된다.

이상에서 설명한 방법을 통해 제조된 인쇄회로기판이 도 9에 도시되어 있다. 이러한 인쇄회로기판은 절연체(12); 절연체(12)의 양면에 적층된 제1 및 제2 수지층(14); 절연체(12)와 제1 및 제2 수지층(14)을 관통하는 관통홀(18); 관통홀(18)에 충전된 도전물질(20); 및 제1 및 제2 수지층(14)에 각각 매립되어, 도전물질(20)의 측면과 접촉하는 회로패턴(32)을 구비한다.

즉, 본 실시예에 따른 인쇄회로기판은 양면의 회로패턴(32)이 모두 수지층(14)에 매립되는 구조를 갖게 되며, 이들을 각각 관통홀(18)에 충전된 도전물질(20), 즉 비아와 수평 접속 구조를 갖게 된다. 다시 말해, 비아의 상면(또는 하 면)을 통해 회로패턴(32)이 접속되는 것이 아니라, 비아의 측면을 통해 회로패턴(32)이 접속되는 것이다. 이러한 구조를 통해, 인쇄회로기판의 두께가 필요 이상으로 증대되는 것을 방지할 수 있게 되어, 인쇄회로기판의 박형화를 구현할 수 있게 된다.

회로패턴(32)이 매립된 수지층(14)의 표면에는, 도전물질(20) 또는 회로패턴(32) 등이 선택적으로 노출되도록, 솔더레지스트층(40)이 형성되어 회로패턴(32)을 외부로부터 보호할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1은 본 발명의 일 측면에 따른 인쇄회로기판 제조방법을 나타내는 순서도.

도 2 내지 도 9는 본 발명의 일 측면에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.

<도면의 주요부분에 대한 부호의 설명>

10: 절연기판

12: 절연체

14: 수지층

16: 이형필름

18: 관통홀

20: 도전물질

30: 금속층

32: 회로패턴

40: 솔더레지스트층

Claims (5)

1. (a) 절연체의 표면에 수지층이 형성된 형태의 절연기판을 준비하는 단계;

   (b) 상기 절연기판의 상하를 관통하는 관통홀을 가공하는 단계;

   (c) 상기 관통홀에 도전물질을 충전하는 단계;

   (d) 상기 수지층에 금속층을 적층하는 단계;

   (e) 상기 도전물질의 표면이 노출되도록 상기 금속층의 일부를 제거하여, 회로패턴을 형성하는 단계; 및

   (f) 상기 회로패턴이 상기 수지층에 매립되도록, 상기 회로패턴을 압착하는 단계를 포함하는 인쇄회로기판 제조방법.
2. 제1항에 있어서,

   상기 수지층은 상기 절연체의 양면에 형성되며,

   상기 단계 (d) 내지 단계 (f)는 상기 절연기판의 양면에 대해 동시에 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
3. 제1항 또는 제2항에 있어서,

   상기 도전물질 또는 상기 회로패턴이 선택적으로 노출되도록, 상기 수지층의 표면에 솔더레지스트층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
4. 제1항 또는 제2항에 있어서,

   상기 절연체는 경화된 상태(c-stage)인 것을 특징으로 하는 인쇄회로기판 제조방법.
5. 삭제

Images