KR101067074B1 - 인쇄회로기판 및 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판 및 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101067074B1
KR101067074B1 KR1020100061133A KR20100061133A KR101067074B1 KR 101067074 B1 KR101067074 B1 KR 101067074B1 KR 1020100061133 A KR1020100061133 A KR 1020100061133A KR 20100061133 A KR20100061133 A KR 20100061133A KR 101067074 B1 KR101067074 B1 KR 101067074B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
circuit board
printed circuit
insulating layer
circuit
Prior art date
Application number
KR1020100061133A
Other languages
English (en)
Inventor
이승주
윤경로
최종규
신길용
윤길용
김영지
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100061133A priority Critical patent/KR101067074B1/ko
Application granted granted Critical
Publication of KR101067074B1 publication Critical patent/KR101067074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 비아 접속 신뢰성을 향상시킨 인쇄회로기판을 제공하기 위하여, 시드층을 포함하는 제 1 및 제 2 캐리어기판 상에 회로 패턴들을 형성하는 단계; 상기 형성된 회로 패턴들 사이에 절연층을 위치시키고, 상기 제 1 및 제 2 캐리어기판을 가열,가압하여 합착하는 단계; 상기 제 1 및 제 2 캐리어기판을 분리하여 상기 시드층을 노출시키는 단계;비아홀이 형성될 위치에 대응되는 상기 제 1 캐리어 기판의 시드층을 제거하는 단계; 상기 제 1 캐리어 기판의 회로 패턴들 중 상기 비아홀이 형성될 위치에 대응되는 회로 패턴을 제거하는 단계; 상기 비아홀이 형성될 위치에 대응되는 상기 절연층을 제거하여, 상기 비아홀을 형성하는 단계; 및 상기 비아홀 및 상기 제거된 회로 패턴의 영역을 동시에 도금하여, 비아 및 비아랜드를 동시에 형성하는 단계;를 포함하는 인쇄회로기판의 제조방법 및 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판 및 인쇄회로기판의 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR FABRICATING PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판 및 이의 제조방법에 관한 것으로, 보다 상세하게는 비아 가공을 위한 레이저 드릴 가공이 비아랜드를 통해 이루어지는 것이 아니라 절연층을 직접 레이저 가공하여, 비아랜드의 레진 스미어가 잔류하는 문제를 해결하여, 인쇄회로기판의 층간 비아 접속 신뢰성을 향상시킬 수 있는 반도체 패키지용 인쇄회로기판 및 이의 제조방법에 관한 것이다.
최근 들어 전자제품의 소형화, 경량화, 박형화, 고기능화 경향에 따라 반도체 패키징용 인쇄회로기판 역시 고밀도화, 박형화가 요구되고 있다. 이에 따라 고밀도 미세회로 구현 및 박판화에 대한 다양한 연구와 개발이 진행되고 있으며, 그 중 하나로 전사회로(Circuit Transfer) 공법이 제시되고 있다.
이는 금속 시드층을 포함하는 캐리어기판 상에 쎄미-애디티브(Semi-Additive) 방식으로 미세회로를 형성한 후, 절연층에 전사함으로써 회로의 고밀도화와 기판 두께의 박형화를 구현하는 방식이다. 그러나, 이러한 방식을 채용하는 경우, 드릴을 사용하여 가공 후 비아랜드부에 디스미어가 적절치 않을 경우 절연층의 스미어가 잔존하여 도금 후 접속 신뢰성을 약화시킬 수도 있는 단점이 있다.
이하, 도 1a 내지 도 1g에 따라 종래 방식에 따른 다층 인쇄회로기판의 제조방법을 살펴본다.
금속 시드층을 포함하는 제 1 및 제 2 캐리어기판(110, 120)의 일면에 회로 패턴(130)을 형성한다. 제 1 캐리어기판(110) 상에 회로 패턴들(130) 중 이후 형성될 비아에 대응되는 위치의 양단에 두 개의 비아랜드(150)를 형성한다(도 1a).
제 1 및 제 2 캐리어기판(110, 120) 사이에 절연층(140)을 배치하여 가열, 가압 압착한 후, 제 1 및 제 2 캐리어기판(110, 120)의 시드층(111, 121)만을 남겨둔다(도 1b).
비아랜드(150)에 대응되는 영역을 제외하고 에칭 레지스트(160)를 도포하고(도 1c), 에칭 레지스트(160)가 도포되지 않은 노출된 시드층(111)의 일부를 제거한다(도 1d).
시드층(111)의 일부를 제거한 후, 레이저 드릴을 이용하여 절연층(140)에 비아홀을 형성하고, 비아 가공 후 디스미어한다. 이 때, 비아랜드(150)에 디스미어 처리가 적당히 이뤄지지 않으면 레진 스미어(resin smear: 170)가 비아랜드(150)의 측면에 잔류하게 된다(도 1e).
이후, 전해도금 방식으로 비아(180)를 도금하고(도 1f), 도금이 완료되면 시드층(111, 121) 및 표면전해 도금층(190)을 제거한다.
결국, 비아(180)와 비아랜드(150) 사이에 여전히 레진 스미어(170)가 잔존하고, 이는 접속 신뢰성을 악화시키는 단점으로 작용하게 된다(도 1g).
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 그 목적은 비아 가공을 위한 레이저 드릴 가공이 비아랜드를 통해 이루어지는 것이 아니라 절연층을 직접 가공하여 비아랜드의 레진 스미어가 잔류하는 문제를 해결할 수 있고, 비아 내부와 비아랜드를 동시에 도금하여 인쇄회로기판의 층간 비아 접속 신뢰성을 향상시킬 수 있는, 반도체 패키지용 인쇄회로기판 및 이의 제조방법을 제공하기 위한 것이다.
본 발명은 비아 접속 신뢰성을 향상시킨 인쇄회로기판을 제공하기 위하여, 시드층을 포함하는 제 1 및 제 2 캐리어기판 상에 회로 패턴들을 형성하는 단계; 상기 형성된 회로 패턴들 사이에 절연층을 위치시키고, 상기 제 1 및 제 2 캐리어기판을 가열,가압하여 합착하는 단계; 상기 제 1 및 제 2 캐리어기판을 분리하여 상기 시드층을 노출시키는 단계;비아홀이 형성될 위치에 대응되는 상기 제 1 캐리어 기판의 시드층을 제거하는 단계; 상기 제 1 캐리어 기판의 회로 패턴들 중 상기 비아홀이 형성될 위치에 대응되는 회로 패턴을 제거하는 단계; 상기 비아홀이 형성될 위치에 대응되는 상기 절연층을 제거하여, 상기 비아홀을 형성하는 단계; 및 상기 비아홀 및 상기 제거된 회로 패턴의 영역을 동시에 도금하여, 비아 및 비아랜드를 동시에 형성하는 단계;를 포함한다.
또한, 상기 d) 단계 및 상기 e) 단계가 동시에 수행되는 것이 바람직하다.
또한, 상기 g) 단계에서, 상기 비아 및 상기 비아랜드가 일체로 형성되는 것이 바람직하다.
또한, 상기 a) 단계에서, 상기 비아랜드에 대응되는 회로 패턴을 상기 제 1 캐리어 기판 상에 형성하는 것이 바람직하다.
또한, 상기 e) 단계의 회로 패턴은 상기 비아랜드에 대응되는 것이 바람직하다.
또한, 상기 제 1 및 제 2 캐리어기판의 상기 시드층을 제거하는 단계를 더 포함하는 것이 바람직하다.
한편, 본 발명의 비아 접속 신뢰성을 향상시킨 인쇄회로기판은: 절연층; 상기 절연층의 일면에 매립되어 형성되는 제 1 회로 패턴들; 상기 절연층의 타면에 매립되어 형성되는 제 2 회로 패턴들; 및 상기 제 1 회로 패턴과 상기 제 2 회로 패턴을 전기적으로 연결하는 비아;를 포함하고, 상기 제 1 회로 패턴들과 상기 제 2 회로 패턴들 사이에 절연층은 일정한 두께를 가지며, 상기 제 1 회로 패턴들 중 상기 비아와 연결된 제 1 회로 패턴은 상기 비아와 일체로 형성된다.
또한, 상기 제 1 회로 패턴 중 상기 비아와 연결된 제 1 회로 패턴은 상기 비아와 동일한 도금 공정에 의해 일체로 형성되는 것이 바람직하다.
본 발명에 따른 인쇄회로기판 및 이의 제조방법은, 비아 가공을 위한 레이저 드릴 가공이 비아랜드를 통해 이루어지는 것이 아니라 절연층을 직접 가공하여, 비아랜드의 레진 스미어가 잔류하는 문제를 해결할 수 있고, 비아 내부와 비아랜드를 동시에 도금하여, 인쇄회로기판의 층간 비아 접속 신뢰성을 향상시킬 수 있는 반도체 패키지용 인쇄회로기판 및 이의 제조방법을 제공한다.
도 1a 내지 도 1g는 종래 기술에 따른 다층 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
본 발명에 따른 인쇄회로기판 및 이의 제조방법은 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 아래의 도면을 참조한 상세한 설명에 의해서 명확하게 이해될 것이다.
이하, 도 2a 내지 도 2g에 따라 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 살펴본다.
도 2a는 캐리어기판 상에 회로 패턴을 형성하는 공정 단면도이다.
시드층(211)을 포함하며 3층(211, 212, 213)으로 구성된 제 1 캐리어기판(210), 및 시드층(221)을 포함하며 3층(221, 222, 223)으로 구성된 제 2 캐리어기판(220)을 준비한다. 제 1 및 제 2 캐리어기판(210, 220)의 각 층들(211, 212, 213, 221, 222, 223)은 전해도금 및 에칭이 용이한 금속으로 구성된다.
제 1 및 제 2 캐리어기판(210, 220)의 시드층(211, 221) 상에 회로 패턴(230)들을 형성한다. 회로 패턴(230)을 형성하는 방식은 회로 패턴(230)에 상응하도록 도금 레지스트를 형성하고 전해도금에 의하여 회로 패턴(230)을 도금한 후, 도금 레지스트를 박리하는 일반적인 쎄미-애디티브(Semi-Additive) 방식을 채용한다.
회로 패턴(230)을 형성할 때, 이후 비아가 형성될 영역에 대응되는 제 1 캐리어기판(210)의 시드층(211)의 일부 영역 상에 이후 형성될 비아랜드(270)에 대응되는 회로 패턴(250)을 형성한다. 즉, 종래 방식에서는 이후 형성될 비아의 개구부 양단 끝에 배치되는 두 개의 비아랜드(150)인 회로 패턴을 형성하였으나, 본 발명에서는 이후 형성될 비아의 개구부 전체에 대응되는, 즉 비아랜드(270)에 대응되는 회로패턴(250)을 형성한다. 이를 위하여, 이후 형성될 비아의 개구부 전체에 대응되는 위치에 전해도금을 실시한다.
이후, 도 2b와 같이, 형성된 제 1 및 제 2 캐리어기판(210, 220)의 회로 패턴(230)들 사이에 절연층(240)을 위치시키고, 제 1 및 제 2 캐리어기판(210, 220)을 가열, 가압하여 합착한다. 제 1 및 제 2 캐리어기판(210, 220)을 분리하여 시드층(211, 221)을 노출시킨다. 즉, 제 1 및 제 2 캐리어기판(210, 220)의 시드층(211, 221)을 제외한 금속층(212, 213, 222, 223)을 제거한다.
제 1 및 제 2 캐리어기판(210, 220)을 연결하기 위한 비아를 형성하기 위하여, 상기 회로패턴(250) 상의 시드층(211) 영역을 제외한, 시드층(211, 221) 상에 감광성 에칭 레지스트(260)를 도포한다(도 2c). 이후, 노광 공정, 현상 공정, 및 에칭 공정을 진행하여, 상기 회로패턴(250) 상의 시드층을 제거하고, 상기 회로패턴(250)을 제거한다(도 2d). 결국, 상기 회로패턴(250) 상의 시드층 및 상기 회로패턴(250)이 단일 공정에 의해 동시에 제거된다.
상기 회로패턴(250) 상의 시드층 및 상기 회로패턴(250)을 제거한 후, 레이저 드릴을 이용하여 상기 제거된 영역 아래의 절연층(240)에 비아홀을 형성한다(도 2e).
비아 가공 후 디스미어 공정을 진행하여 잔류하는 이물을 제거하고, 무전해 화학동 처리를 거쳐 시드층(211, 221) 및 비아홀 상에 시드층으로 작용하는 얇은 도금층을 형성한다. 이후, 상기 도금층의 두께를 증가시키기 위하여, 전해 도금 방식으로 전해 도금을 실시하여 전해 도금층(290)을 제 1 및 제 2 캐리어기판(210, 220)의 시드층(211, 221) 상에 형성한다.
이러한 도금 공정을 거치면서 비아(280)와 비아랜드(270)가 동일한 금속으로 도금된다. 즉, 비아(280)와 비아랜드(270)가 동일한 공정을 통하여 동시에 일체로 형성된다(도 2f). 그러므로, 종래에 디스미어 공정을 거친다 하더라도 이미 형성된 비아랜드(150)의 측면에 잔류할 수 밖에 없는 레진 스미어(170)로 인하여 이후 도금공정을 통하여 형성된 비아(180)와 비아랜드(150) 사이에 레진 스미어(170)가 잔존하여 층간 비아 접속 신뢰성을 악화시키는 문제점을 해결할 수 있다.
이후, 층간 연결을 위하여 비아 도금이 완료되면 에칭 공정을 진행하여 전해 도금층(290) 및 제 1 및 제 2 캐리어기판(210, 220)의 시드층(211, 221)을 제거한다(도 2g).
본 발명에 따른 인쇄회로기판 제조방법에 따르면, 레이저 드릴 비아 공정이 비아랜드(이에 대응하는 회로패턴(250))를 통해 이루어 지지 않고, 직접 절연층(240)을 가공하여 비아랜드(270)에 레진 스미어가 잔존하는 문제를 해결할 수 있다. 또한, 비아(280)와 비아랜드(270)이 단일 공정을 통하여 동시에 일체로 형성되기에 비아 도금 후 접속 신뢰성을 향상시킬 수 있다.
한편, 도 2g에 도시된 바와 같이, 본 발명의 일 실시예에 따른 비아 접속 신뢰성을 향상시킨 인쇄회로기판은 절연층(240), 제 1 회로 패턴(231)들, 제 2 회로 패턴(232)들, 및 비아(280)를 포함한다.
제 1 회로 패턴(231)들은 절연층(240)의 일면에 매립되어 형성되고, 제 2 회로 패턴(232)들은 절연층(240)의 타면에 매립되어 형성된다. 제 1 회로 패턴(231)들과 제 2 회로 패턴(232)들 사이에 절연층(240)은 일정한 두께를 가진다.
비아(280)는 제 1 회로 패턴(231), 즉 비아랜드(270)와 제 2 회로 패턴(232)을 전기적으로 연결한다.
제 1 회로 패턴(231)들 중 상기 비아와 연결된 제 1 회로 패턴, 즉 비아랜드(270)은 비아(280)와 일체로 형성된다.
상기 도 2a 내지 도 2g에 따른 설명에서와 같이, 비아랜드(270)와 비아(280)는 동일한 도금 공정에 의해 일체로 형성되어, 그 사이에 레진 스미어와 같은 이물이 생길 가능성을 배제한다.
이는 도 1g에 따른 종래의 인쇄회로기판과 상이하다. 다시 말해, 도 1g에서는 비아랜드(150)는 다른 회로 패턴(130)들과 동일한 공정으로 형성된 것이며, 비아홀의 가공 전에 이미 형성된 것이다. 그러므로, 이후 비아홀을 가공한 후 측면에 디스미어 처리가 적절치 않을 경우 스미어가 잔존할 수 있는 문제가 있었다.
또한, 이후 비아홀을 가공하고, 도금 공정을 거쳐 형성된 비아(180)는, 이전의 회로 패턴(130) 형성 공정으로 형성된 비아랜드(150)와 상이한 공정에 의해 형성된 것이다.
이러한, 레진 스미어(170), 및 일체로 형성되지 않은 비아(180)와 비아랜드(150)로 인하여, 비아 도금 후 접속 신뢰성은 악화된다.
이에 반해, 본 발명의 일 실시예에 따른 인쇄회로기판은 비아(280)와 비아랜드(270)가 단일 공정에 의해 일체로 형성되어 레진 스미어에 대한 문제를 원천적으로 차단하여, 비아 도금 후 접속 신회성을 향상시킬 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
210: 제 1 캐리어기판 220: 제 2 캐리어기판
230: 회로 패턴 240: 절연층
250: 비아랜드에 대응되는 회로 패턴
260: 감광성 에칭 레지스트
270: 비아랜드 280: 비아

Claims (8)

  1. a) 시드층을 포함하는 제 1 및 제 2 캐리어기판 상에 회로 패턴들을 형성하는 단계;
    b) 상기 형성된 회로 패턴들 사이에 절연층을 위치시키고, 상기 제 1 및 제 2 캐리어기판을 가열,가압하여 합착하는 단계;
    c) 상기 제 1 및 제 2 캐리어기판을 분리하여 상기 시드층을 노출시키는 단계;
    d) 비아홀이 형성될 위치에 대응되는 상기 제 1 캐리어 기판의 시드층을 제거하는 단계;
    e) 상기 제 1 캐리어 기판의 회로 패턴들 중 상기 비아홀이 형성될 위치에 대응되는 회로 패턴을 제거하는 단계;
    f) 상기 비아홀이 형성될 위치에 대응되는 상기 절연층을 제거하여, 상기 비아홀을 형성하는 단계; 및
    g) 상기 비아홀 및 상기 제거된 회로 패턴의 영역을 동시에 도금하여, 비아 및 비아랜드를 동시에 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 d) 단계 및 상기 e) 단계가 동시에 수행되는 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 g) 단계에서, 상기 비아 및 상기 비아랜드가 일체로 형성되는 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 a) 단계에서, 상기 비아랜드에 대응되는 회로 패턴을 상기 제 1 캐리어 기판 상에 형성하는 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 e) 단계의 회로 패턴은 상기 비아랜드에 대응되는 인쇄회로기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 캐리어기판의 상기 시드층을 제거하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  7. 절연층;
    상기 절연층의 일면에 매립되어 형성되는 제 1 회로 패턴들;
    상기 절연층의 타면에 매립되어 형성되는 제 2 회로 패턴들; 및
    상기 제 1 회로 패턴과 상기 제 2 회로 패턴을 전기적으로 연결하는 비아;
    를 포함하고,
    상기 제 1 회로 패턴들과 상기 제 2 회로 패턴들 사이에 절연층은 일정한 두께를 가지며,
    상기 제 1 회로 패턴들 중 상기 비아와 연결된 제 1 회로 패턴은 상기 비아와 일체로 형성된 인쇄회로기판.
  8. 제 7 항에 있어서,
    상기 제 1 회로 패턴 중 상기 비아와 연결된 제 1 회로 패턴은 상기 비아와 동일한 도금 공정에 의해 일체로 형성된 인쇄회로기판.
KR1020100061133A 2010-06-28 2010-06-28 인쇄회로기판 및 인쇄회로기판의 제조방법 KR101067074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100061133A KR101067074B1 (ko) 2010-06-28 2010-06-28 인쇄회로기판 및 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100061133A KR101067074B1 (ko) 2010-06-28 2010-06-28 인쇄회로기판 및 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR101067074B1 true KR101067074B1 (ko) 2011-09-22

Family

ID=44957785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100061133A KR101067074B1 (ko) 2010-06-28 2010-06-28 인쇄회로기판 및 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101067074B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190069164A (ko) * 2017-12-11 2019-06-19 주식회사 심텍 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275820A (ja) * 1992-03-24 1993-10-22 Nitto Denko Corp 導通路付き両面回路基板およびその製造方法
JP2007073834A (ja) 2005-09-08 2007-03-22 Shinko Electric Ind Co Ltd 絶縁樹脂層上の配線形成方法
KR20070037671A (ko) * 2005-10-03 2007-04-06 씨엠케이 가부시키가이샤 프린트 배선판, 다층 프린트 배선판 및 그 제조방법
JP2009117448A (ja) 2007-11-02 2009-05-28 Cmk Corp プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275820A (ja) * 1992-03-24 1993-10-22 Nitto Denko Corp 導通路付き両面回路基板およびその製造方法
JP2007073834A (ja) 2005-09-08 2007-03-22 Shinko Electric Ind Co Ltd 絶縁樹脂層上の配線形成方法
KR20070037671A (ko) * 2005-10-03 2007-04-06 씨엠케이 가부시키가이샤 프린트 배선판, 다층 프린트 배선판 및 그 제조방법
JP2009117448A (ja) 2007-11-02 2009-05-28 Cmk Corp プリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190069164A (ko) * 2017-12-11 2019-06-19 주식회사 심텍 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법
KR102021772B1 (ko) * 2017-12-11 2019-09-17 주식회사 심텍 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR100776248B1 (ko) 인쇄회로기판 제조방법
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
KR100890447B1 (ko) 매립형 인쇄회로기판 제조방법
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
WO2006089255A2 (en) High aspect ratio plated through holes in a printed circuit board
US9907164B2 (en) Printed circuit board and method for manufacturing the same
US20090283302A1 (en) Printed circuit board and manufacturing method thereof
KR20110076803A (ko) 다층 배선기판
KR102356809B1 (ko) 인쇄회로기판 및 그 제조방법
US9497853B2 (en) Printed circuit board and method for manufacturing the same
KR100861620B1 (ko) 인쇄회로기판의 제조방법
KR101012403B1 (ko) 인쇄회로기판 및 그 제조방법
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR101008929B1 (ko) 인쇄회로기판 제조방법
KR20180013017A (ko) 인쇄회로기판
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR101008676B1 (ko) 인쇄회로기판 제조방법
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR100999515B1 (ko) 인쇄회로기판 제조방법
KR101171100B1 (ko) 회로기판 제조방법
JP2005136282A (ja) 多層配線基板及びその製造方法
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
KR100894180B1 (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee