CN101188914A - 制造印刷电路板的方法 - Google Patents
制造印刷电路板的方法 Download PDFInfo
- Publication number
- CN101188914A CN101188914A CNA200710165125XA CN200710165125A CN101188914A CN 101188914 A CN101188914 A CN 101188914A CN A200710165125X A CNA200710165125X A CN A200710165125XA CN 200710165125 A CN200710165125 A CN 200710165125A CN 101188914 A CN101188914 A CN 101188914A
- Authority
- CN
- China
- Prior art keywords
- hole
- insulated substrate
- circuit patterns
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0353—Making conductive layer thin, e.g. by etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0542—Continuous temporary metal layer over metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种制造印刷电路板的方法。该方法包括:在绝缘基板的一侧和另一侧嵌入第一电路图样和第二电路图样;通过去除部分绝缘基板和第一电路图样形成通孔;以及通过在通孔中形成电镀层使第一电路图样与第二电路图样电连接。使用该方法,由于线路能够形成在可能会被焊盘占用的部分中,因此能够形成高密度电路,并且能够在绝缘基板的给定区域实现更多的线路,从而能够实现具有高集成度的被精密图样化的印刷电路板。而且,印刷电路板能够被制造得允许层之间良好的信号传递,并且通过该方法能够以低成本实现精密的电路图样。
Description
相关申请交叉参考
本申请要求于2006年11月21日向韩国知识产权局提交的韩国专利申请第10-2006-0115402号的优先权,其全部内容结合于此作为参考。
技术领域
本发明涉及一种制造印刷电路板的方法。
背景技术
随着电子业的进步,对于具有更强大功能性的更小零件的需求日益增加。伴随这种趋势,还具有对印刷电路板上的更高密度的电路的需求,因此使用实现精密的电路的多种工艺。
在电子业中这种趋势最明显的领域之一是移动电话领域,该领域趋向于更小的尺寸及厚度。因此,按照这种趋势,使用在移动电话中的零件也趋向于更小的尺寸。特别地,移动电话采用CSP(芯片级封装)的情况开始增加,该芯片级封装是一种用作IC(集成电路)中的***物的板,从而随着对于增加板密度的需求日益增加,目前几乎所有的封装都使用CSP板。
在很多情况中,为了增加密度,使层互连以传递电信号的通孔是必需的。但是,为了实现通孔(via),焊盘(land)可能会由于制造过程中使用的设备以及产品的公差而形成,其中这些焊盘成为为了实现更多的线路的障碍物。
图1是根据现有技术的印刷电路板的透视图。如图所示,由于曝光和显影工艺期间的处理公差,上部焊盘使用在为了夹层电连接而处理的通孔周围。参照图1,焊盘的尺寸近似于用于曝光和显影工艺的公差加上通孔的尺寸。尽管可以使用高精度曝光设备来减小焊盘的尺寸,但是使用这样的设备不能完全去除焊盘。
传统的电路图样可以通过减成法和半加成法来实现,但是这两种类型由于曝光和显影工艺期间产生的处理公差而在通孔周围留下上部焊盘。
因为存在减小焊盘尺寸的极限,因此可能需要更精密的电路,但是实现精密电路可能会引起一些问题,例如不得不开发必需的设备、高投资、复杂的工艺、以及故障增加。此外,应用精密电路的产品的成本会更高,这可能会造成增加利润方面的问题。
发明内容
本发明提供了一种制造印刷电路板的方法,该方法允许层之间良好的信号传递,并且通过该方法,精密的电路图样能够以低成本实现,而不会在通孔周围形成妨碍密度增加的焊盘。
本发明的一方面提供一种制造印刷电路板的方法,该方法包括:在绝缘基板的一侧和另一侧嵌入第一电路图样和第二电路图样;通过去除部分绝缘基板和第一电路图样形成通孔;以及通过在通孔中形成电镀层使第一电路图样与第二电路图样电连接。
嵌入第一电路图样和第二电路图样可以包括:在第一承载板(第一种子层(seed layer)形成于其上)上形成第一电路图样,并且在第二承载板(第二种子层形成于其上)上形成第二电路图样;将第一承载板堆叠在绝缘基板的一侧上,使得第一电路图样嵌入绝缘基板的一侧中,并且将第二承载板堆叠在绝缘基板的另一侧上,使得第二电路图样嵌入绝缘基板的另一侧中;去除第一和第二承载板;以及去除第一和第二种子层。
电连接第一和第二电路图样可以包括:将导电第三种子层堆叠在通孔的孔壁上;将防镀层(plating resist)堆叠在绝缘基板的表面上,而使得对应于通孔的部分被开口(opened);在通孔中形成电镀层;去除部分电镀层,使得电镀层与绝缘基板的表面基本上齐平;去除防镀层;以及去除被曝光的第三种子层。
本发明的其它方面和优点将在以下描述中部分地阐述,并且部分通过该描述而显而易见,或者可以通过实施本发明而获知。
附图说明
图1是根据现有技术的印刷电路板的透视图;
图2是示出了根据本发明的实施例在印刷电路板中形成电路图样的方法的流程图;
图3A、图3B、图3C以及图3D描绘了示出根据本发明的实施例在印刷电路板中形成电路图样的方法的流程图解;
图4是示出了根据本发明的实施例制造印刷电路板的方法的流程图;
图5A、图5B、图5C、图5D、图5E、图5F、图5G以及图5H描绘了示出根据本发明的实施例制造印刷电路板的过程的流程图解;
图6A是图5B中示出的印刷电路板的平面图;
图6B是图5H中示出的印刷电路板的平面图;
图7A是根据本发明的另一实施例的印刷电路板的横截面视图;
图7B是根据本发明的另一实施例的印刷电路板的平面图;以及
图8是根据本发明的实施例的印刷电路板的透视图。
具体实施方式
下面参照附图更加详细地描述根据本发明某些实施例的制造印刷电路板的方法,在参照附图的描述中,由相同的参考标号表示相同或类似的元件,而与图号无关,且不再赘述。
图2是示出了根据本发明的实施例在印刷电路板中形成电路图样的方法的流程图,图3A至图3D描绘了示出根据本发明的实施例在印刷电路板中形成电路图样的方法的流程图解。在图3A至图3D中示出了承载板100、种子层102、电路图样104、防镀层103、以及电镀层104。
根据本实施例的在印刷电路板上形成电路图样的方法包括将电路图样嵌入绝缘基板中的方法,例如参照图4所示随后所述。在描述电路图样嵌入绝缘基板中之前,将首先描述电路图样的形成方法。
对于电路图样104形成在承载板100上的方法,可以使用加成法,其中图2的操作S1在图3A中示出,其中防镀层103堆叠在承载板100(种子层102形成在其表面上)上。
种子层102相当于作为用于电镀的基底的层。由于承载板100通常由电绝缘材料制成,因此可以预先堆叠化学镀层(即,种子层102),以便可以通过电镀来沉积电镀层。如果承载板100由导体制成,从而在电路图样104嵌入绝缘基板106之后能够轻易地剥落承载板100,因此根据该实施例的种子层102形成过程可以被省略。
这里的防镀层103可以是用于通过加成法来实现电路图样的感光材料,因此可以说与随后描述的防镀层具有不同的用途。
接着,图2的操作S3(有选择地去除将要通过曝光和显影等形成电路图样104的部分)在图3B中示出。通过去除防镀层103,承载板100可以沿着将要形成电路图样104的位置被曝光。
图2的操作S5相应于图3C,其中电力施加给种子层102,以便种子层被电镀,并且图2的操作S7相应于图3D,其中电路图样104可在去除防镀层103之后形成。
图4是示出了根据本发明实施例制造印刷电路板的方法的流程图,图5A至图5H是示出了根据本发明实施例制造印刷电路板的过程的流程图解,图6A是图5B中示出的印刷电路板的平面图,图6B是图5H中示出的印刷电路板的平面图。
在图5A至图5H以及图6A和图6B中示出了承载板100、112、种子层102、110、116、117、电路图样104、108、绝缘基板106、通孔114、防镀层118、119、相应于通孔的部分120、电镀层122、以及通孔处理区域105。
在本实施例中,通过去除为了形成通孔的部分绝缘基板以及嵌入绝缘基板中的电路图样,并且接着在通孔中形成电镀层,因此没有焊盘在通孔周围突出形成,从而能够使夹层信号传递变得更容易,并且不必进行复杂的工艺就能够实现精密的图样。
为此,首先电路图样104、108分别嵌入绝缘基板106的一侧和另一侧中(S10)。相应于图4的操作S10的工艺在图5A和图5B中示出。
形成电路图样104、108可使用参照图2以及图3A至图3D描述的方法来完成。嵌入电路图样104、108并从而形成可包括:在绝缘基板106的一侧上,电路图样104形成在承载板100(种子层102形成于其上)上;以及在绝缘基板106的另一侧上,电路图样108形成在承载板112(种子层110形成于其上)上(S12)。
接着,如图5A所示,堆叠承载板100,使得电路图样104嵌入绝缘基板106的一侧中,并且堆叠承载板112,使得电路图样108嵌入绝缘基板106的另一侧中(S14)。
因此,在本实施例中,印刷电路板可以被制造成具有嵌入图样,从而可以减小板的总厚度。同样,由于电路图样104、108可以被包含在绝缘基板106内,因此可以减少离子移动现象,并且由于可以实现精密的图样,因此可以增加印刷电路板设计上的自由度。
为了将电路图样104、108更牢固地嵌入绝缘基板106中,优选根据用于绝缘基板106的材料将绝缘基板106加热至特定的温度范围。
接着,在电路图样104、108嵌入绝缘基板106之后,可以去除绝缘基板106的一侧和另一侧上的承载板100、112(S16),并且可以去除绝缘基板106的一侧和另一侧上的种子层102、110,以曝光绝缘基板106的表面处的电路图样104、108。
相应于图4的操作S20的工艺在图5C中示出。
当实现电路图样104、108之间的夹层电连接时,可以去除承载板100、112,并且可以通过去除部分绝缘基板106及其一侧的电路图样104而在绝缘基板106(电路图样104、108在其上被曝光)中打孔形成通孔114(S20),如图5C所示。在完成表面处理工艺之后,例如表面沾污去除等,可以电镀通孔114的内圆周,或者可以将导电材料填充到通孔114内,用于通过通孔114电连接。
关于在绝缘基板106中打孔形成通孔114的位置,对于本实施例所描述的是可以去除部分绝缘基板106及其一侧的电路图样104,以打孔成通孔114。这里,部分电路图样104包括预定部分的电路图样104,这表示通孔114可以被处理成包括最小部分的电路图样104,从而通孔114不需要与电路图样104分开形成。
因此,参照图5B和图5C,相应于将要被打孔成通孔的位置的位置用虚线表示,如图5B所示。如图所示,将被打孔的通孔114可通过去除形成在绝缘基板106的一侧上的部分电路图样104而形成。
将被打孔的通孔114的位置可从参照图6A的另一透视图看出,其中图6A是图5B中示出的印刷电路板的平面图。如图所示,将要形成且包括部分电路图样104的通孔114用虚线表示,来表示通孔处理区域105。
因此,因为通孔处理区域105可与部分电路图样104连接,所以当在通孔114中形成电镀层122并且嵌入绝缘基板106中时,没有任何突出焊盘形成在通孔周围。因此,由于线路可以形成在可能会被焊盘占用的部分中,所以能够形成高密度电路,并且对于绝缘基板给定的区域可以实现更多的线路,从而可以实现具有高集成度的被精密图样化的印刷电路板。
相应于图4的操作S30的工艺在图5D至图5H中示出。
在打孔形成通孔114之后,为了在通孔114中形成电镀层以及在一侧和另一侧电连接电路图样104、108(S30),可以通过在通孔114的孔壁上完成化学电镀来堆叠导电种子层116(S32),如图5D所示,并且种子层117也可以堆叠在绝缘基板106的另一侧上。
在堆叠种子层116、117之后,防镀层118可以堆叠在绝缘基板106的表面上而使得对应于通孔114的部分120保持开口(S34),如图5E。为了有选择地仅在通孔114部分完成电镀,防镀层118(感光材料)可以堆叠在其它部分上,而正好对应于通孔114的部分被开口。此外,防镀层119也可以应用在绝缘基板106的另一侧上。
这里,相应于通孔的部分120(即,开口区域)足够大而没有曝光公差,使得电镀层122可以容易地形成在通孔114中。
当形成通孔114以及开有通孔的区域形成时,可完成电镀,如图5F,以在通孔114中形成电镀层122(S36)。这里,电镀可以以充足的时间完成,使得通孔114的被电镀的上表面变得平坦。在通孔114中完成电镀以沉积电镀层122的情况下,电镀层122可以形成为突出并覆盖种子层116的某些部分。
当完成电镀以在通孔114中形成电镀层122时,可以使用例如蚀刻剂去除部分电镀层122,如图5G,使得电镀层122与绝缘基板106的表面齐平(S38)。这里,齐平是指使用例如蚀刻剂去除通孔114的电镀层122,使得电镀层122与形成在绝缘基板106的表面上的种子层116基本上处于相同的平面。但是,这并不表示电镀层122在算术上与种子层116处于严格相同的平面,显然允许有某种程度的误差。
接着,如图5H,可以去除为感光材料的防镀层118、119,其中感光材料允许有选择地仅电镀在相应于形成在绝缘基板106中的通孔的部分120上,在这之后,可以去除被曝光的种子层116、117(S40)。这样,在绝缘基板106的两侧嵌入并被曝光的电路图样104、108能够彼此电连接。
图6B是图5H中示出的印刷电路板的平面图。如图所示,通过通孔和电路图样104嵌入绝缘基板106中,通孔和电路图样104可以被连接,使得在通孔的上部周围没有形成焊盘,因此当在通孔之间形成线路时能够在相同的区域实现数量更多的线路。
图7A是根据本发明另一实施例的印刷电路板的横截面视图,图7B是根据本发明另一实施例的印刷电路板的平面图。在图中示出了电路图样204、208、绝缘基板206、种子层216、以及电镀层222。
在图7A中,穿透绝缘基板206以将绝缘基板206的两侧上的电路图样204、208电性互联的通孔形成为PTH(电镀通孔),其制造过程能够以与参照图5A至图5H示出的制造过程相同的方式实现。由于该过程与上述过程相同,因此将不再重复多余的描述。通过完成电镀以在PTH中形成电镀层222,在绝缘基板206的两侧没有突出的焊盘,并且由于电路图样204、208嵌入绝缘基板中,以及实现连接电路图样204、208的PTH,如图7A,因此当在通孔之间形成线路时能够在给定的区域实现数量更多的线路。
图8是根据本发明实施例的印刷电路板的透视图。在图中示出了电路图样104、108、种子层116、绝缘基板106、以及电镀层122。如图所示,电路图样104、108和通孔的电镀层122可以被连接并且可以嵌入绝缘基板106中,使得在通孔周围没有形成突出的焊盘,从而由于更多的线路能够形成在可能会被焊盘占用的部分中,因此能够形成高密度电路,并且由于能够在绝缘基板的给定区域实现更多的线路,因此能够实现具有高集成度的被精密图样化的印刷电路板。并且,由于没有焊盘,因此没有焊盘因为孔而被切断。
根据上述本发明的某些方面,由于线路能够形成在可能会被焊盘占用的部分中,因此能够形成高密度电路,并且能够在绝缘基板的给定区域实现更多的线路,从而能够实现具有高集成度的被精密图样化的印刷电路板。而且,印刷电路板能够被制造得允许层之间良好的信号传递,并且能够以低成本实现精密的电路图样。
尽管参考具体实施例详细说明了本发明的精神,但是这些实施例仅用于说明而不用于限制本发明。本领域的技术人员可以理解的是,在不脱离本发明的范围和精神的条件下,可以对这些实施例进行各种修改和改变。
Claims (3)
1.一种制造印刷电路板的方法,所述方法包括:
在绝缘基板的一侧和另一侧中嵌入第一电路图样和第二电路图样;
通过去除部分所述绝缘基板和所述第一电路图样形成通孔;以及
通过在所述通孔中形成电镀层使所述第一电路图样与所述第二电路图样电连接。
2.根据权利要求1所述的方法,其中所述嵌入包括:
在其上形成有第一种子层的第一承载板上形成所述第一电路图样,并且在其上形成有第二种子层的第二承载板上形成所述第二电路图样;
将所述第一承载板堆叠在所述绝缘基板的一侧上,使得所述第一电路图样嵌入所述绝缘基板的一侧中,并且将所述第二承载板堆叠在所述绝缘基板的另一侧上,使得所述第二电路图样嵌入所述绝缘基板的另一侧中;
去除所述第一承载板和所述第二承载板;以及
去除所述第一种子层和所述第二种子层。
3.根据权利要求1所述的方法,其中所述电连接包括:
将导电第三种子层堆叠在所述通孔的孔壁上;
将防镀层堆叠在所述绝缘基板的表面上,而使得对应于所述通孔的部分被开口;
在所述通孔中形成所述电镀层;
去除部分所述电镀层,使得所述电镀层与所述绝缘基板的表面基本上齐平;
去除所述防镀层;以及
去除所述被曝光的第三种子层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060115402A KR100776248B1 (ko) | 2006-11-21 | 2006-11-21 | 인쇄회로기판 제조방법 |
KR1020060115402 | 2006-11-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101188914A true CN101188914A (zh) | 2008-05-28 |
Family
ID=39079748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA200710165125XA Pending CN101188914A (zh) | 2006-11-21 | 2007-10-29 | 制造印刷电路板的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20080115355A1 (zh) |
JP (1) | JP2008131037A (zh) |
KR (1) | KR100776248B1 (zh) |
CN (1) | CN101188914A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104284514A (zh) * | 2013-07-09 | 2015-01-14 | 三星电机株式会社 | 印刷电路板及其制造方法 |
CN106604567A (zh) * | 2015-10-15 | 2017-04-26 | 日本特殊陶业株式会社 | 布线基板和其制造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100960954B1 (ko) | 2008-07-22 | 2010-06-03 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
KR101009157B1 (ko) * | 2008-11-13 | 2011-01-18 | 삼성전기주식회사 | 회로형성용 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 |
KR101009187B1 (ko) * | 2008-11-27 | 2011-01-18 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR101013992B1 (ko) | 2008-12-02 | 2011-02-14 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
KR20110038521A (ko) * | 2009-10-08 | 2011-04-14 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그 제조방법 |
KR101203965B1 (ko) * | 2009-11-25 | 2012-11-26 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그 제조방법 |
US9793199B2 (en) * | 2009-12-18 | 2017-10-17 | Ati Technologies Ulc | Circuit board with via trace connection and method of making the same |
US8502391B2 (en) | 2011-12-08 | 2013-08-06 | Stats Chippac, Ltd. | Semiconductor device and method of making single layer substrate with asymmetrical fibers and reduced warpage |
US9768102B2 (en) | 2012-03-21 | 2017-09-19 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with support structure and method of manufacture thereof |
US8975665B2 (en) | 2012-10-10 | 2015-03-10 | Stats Chippac Ltd. | Integrated circuit packaging system with coreless substrate and method of manufacture thereof |
JP6029958B2 (ja) * | 2012-12-04 | 2016-11-24 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP6738718B2 (ja) * | 2016-11-30 | 2020-08-12 | 新光電気工業株式会社 | 配線基板の製造方法 |
CN111246668B (zh) * | 2020-01-17 | 2023-05-23 | 景旺电子科技(龙川)有限公司 | 一种高密度微间距高导热超薄铜基线路板的制作方法 |
EP4319512A1 (en) * | 2021-03-26 | 2024-02-07 | Toppan Inc. | Wiring board manufacturing method and wiring board |
CN113286413A (zh) * | 2021-04-01 | 2021-08-20 | 珠海精路电子有限公司 | 散热电路板及其制造工艺 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2986804A (en) * | 1957-02-06 | 1961-06-06 | Rogers Corp | Method of making a printed circuit |
US4704791A (en) * | 1986-03-05 | 1987-11-10 | International Business Machines Corporation | Process for providing a landless through-hole connection |
JP2707903B2 (ja) * | 1992-01-28 | 1998-02-04 | 日本電気株式会社 | 多層プリント配線板の製造方法 |
US5495665A (en) * | 1994-11-04 | 1996-03-05 | International Business Machines Corporation | Process for providing a landless via connection |
JP3619421B2 (ja) * | 1999-03-30 | 2005-02-09 | 京セラ株式会社 | 多層配線基板の製造方法 |
JP2002076637A (ja) * | 2000-08-29 | 2002-03-15 | Matsushita Electric Ind Co Ltd | チップ部品内蔵基板及びその製造方法 |
JP4129971B2 (ja) * | 2000-12-01 | 2008-08-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP2005223223A (ja) * | 2004-02-06 | 2005-08-18 | Tdk Corp | 半導体ic内蔵基板及びその製造方法、並びに、半導体ic内蔵モジュール |
JP2005317901A (ja) * | 2004-03-31 | 2005-11-10 | Alps Electric Co Ltd | 回路部品モジュールおよびその製造方法 |
JP2006245213A (ja) * | 2005-03-02 | 2006-09-14 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
-
2006
- 2006-11-21 KR KR1020060115402A patent/KR100776248B1/ko not_active IP Right Cessation
-
2007
- 2007-10-24 JP JP2007276569A patent/JP2008131037A/ja active Pending
- 2007-10-29 CN CNA200710165125XA patent/CN101188914A/zh active Pending
- 2007-11-14 US US11/984,209 patent/US20080115355A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104284514A (zh) * | 2013-07-09 | 2015-01-14 | 三星电机株式会社 | 印刷电路板及其制造方法 |
CN106604567A (zh) * | 2015-10-15 | 2017-04-26 | 日本特殊陶业株式会社 | 布线基板和其制造方法 |
CN106604567B (zh) * | 2015-10-15 | 2019-09-17 | 日本特殊陶业株式会社 | 布线基板和其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008131037A (ja) | 2008-06-05 |
KR100776248B1 (ko) | 2007-11-16 |
US20080115355A1 (en) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101188914A (zh) | 制造印刷电路板的方法 | |
CN101170875B (zh) | 电路板及其制造方法 | |
JP2005183952A (ja) | 導電孔を有したプリント回路ボードの製造方法及びボード | |
WO2006089255A2 (en) | High aspect ratio plated through holes in a printed circuit board | |
US20090277673A1 (en) | PCB having electronic components embedded therein and method of manufacturing the same | |
KR100990588B1 (ko) | 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법 | |
CN100589684C (zh) | 埋图案基板及其制造方法 | |
US20080225501A1 (en) | Printed circuit board and manufacturing method thereof | |
KR20090048821A (ko) | 전기부재 및 이를 이용한 인쇄회로기판의 제조방법 | |
KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
CN102045950B (zh) | 印刷电路板及其制造方法 | |
US8197702B2 (en) | Manufacturing method of printed circuit board | |
KR100726238B1 (ko) | 다층 인쇄회로기판 제조방법 | |
US8074352B2 (en) | Method of manufacturing printed circuit board | |
KR100726239B1 (ko) | 전자소자 내장형 다층 인쇄회로기판 제조방법 | |
KR101008676B1 (ko) | 인쇄회로기판 제조방법 | |
US6526654B1 (en) | Method of producing double-sided circuit board | |
KR100945080B1 (ko) | 인쇄회로기판 제조방법 | |
KR101067074B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조방법 | |
KR100960954B1 (ko) | 인쇄회로기판 제조방법 | |
TWI808706B (zh) | 電路板結構的製作方法及所製成的電路板結構 | |
KR100894180B1 (ko) | 인쇄회로기판 제조방법 | |
US20090136656A1 (en) | Method of manufacturing printed circuit board | |
KR100882263B1 (ko) | 인쇄회로기판 제조방법 | |
KR100997801B1 (ko) | 인쇄회로기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080528 |