KR20130016100A - 배선기판의 제조방법 - Google Patents

배선기판의 제조방법 Download PDF

Info

Publication number
KR20130016100A
KR20130016100A KR1020120084797A KR20120084797A KR20130016100A KR 20130016100 A KR20130016100 A KR 20130016100A KR 1020120084797 A KR1020120084797 A KR 1020120084797A KR 20120084797 A KR20120084797 A KR 20120084797A KR 20130016100 A KR20130016100 A KR 20130016100A
Authority
KR
South Korea
Prior art keywords
layer
wiring
cutting
resin
conductor layer
Prior art date
Application number
KR1020120084797A
Other languages
English (en)
Inventor
마사키 무라마츠
마사오 이즈미
겐지 니시오
히로노리 사토
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20130016100A publication Critical patent/KR20130016100A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(과제) 배선층이 되는 도체층의 과잉 절삭이나 절삭 부족을 억제할 수 있는 배선기판의 제조방법을 제공하는 것.
(해결수단) 본 발명에 관한 배선기판의 제조방법은, 절연층 및 배선층을 각각 1층 이상 가지는 배선기판의 제조방법으로서, 상기 절연층에 배선 홈을 형성하는 제 1 공정과, 상기 배선 홈 내에 적어도 일부가 매설되게 하여 상기 배선층이 되는 도체층을 형성하는 제 2 공정과, 상기 도체층의 표면을 절삭공구를 이용하여 절삭함으로써 상기 배선층을 형성하는 제 3 공정을 가진다.

Description

배선기판의 제조방법{Method For Manufacturing Wiring Board}
본 발명은 배선기판의 제조방법에 관한 것으로서, 특히 절연층에 배선용의 배선 홈을 형성하고, 이 배선 홈 내에 도체층을 형성하는 배선기판의 제조방법에 관한 것이다.
배선기판의 제조방법으로서, 예를 들면 세미 애디티브법이 종래부터 알려져 있다. 세미 애디티브법에서는 코어기판에 에폭시 수지를 주성분으로 하는 필름 형상의 절연 수지재료를 겹쳐서 맞춘 적층물을 진공 압착 열 프레스기로 가압 가열하여 필름 형상의 절연 수지재료를 열경화시키면서 압착하고, 이 필름 형상의 절연 수지재료에 레이저 조사 등에 의해서 비아 홀을 형성한 후, 이 비아 홀의 내벽을 포함하는 필름 형상의 절연 수지재료 상에 무전해 도금층을 형성한다. 그 후, 이 무전해 도금층 상에 소망하는 형상으로 도금 레지스트를 형성하고, 이 도금 레지스트를 마스크로 하여 전해 도금에 의해서 소망하는 형상의 배선 패턴을 얻고 있다.
그러나, 근래에 있어서는 배선 패턴의 미세화가 진행되고 있어, 상기 세미 애디티브법으로는 이 미세화에 대응하는 것이 곤란하게 되고 있다. 세미 애디티브법에서는 필름 형상의 절연 수지재료 상에 배선 패턴을 형성하고 있는데, 이 경우 배선의 하면만이 필름 형상의 절연 수지재료와 접촉하게 된다. 그러므로, 배선 패턴이 미세화될 수록 필름 형상의 절연 수지재료와의 접촉면적이 감소하기 때문에 접착력이 약해지게 되고, 도중의 제조 공정에서 박리될 우려가 있다. 또, 도금 레지스트에 대해서도 배선 패턴이 미세화될 수록 필름 형상의 절연 수지재료와의 접촉면적이 감소하여 접착력이 약해지게 되기 때문에, 도중의 제조 공정에서 박리될 우려가 있다.
그래서, 상기 문제를 해결하는 방법으로서 다마신법(damascene process)("트렌치 필링법(trench filling process)"이라고도 한다)에 의해서 배선을 형성하는 것이 제안되고 있다(예를 들면, 특허문헌 1 참조). 특허문헌 1에 기재된 다마신법에서는, 필름 형상의 절연 수지재료에 포토리소그래피 및 에칭에 의해서 소망하는 형상이 되는 배선 홈을 형성하고, 배선 홈 내 및 필름 형상의 절연 수지재료 표면에 도금에 의해서 도체층을 형성한 후, 필름 형상의 절연 수지재료 표면을 CMP(Chemical Mechanical Polishing: 화학적 기계적 연마)에 의해 연마하여 배선 홈 내 이외의 여분의 도체층을 제거하고 있다.
이상과 같이 다마신법에 의하면, 배선 홈 내에 배선을 형성하기 때문에, 배선의 하면 및 양 측면이 필름 형상의 절연 수지재료에 형성된 홈의 내벽에 맞닿은 상태, 즉 배선이 홈에 매립된 상태로 형성되기 때문에, 배선 혹은 도금 레지스트가 도중의 제조 공정에서 박리될 우려를 저감할 수 있다.
특허문헌 1 : 일본국 특개 2008-85373호 공보
상기한 바와 같이 다마신법에 의하면 배선 패턴의 미세화에 대응할 수 있다. 그러나, CMP는 연마면의 형상에 영향을 받기 때문에, 장소에 따라서는 도체층이 과잉 연마되거나 반대로 도체층의 연마가 부족한 영역이 생긴다. 또, CMP 이외의 방법, 예를 들면 웨트 에칭에 의해서 여분의 도체층을 제거한 경우에도 형성되는 도금막의 두께가 균일하지 않기 때문에 같은 문제가 생긴다.
도체층이 과잉 연마된 경우에는 배선 두께가 얇게 되어 규정의 전류를 흘릴 수 없는 문제가 생길 우려가 있다. 한편, 도체층의 연마가 부족한 경우에는 배선 간이 연마 부족에 의해서 잔존하는 도체층을 통해서 전기적으로 쇼트되는 문제가 생길 우려가 있다.
본 발명은 상기한 사정에 대처하기 위해서 이루어진 것으로서, 배선층이 되는 도체층의 과잉 절삭이나 절삭 부족을 억제할 수 있는 배선기판의 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 절연층 및 배선층을 각각 1층 이상 가지는 배선기판의 제조방법으로서, 상기 절연층에 배선 홈을 형성하는 제 1 공정과, 상기 배선 홈 내에 적어도 일부가 매설되게 하여 상기 배선층이 되는 도체층을 형성하는 제 2 공정과, 상기 도체층의 표면을 절삭공구를 이용하여 절삭함으로써 상기 배선층을 형성하는 제 3 공정을 가지는 것을 특징으로 한다.
본 발명에 의하면, 절연층에 형성한 배선 홈 내에 적어도 일부가 매설되게 하여 배선층이 되는 도체층을 형성하고, 이 도체층의 표면을 절삭공구를 이용하여 절삭하고 있다. 따라서, 도체층의 표면을 절삭할 때에 절연층이나 도체층의 형상(예를 들면, 요철)에 영향을 받기 어렵기 때문에, 도체층의 절삭 부족이나 과잉 절삭을 억제할 수 있다. 또, 절삭에 의해서 가공을 하기 때문에, 도체층의 금속재료에 연마 가공시에 볼 수 있는 것 같은 코너 슬로프가 발생하기 어렵다. 또한, 절연층이나 도체층의 형상(예를 들면, 요철)에 영향을 받기 어렵기 때문에, 절삭 가공면이 평탄(flat)하게 된다. 따라서, 절연층 및 배선층을 복수 적층한 경우에서도 기판 표면이 평탄하게 되어, 노광시에 있어서의 디포커스(Defocus)의 발생을 억제할 수 있다.
또한, 절삭공구로서는 다이아몬드 바이트를 이용할 수 있다. 다이아몬드 바이트는 매우 높은 내마모성을 가지기 때문에 장시간 사용할 수 있다. 또, 절삭 후의 표면조도가 낮기 때문에 배선층 표면에 발생하는 요철을 억제할 수 있다. 따라서, 배선층에서 생기는 전기 노이즈를 저감할 수 있다. 또, 경도(硬度)가 높기 때문에 고속도의 절삭 가공을 할 수 있어 생산성이 향상된다.
또한, 본 발명의 일 형태에서는, 제 3 공정에 있어서, 도체층의 표면을 절삭함과 동시에 절연층의 표면을 절삭함으로써 절연층에 조화면(粗化面)을 형성할 수 있다. 절연층에 조화면을 형성함으로써, 절삭면 상에 적층되는 절연층과의 밀착성이 향상된다. 또, 절연층의 표면이 절삭되기 때문에, 배선층을 형성하였을 때에 절연층의 표면에 부착된 배선재료를 에칭에 의해서 제거할 필요가 없게 된다. 따라서, 배선기판의 제조공정을 간략화할 수 있다.
또, 본 발명의 다른 형태에서는, 제 3 공정에 있어서, 절삭을 복수 회로 나눠서 실시할 수 있다. 절삭을 복수 회로 나눔으로써 정밀한 절삭 가공이 가능하게 된다. 또, 도체층이 두꺼운 경우에서도 절삭할 수 있다.
또한, 본 발명의 또 다른 형태에서는, 제 2 공정을 무전해 도금에 의해서 배선 홈 내에 제 1 도체층을 형성하는 공정과 전해 도금에 의해서 제 1 도체층 상에 제 2 도체층을 형성하는 공정으로 나눠서 실시할 수 있다. 절연층 상에 무전해 도금을 실시함으로써 도체층을 성막속도가 빠른 전해 도금으로 형성할 수 있다. 따라서, 배선기판의 생산성이 향상된다.
이상 설명한 바와 같이, 본 발명에 의하면, 배선층이 되는 도체층의 과잉 절삭이나 절삭 부족을 억제할 수 있는 배선기판의 제조방법을 제공할 수 있다.
도 1은 실시형태에 관한 배선기판의 단면도
도 2는 실시형태에 관한 배선기판의 제조 공정도(코어기판 공정)
도 3은 실시형태에 관한 배선기판의 제조 공정도(빌드업 공정)
도 4는 실시형태에 관한 배선기판의 제조 공정도(빌드업 공정)
도 5는 실시형태에 관한 배선기판의 제조 공정도(빌드업 공정)
도 6은 실시형태에 관한 배선기판의 제조 공정도(솔더 레지스트층 공정)
도 7은 실시형태에 관한 배선기판의 제조 공정도(백 앤드(back end) 공정)
도 8은 CMP에 의한 연마의 예를 나타내는 도면
도 9는 실시예에 관한 절삭면의 SEM 사진
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 상세하게 설명한다. 또한, 이하의 설명에서는 코어기판 상에 빌드업층을 형성한 배선기판을 예로 하여 본 발명의 실시형태를 설명하지만, 코어기판을 가지지 않는 배선기판이어도 좋다.
≪실시형태≫
도 1은 실시형태에 관한 배선기판(1)의 단면도이다. 배선기판(1)은 코어기판(2)과, 코어기판(2)의 양면에 각각 형성된 빌드업층(3)(표면측) 및 빌드업층(13)(이면측)과, 빌드업층(3) 상에 형성된 솔더 레지스트층(4)(표면측)과, 빌드업층(13) 상에 형성된 솔더 레지스트층(14)(이면측)과, 빌드업층(3)의 접속단자(T1) 상에 형성된 솔더 범프(5)(표면측)와, 빌드업층(13)의 접속단자(T11) 상에 형성된 솔더 볼(15)(이면측)을 구비한다.
코어기판(2)은 내열성 수지판(예를 들면, 비스말레이미드 트리아진 수지판)이나 섬유 강화 수지판(예를 들면, 유리 섬유 강화 에폭시 수지) 등으로 구성된 판상의 수지제 기판이다. 코어기판(2)의 표면 및 이면에는 금속 배선(L1,L11)을 이루는 코어 도체층(21,22)이 각각 형성되어 있다. 또, 코어기판(2)에는 드릴 등에 의해 천공된 스루홀(23)이 형성되고, 그 내벽면에는 코어 도체층(21,22)을 서로 도통시키는 스루홀 도체(24)가 형성되어 있다. 또한, 스루홀(23)은 에폭시 수지 등의 수지제 구멍 매립재(25)에 의해서 충전되어 있다.
〈표면측의 구성〉
빌드업층(3)은 코어기판(2)의 표면측에 적층된 수지 절연층(31,33) 및 수지 절연층(31,33)에 각각 형성된 배선층(32,34)으로 이루어진다. 수지 절연층(31)은 열경화성 수지 조성물로 이루어진다. 수지 절연층(31)에는 소망하는 형상으로 배선 홈(31a) 및 비아 홀(31b)이 형성되고, 이 배선 홈(31a) 및 비아 홀(31b) 내에는 금속 배선(L2)을 이루는 배선층(32) 및 이 배선층(32)과 코어 도체층(21)을 전기적으로 접속하는 비아 도체(35)가 도금법에 의해서 형성되어 있다.
수지 절연층(33)은 열경화성 수지 조성물로 이루어진다. 수지 절연층(33)에는 소망하는 형상으로 배선 홈(33a) 및 비아 홀(33b)이 형성되고, 이 배선 홈(33a) 및 비아 홀(33b) 내에는 접속단자(T1)를 가지는 배선층(34) 및 이 배선층(34)과 배선층(32)을 전기적으로 접속하는 비아 도체(36)가 도금법에 의해서 형성되어 있다. 접속단자(T1)는 예를 들면 반도체 칩과 접속하는 접속단자이다. 또한, 접속단자(T1)의 표면에는 무전해 도금에 의해서 니켈(Ni)이 도금되고, 이 니켈(Ni) 상에 무전해 도금에 의해서 금(Au)이 더 도금되어 있다.
솔더 레지스트층(4)은 필름 형상 또는 액상의 솔더 레지스트를 빌드업층(3)의 표면 상에 적층하여 형성되어 있다. 솔더 레지스트층(4)에는 각 접속단자(T1)의 표면의 일부를 노출시키는 개구(4a)가 형성되어 있다. 그러므로, 각 접속단자(T1)는 그 표면의 일부가 개구(4a)에 의해서 솔더 레지스트층(4)에서 노출된 상태로 되어 있다. 즉, 솔더 레지스트층(4)의 개구(4a)는 각 접속단자(T1)의 표면의 일부를 노출시킨 SMD(Solder Mask Defined) 형상으로 되어 있다.
개구(4a) 내에는 예를 들면 Sn-Ag, Sn-Cu, Sn-Ag-Cu, Sn-Sb 등의 실질적으로 Pb을 함유하지 않는 솔더로 이루어지는 솔더 범프(5)가 접속단자(T1)와 전기적으로 접속하도록 형성되어 있다. 또한, 배선기판(1)의 표면에 반도체 칩 등을 실장할 때에는 배선기판(1)의 솔더 범프(5)를 리플로우 함으로써 배선기판(1)의 접속단자(T1)와 반도체 칩 등의 접속단자를 전기적으로 접속한다.
〈이면측의 구성〉
빌드업층(13)은 코어기판(2)의 이면측에 적층된 수지 절연층(131,133) 및 수지 절연층(131,133)에 각각 형성된 배선층(132,134)으로 이루어진다. 수지 절연층(131)은 열경화성 수지 조성물로 이루어진다. 수지 절연층(131)에는 소망하는 형상으로 배선 홈(131a) 및 비아 홀(131b)이 형성되고, 이 배선 홈(131a) 및 비아 홀(131b) 내에는 금속 배선(L12)을 이루는 배선층(132) 및 이 배선층(132)과 코어 도체층(22)을 전기적으로 접속하는 비아 도체(135)가 도금법에 의해 형성되어 있다.
수지 절연층(133)은 열경화성 수지 조성물로 이루어진다. 수지 절연층(133)에는 소망하는 형상으로 배선 홈(133a) 및 비아 홀(133b)이 형성되고, 이 배선 홈(133a) 및 비아 홀(133b) 내에는 접속단자(T11)를 가지는 배선층(134) 및 이 배선층(134)과 배선층(132)을 전기적으로 접속하는 비아 도체(136)가 도금법에 의해 형성되어 있다. 접속단자(T11)는 예를 들면 메인보드나 소켓 등(이하, '메인보드 등'이라 한다)과 접속하는 접속단자이다. 또한, 접속단자(T11)의 표면에는 무전해 도금에 의해서 니켈(Ni)이 도금되고, 또한 이 니켈(Ni) 상에 무전해 도금에 의해서 금(Au)이 더 도금되어 있다.
솔더 레지스트층(14)은 필름 형상 또는 액상의 솔더 레지스트를 빌드업층(13)의 표면 상에 적층하여 형성되어 있다. 솔더 레지스트층(14)에는 각 접속단자(T11)의 표면의 일부를 노출시키는 개구(14a)가 형성되어 있다. 그러므로, 각 접속단자(T11)는 그 표면의 일부가 개구(14a)에 의해서 솔더 레지스트층(14)에서 노출된 상태로 되어 있다. 즉, 솔더 레지스트층(14)의 개구(14a)는 각 접속단자(T11)의 표면의 일부를 노출시킨 SMD 형상으로 되어 있다.
개구(14a) 내에는 예를 들면 Sn-Ag, Sn-Cu, Sn-Ag-Cu, Sn-Sb 등의 실질적으로 Pb을 함유하지 않는 솔더로 이루어지는 솔더 볼(15)이 접속단자(T11)와 전기적으로 접속하도록 형성되어 있다. 또한, 배선기판(1)의 이면에 메인보드 등을 실장할 때에는 배선기판(1)의 솔더 볼(15)을 리플로우 함으로써 배선기판(1)의 접속단자(T11)와 메인보드 등의 접속단자를 전기적으로 접속한다.
〈배선기판(1)의 제조방법〉
도 2~도 4는 도 1을 참조하여 설명한 배선기판(1)의 제조 공정을 설명하기 위한 도면이다. 이하, 도 2~도 4를 참조하여 배선기판(1)의 제조방법에 대해서 설명한다.
(코어기판 공정: 도 2)
판상의 수지제 기판의 표면 및 이면에 동박이 점착된 동장 적층판을 준비한다. 또, 동장 적층판에 대해서 드릴을 이용하여 펀칭가공을 실시하여 스루홀(23)이 되는 관통구멍을 소정 위치에 미리 형성하여 둔다. 그리고, 종래의 공지 수법에 따라서 무전해 구리 도금 및 전해 구리 도금을 실시함으로써 스루홀(23) 내벽에 스루홀 도체(24)를 형성하고, 동장 적층판의 양면에 구리 도금층을 형성한다{도 2(a) 참조}.
그 후, 스루홀 도체(24) 내를 에폭시 수지 등의 수지제 구멍 매립재(25)로 충전한다. 또한, 동장 적층판의 양면의 동박 상에 형성된 구리 도금층을 소망하는 형상으로 에칭하여 동장 적층판의 표면 및 이면에 금속 배선(L1,L11)을 이루는 코어 도체층(21,22)을 각각 형성한 코어기판(2)을 얻는다{도 2(b) 참조}. 또한, 스루홀(23)을 형성한 후에는 가공부분의 스미어를 제거하는 디스미어 처리를 실시하는 것이 바람직하다.
(빌드업 공정: 도 3~도 5)
코어기판(2)의 표면 및 이면에 수지 절연층(31,131)이 되는 에폭시 수지를 주성분으로 하는 필름 형상의 절연 수지재료를 각각 겹쳐지게 배치한다. 그리고, 이 적층물을 진공 압착 열 프레스기로 가압 가열하여 필름 형상의 절연 수지재료를 열경화시켜면서 압착한다. 그 다음, 종래의 주지된 레이저 가공장치를 이용하여 레이저 조사를 실시함으로써 수지 절연층(31,131)에 배선 홈(31a,131a) 및 비아 홀(31b,131b)을 각각 형성한다{도 3(a) 참조}. 배선 홈(31a,131a) 및 비아 홀(31b,131b)을 형성한 후에는 배선 홈(31a,131a) 및 비아 홀(31b,131b)의 표면을 조화(粗化)하는 처리를 실시한다. 또한, 배선 홈(31a,131a) 및 비아 홀(31b,131b)을 노광ㆍ현상에 의해서 형성하여도 좋다.
계속해서, 배선 홈(31a,131a) 및 비아 홀(31b,131b) 내를 포함하는 수지 절연층(31,131)의 표면에 무전해 도금을 실시하여 배선 홈(31a,131a) 및 비아 홀(31b,131b) 내를 포함하는 수지 절연층(31,131)의 표면에 무전해 구리 도금층(제 1 도체층)(C1)을 형성한다. 그 다음, 전해 도금을 실시하여 무전해 구리 도금층(C1) 상에 전해 구리 도금층(제 2 도체층)(C2)을 형성한다{도 3(b) 참조}.
그 다음, 다이아몬드 바이트를 이용하여 무전해 구리 도금층(C1) 및 전해 구리 도금층(C2)으로 구성되는 도체층을 두께방향으로 복수 회로 나눠서 절삭함으로써, 여분의 무전해 구리 도금층(C1) 및 전해 구리 도금층(C2)을 제거하여{도 4(a) 참조}, 배선층(32,132) 및 비아 도체(35,135)를 얻는다{도 4(b) 참조}. 또한, 도 4(a) 이후는 무전해 구리 도금층(C1) 및 전해 구리 도금층(C2)을 하나의 층으로서 기재하고 있다.
도 4(a)에서는 3회로 나눠서 각각 절삭면(A1~A3)의 위치가 될 때까지 표면측에서부터 소정의 두께씩 여분의 무전해 구리 도금층(C1) 및 전해 구리 도금층(C2)을 절삭하고 있다. 또, 3번째의 절삭에서는 무전해 구리 도금층(C1) 및 전해 구리 도금층(C2)의 표면을 절삭할 때에 절연층인 수지 절연층(31,131)의 표면도 절삭하여 수지 절연층(31,131)의 표면에 조화면(粗化面)을 형성하고 있다.
복수 회로 나눠서 절삭함으로써, 보다 정밀한 절삭가공이 가능하게 된다. 또, 복수 회로 나눔으로써, 무전해 구리 도금층(C1) 및 전해 구리 도금층(C2)이 두꺼운 경우에서도 절삭할 수 있다. 또한, 수지 절연층(31,131)의 표면에 조화면을 형성함으로써, 수지 절연층(31,131) 상에 적층되는 수지 절연층(33,133)과의 밀착성이 향상된다. 또, 수지 절연층(31,131)의 표면이 절삭되기 때문에, 수지 절연층(31,131)의 표면에 부착된 배선재료(구리)를 에칭에 의해서 제거하는 공정을 생략할 수 있어 배선기판(1)의 제조 공정을 간략화할 수 있다. 또한, 무전해 구리 도금층(C1) 및 전해 구리 도금층(C2)의 절삭은 시판의 절삭장치, 예를 들면 DISCO사 제품의 FS8910을 이용하여 실시할 수 있다.
표면이 조면화된 수지 절연층(31,131) 상에 수지 절연층(33,133)이 되는 에폭시 수지를 주성분으로 하는 필름 형상의 절연 수지재료를 각각 겹쳐지게 배치한다. 그리고, 이 적층물을 진공 압착 열 프레스기로 가압 가열하여 필름 형상의 절연 수지재료를 열경화시키면서 압착한다. 그 다음, 종래의 주지된 레이저 가공장치를 이용하여 레이저 조사를 실시함으로써 수지 절연층(33,133)에 배선 홈(33a,133a) 및 비아 홀(33b,133b)을 각각 형성한다{도 5(a) 참조}. 배선 홈(33a,133a) 및 비아 홀(33b,133b)을 형성한 후에는 배선 홈(33a,133a) 및 비아 홀(33b,133b)의 표면을 조화하는 처리를 실시한다. 또한, 배선 홈(33a,133a) 및 비아 홀(33b,133b)을 노광ㆍ현상에 의해서 형성하여도 좋다.
계속해서, 배선층(32,132) 및 비아 도체(35,135)를 얻었을 때와 마찬가지로 하여, 배선 홈(33a,133a) 및 비아 홀(33b,133b) 내를 포함하는 수지 절연층(33,133)의 표면에 무전해 도금을 실시하고, 그 위에 전해 도금을 실시한다. 그 후, 다이아몬드 바이트를 이용하여 무전해 구리 도금층 및 전해 구리 도금층을 절삭함으로써, 여분의 무전해 구리 도금층 및 전해 구리 도금층을 제거하여 배선층(34,134) 및 비아 도체(36,136)를 얻는다{도 5(b) 참조}.
또한, 이 경우에도 무전해 구리 도금층(C1) 및 전해 구리 도금층(C2)을 절삭하였을 때와 마찬가지로 복수 회로 나눠서 실시하는 것이 바람직하다. 또, 절연층인 수지 절연층(33,133)의 표면도 절삭하여 조화면을 형성하는 것이 바람직하다. 수지 절연층(33,133)의 표면에 조화면을 형성함으로써 솔더 레지스트층(4,14)과의 밀착성이 향상된다.
(솔더 레지스트층 공정: 도 6)
표층에 접속단자(T1,T11)를 각각 가지는 빌드업층(3,13) 상에 각각 필름 형상의 솔더 레지스트를 프레스하여 적층한다. 빌드업층(3,13) 상에 각각 적층된 필름 형상의 솔더 레지스트를 노광ㆍ현상하여 각 접속단자(T1,T11)의 일부를 노출시키는 SMD 형상의 개구(4a,14a)가 형성된 솔더 레지스트층(4,14)을 얻는다. 그 다음, 접속단자(T1,T11)의 표면에 무전해 도금에 의해서 니켈(Ni) 및 금(Au)을 도금한다.
(백 앤드 공정(Back end process): 도 7)
솔더 인쇄에 의해서 솔더 레지스트층(4,14)에 형성된 개구(4a,14a)에서 노출된 접속단자(T1,T11)의 표면에 솔더 페이스트를 도포한 후, 소정의 온도와 시간으로 리플로우를 실시하여 접속단자(T1,T11)와 전기적으로 접속된 솔더 범프(5) 및 솔더 볼(15)을 형성한다.
이상과 같이, 실시형태에 관한 배선기판(1)은 배선층(32,34,132,134)이 되는 구리 도금층(도체층)을 다이아몬드 바이트를 이용하여 절삭하고 있기 때문에, 절삭 대상인 배선층(32,34,132,134)이나 수지 절연층(31,33,131,133)의 형상(예를 들면, 요철)에 영향을 받기 어렵다. 그러므로, 배선층(32,34,132,134)이 되는 도체층의 절삭 부족이나 과잉 절삭을 억제할 수 있다.
특히, CMP에 의해서 연마할 경우에는, 평면방향에 있어서의 치수가 7㎜×5㎜ 이상인 직사각 형상의 저면 영역을 가지는 홈 상에 형성된 도체층을 제거할 때에, 연마 후의 배선층 상면에 오목부가 생기기 쉽다. 이것은 도 8(a)에 나타낸 바와 같이, 평면방향에 있어서의 치수가 7㎜×5㎜ 이상인 직사각 형상의 저면 영역(201)을 가지는 홈(202) 상에 형성된 도체층(203)은 그 상면에 오목부(204)가 형성되는 경우가 많고, CMP에 의한 연마에서는 연마 전의 도체층(203)의 형상에 영향을 받기 때문에, 상기 오목부(204)를 제거할 수 없기 때문이다{오목부(204) 자체는 작아지게 되지만 제거할 수는 없다}. 따라서, 도 8(b)에 나타낸 바와 같이, CMP에 의한 연마에서는 연마 후의 배선층(205) 상면에 오목부(204)가 남게 된다. 또한, 상기 오목부(204)는, 홈(202)이 적어도 상술한 치수의 저면 영역을 가지고 있으면, 비록 홈(202)의 평면 형상이 직사각 형상 이외의 원형이나 타원형이라 하더라도 남게 된다.
한편, 본 실시형태의 배선기판(1)과 같이 다이아몬드 바이트를 이용하여 절삭하는 경우에는, 상술한 바와 같이 절삭 대상인 도체층(203)의 형상(예를 들면, 요철)에 영향을 받기 어렵다. 따라서, 도 8(c)에 나타낸 바와 같이, 절삭 후의 상면에 오목부(204)가 거의 없는 혹은 오목부(204)가 있다 하더라도 O.5㎛ 이하의 깊이가 되는 배선층(205)을 얻을 수 있다.
또, 절삭에 의해서 가공을 하기 때문에, 도체층의 금속재료에 연마 가공시에 볼 수 있는 것 같은 코너 슬로프가 발생하기 어렵다. 또한, 절삭 대상인 배선층(32,34,132,134)이 되는 도체층이나 수지 절연층(31,33,131,133)의 형상에 영향을 받기 어렵기 때문에, 절삭 가공면이 평탄(flat)하게 된다. 따라서, 수지 절연층 및 배선층을 복수 적층한 경우에서도 기판 표면이 평탄하게 되어, 노광시에 있어서의 디포커스(Defocus)가 생기기 어렵다.
또한, 절삭공구로서 다이아몬드 바이트를 이용하기 때문에 장시간 사용할 수 있다. 또, 절삭 후의 표면조도가 낮기 때문에, 배선층(32,34,132,134) 표면에 발생하는 요철을 억제할 수 있다. 따라서, 배선층(32,34,132,134)에서 생기는 전기 노이즈를 저감할 수 있다. 또, 경도(硬度)가 높기 때문에 고속도의 절삭 가공을 할 수 있어 생산성이 향상된다.
또, 배선층(32,34,132,134)이 되는 도체층의 표면을 절삭할 때에 수지 절연층(31,33,131,133)의 표면도 절삭하여 수지 절연층(31,33,131,133)에 조화면을 형성하고 있다. 따라서, 적층되는 수지 절연층(33,133)이나 솔더 레지스트층(4,14)과의 밀착성이 향상된다. 또, 수지 절연층(31,33,131,133)의 표면이 절삭되기 때문에, 수지 절연층(31,33,131,133)의 표면에 부착된 배선재료(구리 도금층)를 에칭에 의해서 제거할 필요가 없게 된다. 따라서, 배선기판(1)의 제조 공정을 간략화할 수 있다.
또한, 절삭을 복수 회로 나눠서 실시하고 있기 때문에 정밀한 절삭 가공이 가능하게 된다. 또, 도금에 의해서 형성된 구리 도금층(도체층)이 두꺼운 경우에서도 절삭할 수 있다. 또한, 무전해 도금에 의해서 무전해 구리 도금을 형성한 후, 성막속도가 빠른 전해 도금에 의해서 전해 구리 도금층을 형성하고 있다. 따라서, 배선기판(1)의 생산성이 향상된다.
[실시예1]
이어서, 실시예에 대해서 설명한다.
본 실시예에서는 상술한 제조방법에 의거하여 수지 절연층의 배선 홈 내에 매설되게 형성한 구리 도금층을 다이아몬드 바이트로 절삭한 시료를 작성하고, 이 시료의 절삭면을 SEM(scanning electron microscope)장치로 관찰하였다.
〈시료의 작성〉
본 발명자들은 코어기판이 되는 판상의 수지제 기판의 표면에 에폭시 수지를 주성분으로 하는 필름 형상의 절연 수지재료를 적층되게 배치하고, 이 적층물을 진공 압착 열 프레스기로 가압 가열하여 필름 형상의 절연 수지재료를 열경화시키면서 압착하였다. 그 후, 레이저 가공장치를 이용하여 레이저 조사를 실시함으로써 열경화된 절연 수지재료에 배선 홈을 형성하고, 무전해 도금 및 전해 도금을 실시하여 배선 홈 내를 포함하는 절연 수지재료의 표면에 구리 도금층을 형성하였다. 그 후, 구리 도금층을 DISCO사 제품의 FS8910을 이용하여 절삭함으로써 배선 홈 내에 배선층을 형성하였다. 또한, 절삭은 다이아몬드 바이트를 사용하였다.
〈시료의 절삭면〉
도 9는 절삭면의 SEM 사진이다. 도 9에 나타낸 바와 같이 절삭면{특히 재질이 다른 구리 도금층(X)과 절연 수지재료(Y)의 경계}에는 요철이 보이지 않아 양호한 상태인 것을 알 수 있다. 또, 이른바 연마 코너 슬로프도 생기지 않았다. 이상과 같이, 실시형태에 관한 배선기판(1)의 제조방법에 의하면, 절삭 대상인 도체층이나 수지 절연층의 형상(예를 들면, 요철)에 영향을 받기 어렵고, 요철이 없는 양호한 절삭면을 얻을 수 있는 것을 알 수 있었다.
〈그 외의 실시형태〉
이상, 본 발명을 구체적인 예를 들면서 상세하게 설명하였으나, 본 발명은 상기한 내용에 한정되는 것이 아니며, 본 발명의 범주를 일탈하지 않는 한에 있어서 여러 가지 변형이나 변경이 가능하다. 예를 들면, 상기한 실시형태에서는 배선기판(1)이 솔더 볼(15)을 통해서 메인보드 등에 접속되는 BGA 기판인 형태에 대해서 설명하였으나, 솔더 볼(15) 대신에 핀 혹은 랜드를 형성한 이른바 PGA(Pin Grid Array) 기판 혹은 LGA(Land Grid Array) 기판으로서의 배선기판(1)을 메인보드 등에 접속하도록 하여도 좋다.
또, 상기한 실시형태에서는 솔더 레지스트의 개구의 형상이 접속단자의 표면의 일부가 노출된 이른바 SMD(Solder Mask Defined) 형상으로 되어 있으나, 접속단자의 표면이 모두 노출된 이른바 NSMD(Non-Solder Mask Defined) 형상으로 하여도 좋다. 또한, 상기한 실시형태에서는 도체층을 3회로 나눠서 절삭하였으나, 절삭 회수는 3회에 한정하지 않고 최적한 절삭 회수로 설정할 수 있다.
1 - 배선기판 2 - 코어기판
3 - 빌드업층 4 - 솔더 레지스트층
4a - 개구 5 - 솔더 볼
13 - 빌드업층 14 - 솔더 레지스트층
14a - 개구 15 - 솔더 볼
21,22 - 코어 도체층 23 - 스루홀
24 - 스루홀 도체 25 - 수지제 구멍 매립재
31,33 - 수지 절연층 31a,33a - 배선 홈
32,34 - 배선층 35,36 - 비아 도체
131,133 - 수지 절연층 131a,133a - 배선 홈
132,134 - 배선층 135, 136 - 비아 도체
201 - 저면 영역 202 - 홈
203 - 도체층 204 - 오목부
205 - 배선층 L1,L2 - 금속 배선
L11,L12 - 금속 배선 T1,T11 - 접속단자

Claims (6)

  1. 절연층 및 배선층을 각각 1층 이상 가지는 배선기판의 제조방법으로서,
    상기 절연층에 배선 홈을 형성하는 제 1 공정과,
    상기 배선 홈 내에 적어도 일부가 매설되게 하여 상기 배선층이 되는 도체층을 형성하는 제 2 공정과,
    상기 도체층의 표면을 절삭공구를 이용하여 절삭함으로써 상기 배선층을 형성하는 제 3 공정을 가지는 배선기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 제 3 공정은 상기 절삭공구로서 다이아몬드 바이트를 이용하는 것을 특징으로 하는 배선기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 제 3 공정은 상기 도체층의 표면을 절삭함과 동시에 상기 절연층의 표면을 절삭함으로써 상기 절연층에 조화면(粗化面)을 형성하는 것을 특징으로 하는 배선기판의 제조방법.
  4. 청구항 2에 있어서,
    상기 제 3 공정은 상기 도체층의 표면을 절삭함과 동시에 상기 절연층의 표면을 절삭함으로써 상기 절연층에 조화면을 형성하는 것을 특징으로 하는 배선기판의 제조방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제 3 공정은 복수 회로 나눠서 절삭하는 것을 특징으로 하는 배선기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 제 2 공정은 무전해 도금에 의해서 상기 배선 홈 내에 제 1 도체층을 형성하는 공정과, 전해 도금에 의해서 상기 제 1 도체층 상에 제 2 도체층을 형성하는 공정을 가지는 것을 특징으로 하는 배선기판의 제조방법.
KR1020120084797A 2011-08-03 2012-08-02 배선기판의 제조방법 KR20130016100A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011170245 2011-08-03
JPJP-P-2011-170245 2011-08-03
JP2012123031A JP2013051397A (ja) 2011-08-03 2012-05-30 配線基板の製造方法
JPJP-P-2012-123031 2012-05-30

Publications (1)

Publication Number Publication Date
KR20130016100A true KR20130016100A (ko) 2013-02-14

Family

ID=47626267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120084797A KR20130016100A (ko) 2011-08-03 2012-08-02 배선기판의 제조방법

Country Status (5)

Country Link
US (1) US20130032485A1 (ko)
JP (1) JP2013051397A (ko)
KR (1) KR20130016100A (ko)
CN (1) CN103179809A (ko)
TW (1) TW201322860A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987367B1 (ko) * 2011-12-15 2019-06-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2014142468A1 (en) * 2013-03-13 2014-09-18 Samsung Electronics Co., Ltd. Method of providing copy image and ultrasound apparatus therefor
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN108174524A (zh) * 2017-12-29 2018-06-15 赛创电气(铜陵)有限公司 一种dpc陶瓷线路板及其制备方法
CN116368262A (zh) * 2020-10-20 2023-06-30 三星电子株式会社 包括镀覆有导电构件的外壳体的电子装置及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186119A (ja) * 1994-12-27 1996-07-16 Sharp Corp 配線基板の製造方法
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
DE10239317A1 (de) * 2002-08-27 2004-03-11 Epcos Ag Resonator und Bauelement mit hermetischer Verkapselung
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
JP4671802B2 (ja) * 2004-10-18 2011-04-20 富士通株式会社 めっき方法、半導体装置の製造方法及び回路基板の製造方法
WO2007007451A1 (ja) * 2005-07-12 2007-01-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
WO2007063813A1 (ja) * 2005-12-02 2007-06-07 Kyocera Corporation 光導波路部材、光配線基板、光配線モジュール及び表示装置、並びに光導波路部材および光配線基板の製造方法
JPWO2007074567A1 (ja) * 2005-12-27 2009-06-04 イビデン株式会社 光・電気複合配線板及びその製造方法
JP2007324399A (ja) * 2006-06-01 2007-12-13 Fujikura Ltd 配線基板の製造方法
JP5078687B2 (ja) * 2007-03-22 2012-11-21 日本特殊陶業株式会社 多層配線基板の製造方法
CN101472407B (zh) * 2007-12-25 2012-01-25 日本特殊陶业株式会社 布线基板及其制造方法
JP5560775B2 (ja) * 2009-05-20 2014-07-30 富士通株式会社 回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2013051397A (ja) 2013-03-14
CN103179809A (zh) 2013-06-26
US20130032485A1 (en) 2013-02-07
TW201322860A (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
KR101277980B1 (ko) 다층배선기판
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
US7968803B2 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
KR20130016100A (ko) 배선기판의 제조방법
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20140044034A (ko) 인쇄회로기판 및 그의 제조 방법
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR100857165B1 (ko) 회로기판 제조방법
US8322596B2 (en) Wiring substrate manufacturing method
KR100861620B1 (ko) 인쇄회로기판의 제조방법
JP4825784B2 (ja) 半導体装置用パッケージおよびその製造方法
JP2013062293A (ja) 多層配線基板の製造方法
JP2006165242A (ja) プリント配線板およびその製造方法
KR20100062361A (ko) 인쇄회로기판 제조방법
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
CN113133184A (zh) 部件承载件及其制造方法和使用部件承载件的方法
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
US7807034B2 (en) Manufacturing method of non-etched circuit board
JP2015220354A (ja) 配線基板の製造方法
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
CN110381675B (zh) 一种电路板结构及其制造方法
KR100827310B1 (ko) 인쇄회로기판 및 그 제조방법
TWI293236B (en) Method for manufacturing a substrate embedded with an electronic component and device from the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application