KR101056154B1 - 단위기판 제조방법 - Google Patents
단위기판 제조방법 Download PDFInfo
- Publication number
- KR101056154B1 KR101056154B1 KR1020080112885A KR20080112885A KR101056154B1 KR 101056154 B1 KR101056154 B1 KR 101056154B1 KR 1020080112885 A KR1020080112885 A KR 1020080112885A KR 20080112885 A KR20080112885 A KR 20080112885A KR 101056154 B1 KR101056154 B1 KR 101056154B1
- Authority
- KR
- South Korea
- Prior art keywords
- panel
- unit substrate
- metal layer
- unit
- insulating layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
단위기판 제조방법이 개시된다. 복수의 단위기판이 형성되는 패널을 분리하여 단위기판을 제조하는 방법으로서, 단위기판을 구획하도록 패널을 관통하여 형성되는 금속층을 형성하는 단계, 금속층을 식각하는 단계를 포함하는 단위기판 제조방법은, 화학적인 방법을 이용하여 패널을 단위기판으로 절단할 수 있어, 단위기판의 휨(warpage)발생을 방지할 수 있다.
패널, 단위기판, 금속층, 분리홀, 식각
Description
본 발명은 단위기판 제조방법에 관한 것이다.
전자기기의 고성능화 소형화됨에 따라 반도체 칩 단자 수는 현저하게 증가되고 있으며 이에 따라, 신호 전달 속도를 향상시키기 위하여 패키지 기판으로 사용되는 FC-BGA기판의 Core두께가 점차 얇아 지고 있다. Core두께가 얇아짐에 따라 Loop inductance 값이 작아지기 때문에 신호 전달 속도가 크게 향상 될 수 있다.
도 1은 종래기술에 따른 패널을 나타낸 평면도이다. 도 1에 도시된 바와 같이, 패널(10)에는 단위기판(12)이 일정한 배열을 이루며 다수가 형성되어 있다. 이 패널(10)을 단위기판(12)으로 절단하여 납품이 이루어지게 된다.
도 2는 종래기술에 따라 패널을 절단하는 방법을 나타낸 측면도이다. 도 2에 도시된 바와 같이, 종래에 패널(10)을 절단하는 방법을 살펴보면, cutting table(5)상에 놓여진 패널(10)을 다이아몬드 blade(7)를 사용하여, singulation line(14)을 따라 기계적으로 절단하는 방법을 취하고 있다.
이러한 기계적인 가공법은 기존의 glass fabric이 내재하는 Core가 사용된 제품에서는, core로 인해 unit 가공 후 warpage를 발현시키는 원인이 되지 않았으나 core가 없는 박판 제품 또는 coreless 제품에서는 unit warpage 불량율이 높아지게 되는 문제가 있었다.
본 발명은 휨 발생을 방지할 수 있는 단위기판 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 복수의 단위기판이 형성되는 패널을 분리하여 단위기판을 제조하는 방법으로서, 단위기판을 구획하도록 패널을 관통하여 형성되는 금속층을 형성하는 단계, 금속층을 식각하는 단계를 포함하는 단위기판 제조방법이 제공된다.
여기서, 패널의 일면에는 금속층을 커버하는 절연층이 형성되며, 단위기판 제조방법은 금속층을 식각하는 단계 이전에, 금속층이 노출되도록 절연층의 일부를 제거하는 단계를 더 포함할 수 있다.
그리고, 패널의 일면에는 도전성 금속으로 이루어지는 패드가 형성되며, 절연층의 일부를 제거하는 단계는 패드가 노출되도록 절연층의 일부를 제거할 수 있다. 이 때, 절연층의 일부를 제거하는 단계는 절연층에 레이저를 조사하여 수행될 수 있다.
한편, 금속층을 형성하는 단계는 단위기판을 구획하도록 패널을 관통하는 분리홀을 형성하는 단계, 분리홀이 충전되도록 패널을 도금하는 단계를 포함할 수 있다. 여기서, 분리홀을 형성하는 단계는 패널에 레이저를 조사하여 수행될 수 있다.
상술한 바와 같이 본 발명의 실시예에 따르면, 화학적인 방법을 이용하여 패널을 단위기판으로 절단할 수 있어, 단위기판의 휨(warpage)발생을 방지할 수 있다.
본 발명의 특징, 이점이 이하의 도면과 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 단위기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명의 일 실시예에 따른 단위기판(110) 제조방법을 나타낸 순서도이며, 도 4 내지 도 15은 본 발명의 일 실시예에 패널(100) 제조방법을 나타낸 단면도이고, 도 16는 본 발명의 일 실시예에 따른 패널을 나타낸 평면도이다. 그리고, 도 17은 본 발명의 일 실시예에 따른 단위기판을 나타낸 평면도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 단위기판(110) 제조방법은, 복수의 단위기판(110)이 형성되는 패널(100)을 분리하여 단위기판(110)을 제조하는 방법으로서, 단위기판(110)을 구획하도록 패널(100)을 관통하여 형성되는 금속층(120)을 형성하는 단계, 금속층(120)을 식각하는 단계를 포함함으로써, 화학적인 방법을 이용하여 패널(100)을 단위기판(110)으로 절단할 수 있어, 단위기판(110)의 휨(warpage)발생을 방지할 수 있다.
먼저, 패널(100)을 형성한다. 패널(100)은 복수의 단위기판(110)이 형성되어 있는 것으로, 절연층(56, 57)과, 절연층(56, 57)에 형성되는 회로패턴(77), 층간 전기적 연결을 제공하는 비아(58, 59), 패널(100)의 외부와 전기적 연결을 제공하도록 도전성 금속으로 이루어지는 패드(54, 55), 단위기판(110)을 구획하도록 패널(100)의 상하를 관통하여 형성되는 금속층(120) 및 금속층(120)과 패널(100)이 노출되도록 패널(100)의 상하를 커버하는 솔더레지스트(112)를 포함할 수 있다. 단위기판(110)은 패널(100)을 절단하여 최종적인 제품으로 사용되는 인쇄회로기판을 말할 수 있다.
패널(100)은 glass fabric이 내재되는 코어기판이 생략되는 코어리스(coreless) 기판 타입으로 이루어질 수 있다.
도 4, 5에 도시된 바와 같이, 패널(100)을 형성하기 위해, 캐리어(50) 상에 절연층을 형성할 수 있다. 절연층은 패널(100)이 완성되었을 때, 최외각에 위치하게 될 수 있고, 솔더레지스트(112)로 이루어질 수 있다. 캐리어(50)는 폴리머 재질로 이루어질 수 있다.
다음으로, 도 6에 도시된 바와 같이, 솔더레지스트(112) 상에 드라이 필름(52)을 형성할 수 있고, 드라이 필름(52)은 형성할 회로패턴(77)에 상응하도록 노광/현상되어 도금레지스트로써 역활을 수행한다.
다음으로, 도 7에 도시된 바와 같이, 드라이 필름(52)이 형성되는 캐리어(50)의 일면을 도금하여 회로패턴(77)을 형성할 수 있다. 회로패턴(77) 가운데는 패드(54)가 일부 포함되어 형성될 수 있다.
다음으로, 도 8에 도시된 바와 같이, 드라이 필름(52)을 제거하고 솔더레지스트(112) 상에 회로패턴(77)만을 잔존시킬 수 있다.
다음으로, 도 9에 도시된 바와 같이, 회로패턴(77) 상에 절연층(56)을 열압착할 수 있다. 이 때, 절연층(56)은 미세회로패턴이 용이한 재질로 이루어질 수 있으며, 예를 들어, ABF(Ajimoto Build-up Film)을 사용할 수 있다. 절연층(56)에 열과 압력을 가하여 절연층(56)을 반경화 상태로 조성할 수 있으며, 그로 인해 회로패턴(77)과 절연층(56) 간에 접합력을 향상시킬 수 있다.
다음으로, 도 10에 도시된 바와 같이, 단위 기판을 구획하도록 패널(100)을 관통하여 형성되는 금속층(120)을 형성할 수 있다. (S100) 금속층(120)을 형성하기 위해 먼저, 패널(100)의 상하를 관통하도록 절연층(56)에 레이저를 조사하여 분리홀(121)을 형성할 수 있다.
분리홀(121)은 단위기판(110)의 구획하는 홀로 인접하는 단위기판(110) 간에 경계를 이룰 수 있다. 분리홀(121)은 이후에 단위기판(110)으로 분리되도록 하기 위해 단위기판(110)을 포위하는 폐곡선으로 이루어질 수 있다.
분리홀(121)은 절연층(56)에 레이저를 조사하여 형성될 수 있으며, 레이저는 마이크로 비아홀(micro via hole)을 형성 가능한 예를 들어 펨토 세컨드 레이저(femto second laser) 등을 사용할 수 있다.
분리홀(121)을 형성하는 단계에서는 절연층(56) 간 전기적 연결을 제공하기 위한 비아홀(68)을 형성하는 것과 함께 이루어질 수 있다.
다음으로, 도 11에 도시된 바와 같이, 분리홀(121)이 충전되도록 패널(100)을 도금하여 금속층(120)을 형성할 수 있다. (S130) 금속층(120)은 단위기판(110)을 포위할 수 있도록 형성되어, 인접하는 단위기판(110) 간을 구획할 수 있다. 이 때, 절연층(56) 상에 회로패턴(77)도 함께 형성할 수 있다. 회로패턴(77)과 금속층(120)은 모두 구리를 포함하는 재질로 이루어질 수 있다.
다음으로, 도 12에 도시된 바와 같이, 상술한 공정을 반복하여 다층의 패널(100)을 형성할 수 있다. 이러한 과정은 설계상 필요한 횟수만큼 반복될 수 있다. 이 때, 금속층(120)은 단위기판(110)을 구획하도록 동일한 위치에 반복적으로 형성되어 패널(100)을 구획하는 격벽을 형성할 수 있다. 최 상측에는 회로패턴(77)과 함께 패드(55)도 형성될 수 있다.
다음으로, 도 13, 14에 도시된 바와 같이, 패널(100)의 일면에 절연층인 솔더레지스트(112)를 형성하고, 캐리어(50)를 제거할 수 있다.
다음으로, 도 15에 도시된 바와 같이, 금속층(120) 및 패드(54, 55)가 노출되도록 레이저를 조사하여 솔더레지스트(112)의 일부를 제거할 수 있다. (S200) 레이저는 미세한 가공이 가능한 레이저를 이용할 수 있으며, 예를 들어 상술한 펨토 세컨드 레이저가 사용될 수 있다. 이 때, 패드(54, 55)에는 Au/Ni과 같은 도전성 금속의 도금(115)이나, OSP처리(114) 등이 추가적으로 수행될 수 있다.
도 16은 본 발명의 일 실시예에 따른 패널(100)을 도시하였으며, 금속층(120)으로 구획되는 단위기판(110)을 개략적으로 도시하였음을 밝힌다. 도 16에 도시된 바와 같이, 패널(100)은 솔더레지스트(112)의 상측으로 노출되는 금속층(120)에 의해 구획되고 있음을 알 수 있다.
다음으로, 각각의 단위기판(110)이 분리되도록 금속층(120)을 식각할 수 있다. (S300) 화학적인 방법에 의해 금속층(120)이 식각되어 제거되면, 각각의 단위기판(110)은 서로 분리될 수 있다. 따라서, 기계적인 방법으로 패널(100)을 절단함으로 인해 발생할 수 있는 단위기판(110)의 휨을 방지할 수 있다.
한편, 금속층(120)을 식각하기 위해 패드(54, 55)에는 별도의 부식 방지층을 형성하거나, 금속층(120) 만을 선택적으로 식각할 수 있는 에칭액을 사용할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 패널을 나타낸 평면도.
도 2는 종래기술에 따라 패널을 절단하는 방법을 나타낸 측면도.
도 3은 본 발명의 일 실시예에 따른 단위기판 제조방법을 나타낸 순서도.
도 4 내지 도 15은 본 발명의 일 실시예에 패널 제조방법을 나타낸 단면도.
도 16는 본 발명의 일 실시예에 따른 패널을 나타낸 평면도.
도 17는 본 발명의 일 실시예에 따른 단위기판을 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
100: 패널 110: 단위기판
112: 솔더레지스트 120: 금속층
Claims (6)
- 복수의 단위기판이 형성되는 패널을 분리하여 단위기판을 제조하는 방법으로서,캐리어 상에 코어리스 기판 타입의 상기 패널을 형성하는 단계;상기 단위기판을 구획하도록 상기 패널을 관통하여 형성되는 금속층을 형성하는 단계;상기 캐리어를 제거하는 단계; 및상기 금속층을 식각하는 단계를 포함하는 단위기판 제조방법.
- 제1항에 있어서,상기 패널의 일면에는 상기 금속층을 커버하는 절연층이 형성되며,상기 금속층을 식각하는 단계 이전에,상기 금속층이 노출되도록 상기 절연층의 일부를 제거하는 단계를 더 포함하는 단위기판 제조방법.
- 제2항에 있어서,패널의 일면에는 도전성 금속으로 이루어지는 패드가 형성되며,상기 절연층의 일부를 제거하는 단계는상기 패드가 노출되도록 상기 절연층의 일부를 제거하는 것을 특징으로 하는 단위기판 제조방법.
- 제3항에 있어서,상기 절연층의 일부를 제거하는 단계는상기 절연층에 레이저를 조사하여 수행되는 것을 특징으로 하는 단위기판 제조방법.
- 제1항에 있어서,상기 금속층을 형성하는 단계는상기 단위기판을 구획하도록 상기 패널을 관통하는 분리홀을 형성하는 단계;상기 분리홀이 충전되도록 상기 패널을 도금하는 단계를 포함하는 것을 특징으로 하는 단위기판 제조방법.
- 제5항에 있어서,상기 분리홀을 형성하는 단계는상기 패널에 레이저를 조사하여 수행되는 것을 특징으로 하는 단위기판 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080112885A KR101056154B1 (ko) | 2008-11-13 | 2008-11-13 | 단위기판 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080112885A KR101056154B1 (ko) | 2008-11-13 | 2008-11-13 | 단위기판 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100053979A KR20100053979A (ko) | 2010-05-24 |
KR101056154B1 true KR101056154B1 (ko) | 2011-08-11 |
Family
ID=42278823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080112885A KR101056154B1 (ko) | 2008-11-13 | 2008-11-13 | 단위기판 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101056154B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036245A (ja) * | 1999-07-23 | 2001-02-09 | Yamaichi Electronics Co Ltd | 配線板の製造方法 |
JP2002314220A (ja) * | 2001-04-11 | 2002-10-25 | Denki Kagaku Kogyo Kk | 回路基板の製造方法 |
KR20060014118A (ko) * | 2004-08-10 | 2006-02-15 | 엘지이노텍 주식회사 | 인쇄회로기판 제조방법 |
-
2008
- 2008-11-13 KR KR1020080112885A patent/KR101056154B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036245A (ja) * | 1999-07-23 | 2001-02-09 | Yamaichi Electronics Co Ltd | 配線板の製造方法 |
JP2002314220A (ja) * | 2001-04-11 | 2002-10-25 | Denki Kagaku Kogyo Kk | 回路基板の製造方法 |
KR20060014118A (ko) * | 2004-08-10 | 2006-02-15 | 엘지이노텍 주식회사 | 인쇄회로기판 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20100053979A (ko) | 2010-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI594345B (zh) | 超微細間距層疊封裝(PoP)無核心封裝 | |
US9247644B2 (en) | Wiring board and method for manufacturing the same | |
KR101025520B1 (ko) | 다층 인쇄회로기판 제조방법 | |
KR100722635B1 (ko) | 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법 | |
KR101043540B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100966336B1 (ko) | 고밀도 회로기판 및 그 형성방법 | |
KR100298897B1 (ko) | 인쇄회로기판제조방법 | |
JP5989329B2 (ja) | プリント回路基板の製造方法 | |
TWI524441B (zh) | 電路板及其製造方法 | |
KR101012403B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
KR101013992B1 (ko) | 인쇄회로기판 제조방법 | |
KR101056154B1 (ko) | 단위기판 제조방법 | |
JP2009076928A (ja) | 配線基板の製造方法 | |
KR100803960B1 (ko) | 패키지 온 패키지 기판 및 그 제조방법 | |
KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
KR102119142B1 (ko) | 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법 | |
KR102101593B1 (ko) | 금속 코어 기판을 이용하는 인쇄회로기판의 제조방법 및 이에 의해 제조되는 인쇄회로기판 | |
KR101516083B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
JP2017011251A (ja) | 配線基板およびその製造方法 | |
KR20130039080A (ko) | 인쇄회로기판 및 그 제조 방법 | |
KR101179716B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조방법 | |
JP2013106029A (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
KR20240027186A (ko) | 고성능 회로기판 및 제조방법 | |
KR100997801B1 (ko) | 인쇄회로기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |