KR100976202B1 - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100976202B1
KR100976202B1 KR1020080039916A KR20080039916A KR100976202B1 KR 100976202 B1 KR100976202 B1 KR 100976202B1 KR 1020080039916 A KR1020080039916 A KR 1020080039916A KR 20080039916 A KR20080039916 A KR 20080039916A KR 100976202 B1 KR100976202 B1 KR 100976202B1
Authority
KR
South Korea
Prior art keywords
layer
hole
plating
insulating layer
forming
Prior art date
Application number
KR1020080039916A
Other languages
English (en)
Other versions
KR20090114129A (ko
Inventor
황미선
오창건
이석원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080039916A priority Critical patent/KR100976202B1/ko
Publication of KR20090114129A publication Critical patent/KR20090114129A/ko
Application granted granted Critical
Publication of KR100976202B1 publication Critical patent/KR100976202B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판 제조방법이 개시된다. 관통홀이 형성된 절연층을 제공하는 단계; 절연층의 상하 및 관통홀의 내벽에 금속층을 형성하는 단계; 금속층이 형성된 관통홀의 내주면에 장벽층을 형성하는 단계; 및 절연층의 상하에 형성된 금속층의 일부를 식각하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, 별도의 랜드 없이도 홀 내벽의 도금층이 손상되는 것을 방지할 수 있어 제품의 신뢰도를 향상시킬 수 있으며, 회로패턴의 밀집도를 높일 수 있다.
인쇄회로기판, 랜드리스(landless), 장벽층, 비아홀

Description

인쇄회로기판 제조방법{Manufacturing method for printed circuit board}
본 발명은 인쇄회로기판 제조방법에 관한 것이다.
전자 산업의 발달에 따라 전자부품의 고기능화, 소형화에 대한 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판 또한 회로패턴의 고밀도화가 요구되고 있으며, 이에 다양한 미세 회로패턴 구현 공법이 고안, 제시되어 적용되고 있다.
이 때, 회로패턴을 미세하게 구성하더라도, 층간 연결하는 비아의 패턴이 미세하게 구성되지 못한다면, 결국 특정 층의 회로패턴 간의 거리는 일정 간격 이하로 줄일 수 없게 되며, 이와 같은 문제는 결국 인쇄 회로기판의 고밀도화를 달성하는 데에 한계로 남게 된다.
종래기술에 따른 인쇄회로기판 제조방법은 도 1 내지 도 4에 도시된 바와 같다. 도 1 내지 도 4를 참조하면, 절연층(10), 금속층(21, 22), 회로패턴(26), 랜 드(27), 에칭레지스트(30)가 도시되어 있다.
종래기술에 따르면, 도 1 내지 도 4에 도시된 바와 같이, 회로패턴(26) 형성 시, 홀 내 금속층(22)의 에칭을 막기 위해 정합도를 고려하여 랜드(27)가 형성되어야 한다. 이러한 경우, 기판의 표면에 형성된 회로패턴(26)이 미세 피치로 형성됨에도 불구하고, 홀 주변에서 랜드(27)가 형성되어야 하기 때문에 해당 영역에서 미세화를 구현하지 못한다. 이처럼 랜드(27)를 형성할 경우, 기판 표면의 회로패턴(26)이 고밀도화를 이루기 어렵게 된다.
본 발명은 높은 신뢰도와 밀집도를 가지며 제품의 소형화를 가능케 하는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 관통홀이 형성되며, 양면에 각각 회로패턴이 형성된 절연층; 관통홀의 내벽에 형성되며, 절연층의 상하를 전기적으로 연결하는 금속층; 및 금속층의 내주면을 커버하는 장벽층을 포함하는 인쇄회로기판을 제공할 수 있다.
금속층은 구리를 포함하는 재질로 이루어질 수 있으며, 장벽층은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금, 또는 니켈(Ni)-금(Au)합금을 포함하는 재질로 이루어질 수 있 다.
금속층의 높이는 관통홀의 깊이에 상응할 수 있으며, 회로패턴의 일부는 금속층의 상면의 일부와 접촉할 수 있다.
본 발명의 다른 측면에 따르면, 관통홀이 형성된 절연층을 제공하는 단계; 절연층의 상하 및 관통홀의 내벽에 금속층을 형성하는 단계; 금속층이 형성된 관통홀의 내주면에 장벽층을 형성하는 단계; 및 절연층의 상하에 형성된 금속층의 일부를 식각하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.
장벽층을 형성하는 단계는, 절연층의 하면에 제1 도금레지스트층을 형성하는 단계; 절연층의 상면 및 관통홀의 내벽에 제1 도금층을 형성하는 단계; 절연층의 상면에 제2 도금레지스트층을 형성하는 단계; 절연층의 하면 및 관통홀의 내벽에 제2 도금층을 형성하는 단계; 및 절연층의 상면에 제1 도금층과 반응하는 에칭액을 제공하는 단계를 포함할 수 있다.
이 때, 제1 도금층은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금, 또는 니켈(Ni)-금(Au)합금을 포함하는 재질로 이루어지고, 제2 도금층은 구리를 포함하는 재질로 이루어질 수 있다.
한편, 제1 도금레지스트층을 형성하는 단계는, 절연층의 하면에 포지티브 드라이필름(positive dry film)을 적층하는 단계; 절연층의 상면에 자외선을 조사하여 포지티브 드라이필름의 일부를 노광시키는 단계; 현상액을 도포하여 노광된 포 지티브 드라이필름의 일부를 제거하는 단계를 포함할 수 있다.
또한, 관통홀의 내벽에 형성된 금속층의 높이는 관통홀이 깊이에 상응하며, 회로패턴의 일부가 관통홀의 내벽에 형성된 금속층의 상면의 일부와 접촉하도록 수행될 수 있다.
본 발명의 바람직한 실시예에 따르면, 홀 내벽의 도금층이 손상되는 것을 방지할 수 있어 제품의 신뢰도를 향상시킬 수 있으며, 회로패턴의 밀집도를 높일 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나 의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
우선 본 발명의 일 측면에 따른 인쇄회로기판의 구조에 대해 도 5를 참조하여 설명하도록 한다. 도 5를 참조하면, 절연층(10), 회로패턴(23), 금속층(22) 및 장벽층(52)이 도시되어 있다.
본 실시예에 따른 인쇄회로기판은 층간 도통을 위해 관통홀(12)의 내벽에 금속층을 형성하고, 금속층(22)이 형성된 관통홀(12)의 내주면, 즉 관통홀(12)의 내벽에 형성된 금속층(22)의 표면에 장벽층(52)이 형성되는 것에 특징이 있다.
이처럼, 장벽층(52)으로 하여금 관통홀(12)의 내벽에 형성된 금속층(22)을 커버하도록 함으로써, 회로패턴(23)을 형성하기 위해 에칭을 수행하는 공정 중에서 관통홀(12)의 내벽에 형성된 금속층(22)이 에칭액에 의해 손상되는 것을 방지할 수 있게 되며, 그 결과 제품의 신뢰성을 확보할 수 있게 된다.
금속층(22) 및 회로패턴(23)은 구리를 주된 재질로 하여 이루어질 수 있으며, 금속층(22)을 커버하는 장벽층(52)은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금, 또는 니켈(Ni)-금(Au)합금니켈을 주된 재질로 하여 이루어질 수 있다.
한편, 관통홀(12) 주변에서도 파인 피치를 구현할 수 있도록 하기 위하여, 랜드리스 구조를 구현할 수도 있다. 즉, 도 5에 도시된 바와 같이, 관통홀(12)의 내벽에 형성된 금속층(22)이 관통홀(12)의 깊이와 실질적으로 같은 높이를 갖도록 하고, 절연층(10)의 상면에 형성된 회로패턴(23)의 일 단부가 금속층(22)의 상면의 일부와 접촉하도록 할 수 있다.
이러한 구조를 통하여, 종래기술에서와 같이 과도하게 큰 랜드로 인하여 관통홀(12) 부근에서 파인 피치를 구현할 수 없었던 문제점을 해결할 수 있게 된다.
뿐만 아니라, 상술한 바와 같이, 장벽층(52)을 이용함으로써 관통홀(12) 내벽에 형성된 금속층(22) 즉, 비아가 손상되는 것을 방지할 수 있게 됨으로써, 랜드리스 구조임에도 불구하고 층간 접속의 신뢰도를 유지/향상 시킬 수 있게 된다.
이상에서는 본 발명의 일 측면에 따른 인쇄회로기판의 구조에 대해 설명하였으며, 이하에서는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법에 대해 설명하도록 한다.
도 6은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 순서도이고, 도 7 내지 도 12는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 흐름도이다. 도 7 내지 도 12를 참조하면, 절연층(10), 금속층, 회로패턴(23), 포지티브 드라이필름(positive dry film, 41, 42), 니켈 도금층(51, 52), 구리 도금층(61, 62), 에칭레지스트(70)가 도시되어 있다.
우선, 관통홀(12)이 형성된 절연층(10)을 제공한 다음(S110), 절연층(10)의 상하 및 관통홀(12)의 내벽에 금속층(21, 22)을 형성한다(S120). 절연층(10)의 상하 및 관통홀(12)의 내벽에 금속층(21, 22)을 형성하기 위하여, 무전해 도금을 통하여 시드층(미도시)을 형성한 다음, 이를 바탕으로 전해도금을 수행하는 방법 등을 이용할 수 있다.
그리고 나서, 금속층(22)이 형성된 관통홀(12)의 내주면에 장벽층(52)을 형성한다(S130). 금속층이 형성된 관통홀(12)의 내주면에 형성되는 장벽층(52)은 전술한 바와 같이 관통홀(12)의 내벽에 형성된 금속층(22) 즉, 비아가 회로패턴(23) 형성 과정 중에 에칭액 등에 의해 손상되는 것을 방지할 수 있다. 따라서, 장벽층(52)은 금속층(22)이 반응하는 에칭액과는 반응하지 않는 재질로 이루어질 수 있다. 예를 들면, 금속층(22)이 구리를 주된 재질로 하여 이루어지는 경우, 장벽층(52)은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금, 또는 니켈(Ni)-금(Au)합금을 주된 재질로 하여 이루어질 수 있다.
금속층(22)이 형성된 관통홀(12)의 내주면에 장벽층(52)을 형성하는 방법에 대해 보다 구체적으로 설명하면 다음과 같다.
먼저, 절연층(10)의 하면에 제1 도금레지스트층을 형성하고(S131), 절연층(10)의 상면 및 관통홀(12)의 내벽에 제1 도금층을 형성한다(S132). 관통홀(12)의 내벽에 형성되는 제1 도금층이 추후에 장벽층(52)으로서의 기능을 수행할 수 있게 된다. 즉, 니켈 재질의 장벽층(52)을 형성하고자 하는 경우, 제1 도금층은 니켈 재질로 이루어질 수 있다.
한편, 절연층(10)의 하면에 제1 도금레지스트층을 형성하기 위하여, 절연층(10)의 하면에 포지티브 드라이필름(positive dry film, 41)을 적층하고, 절연층(10)의 상면에 자외선을 조사하여 포지티브 드라이필름(41)의 일부를 노광 시킨 다음(이상 도 7 참조), 현상액을 도포하여 노광된 포지티브 드라이필름(41)의 일부를 제거하는 방법을 이용할 수 있다(도 8 참조). 포지티브 드라이필름은 노광된 부분이 변형되어 현상액에 의해 제거될 수 있는 특징을 갖는다.
이와 같은 방법으로 제1 도금레지스트층을 형성하는 경우, 관통홀(12)이 형성된 절연체(10)를 마스크로 이용할 수 있게 되어, 즉, 별도의 마스크를 이용하지 않고 노광을 수행할 수 있게 되어 제조공정을 단순화 하고, 제조비용을 절감시킬 수 있는 효과를 나타낼 수 있게 된다.
그리고 나서, 도 9에 도시된 바와 같이, 절연층(10)의 상면에 제2 도금레지스트층(42)을 형성한 다음(S133), 절연층(10)의 하면 및 관통홀(12)의 내벽에 제2 도금층(61, 62)을 형성한다(S134). 제2 도금층은 구리를 포함하는 재질로 하여 이루어질 수 있다. 제1 도금층(52)이 이미 형성되어 있는 관통홀(12)의 내벽에 다시 제2 도금층(62)을 형성함으로써, 제1 도금층(52)은 제2 도금층(62)에 의해 커버될 수 있게 된다.
한편, 제2 도금레지스트층은 전술한 제1 도금레지스트층과 같이 포지티브 드라이필름(42)을 이용하여 형성될 수 있으므로, 이에 대한 구체적인 설명은 생략하도록 한다.
그리고 나서, 절연층(10)의 상면에 제1 도금층(51, 52)과 반응하는 에칭액을 제공한다(S135). 제1 도금층(51, 52)과 제2 도금층(61, 62)이 형성된 절연층(10)에 제1 도금층(51, 52)과 반응하는 에칭액을 제공하게 되면, 절연층(10)의 상면에 형성되어 있던 제1 도금층(51)은 에칭액과의 반응에 의해 제거될 수 있게 되나, 관통홀(12)의 내벽에 형성된 제1 도금층(52)의 경우에는, 제2 도금층(62)에 의해 커버되어 있는 관계로 제거되지 않을 수 있다. 절연층(10)의 상면에 형성된 제1 도금층(51)이 제거된 모습이 도 10에 도시되어 있다.
그 다음, 절연층(10)의 상하에 형성된 금속층(21)의 일부를 식각하여 회로패턴(23)을 형성한다(S140). 회로패턴(23)을 형성하기 위하여, 도 11에 도시된 바와 같이 절연층(10)의 상하면에 각각 형성된 금속층(21)의 표면에 에칭레지스트(70)를 형성하고, 도 12에 도시된 바와 같이, 금속층(21)과 반응하는 에칭액을 도포하는 방법을 이용할 수 있다. 제2 도금층(61)은 절연층(10)의 상하에 형성된 금속층(21)과 동일한 재질로 이루어져, 회로패턴(23)을 형성하기 위해 수행되는 에칭 공정 중 에 제거될 수 있으며, 관통홀(12)의 내벽에 형성된 제1 도금층(52)의 표면에 형성되어 있던 제2 도금층(62) 역시 에칭 공정 중에 제거될 수 있게 된다.
한편, 에칭 공정을 통하여, 관통홀(12)의 내벽에 형성된 금속층(22)의 높이를 관통홀(12)이 깊이와 실질적으로 동일하게 하고, 회로패턴(23)의 일부가 관통홀(12)의 내벽에 형성된 금속층(22)의 상면의 일부와 접촉하도록 할 수 있다.
이를 통하여, 관통홀(12) 주변에서도 파인 피치를 구현할 수 있는 랜드리스 구조를 구현할 수 있게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1 내지 도 4는 종래기술에 따른 인쇄회로기판 제조방법을 나타내는 흐름도.
도 5는 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타내는 단면도.
도 6은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 순서도.
도 7 내지 도 12는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10: 절연층
21, 22: 금속층
23: 회로패턴
41, 42: 포지티브 드라이필름(positive dry film)
51, 52: 제1 도금층
61, 62: 제2 도금층
70: 에칭레지스트

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 관통홀이 형성된 절연층을 제공하는 단계;
    상기 절연층의 상하 및 상기 관통홀의 내벽에 금속층을 형성하는 단계;
    상기 금속층이 형성된 관통홀의 내주면에 장벽층을 형성하는 단계; 및
    상기 절연층의 상하에 형성된 금속층의 일부를 식각하여 회로패턴을 형성하는 단계를 포함하며,
    상기 장벽층을 형성하는 단계는,
    상기 금속층이 형성된 절연층의 하측면에 제1 도금레지스트층을 형성하는 단계;
    상기 금속층이 형성된 절연층의 상측면 및 상기 관통홀의 내벽에 제1 도금층을 형성하는 단계;
    상기 제1 도금레지스트층을 제거하는 단계;
    상기 제1 도금층이 형성된 절연층의 상측면에 제2 도금레지스트층을 형성하는 단계;
    상기 절연층의 하측면 및 상기 관통홀의 내벽에 제2 도금층을 형성하는 단계;
    상기 제2 도금레지스트층을 제거하는 단계;
    상기 절연층의 상면에 상기 제1 도금층과 반응하는 에칭액을 제공하여, 상기 절연층의 상면에 형성된 제1 도금층을 제거하는 단계; 및
    상기 제2 도금층을 제거하는 단계를 포함하는, 인쇄회로기판 제조방법.
  5. 제4항에 있어서,
    상기 제2 도금층은 상기 금속층과 동일한 재질로 이루어지고,
    상기 제2 도금층을 제거하는 단계는, 상기 회로패턴을 형성하는 단계와 동일 공정 중에 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 제4항 또는 제5항에 있어서,
    상기 제1 도금층은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금 및 니켈(Ni)-금(Au)합금으로 이루어지는 군으로부터 선택되는 어느 하나를 포함하는 재질로 이루어지고,
    상기 제2 도금층은 구리를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법
  7. 제4항 또는 제5항에 있어서,
    상기 제1 도금레지스트층을 형성하는 단계는,
    상기 절연층의 하면에 포지티브 드라이필름(positive dry film)을 적층하는 단계;
    상기 절연층의 상면에 자외선을 조사하여 상기 포지티브 드라이필름의 일부를 노광시키는 단계;
    현상액을 도포하여 상기 노광된 포지티브 드라이필름의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  8. 제4항 또는 제5항에 있어서,
    상기 회로패턴을 형성하는 단계는,
    상기 관통홀의 내벽에 형성된 금속층의 높이는 상기 관통홀이 깊이에 상응하며, 상기 회로패턴의 일부가 상기 관통홀의 내벽에 형성된 금속층의 상면의 일부와 접촉하도록 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020080039916A 2008-04-29 2008-04-29 인쇄회로기판 제조방법 KR100976202B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080039916A KR100976202B1 (ko) 2008-04-29 2008-04-29 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039916A KR100976202B1 (ko) 2008-04-29 2008-04-29 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20090114129A KR20090114129A (ko) 2009-11-03
KR100976202B1 true KR100976202B1 (ko) 2010-08-17

Family

ID=41555396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039916A KR100976202B1 (ko) 2008-04-29 2008-04-29 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR100976202B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846355A (ja) * 1994-07-29 1996-02-16 Risho Kogyo Co Ltd プリント配線板の製造方法
JP2004146668A (ja) 2002-10-25 2004-05-20 Sharp Corp 多層プリント配線板及びその製造方法
JP2004349358A (ja) 2003-05-21 2004-12-09 Mitsubishi Paper Mills Ltd めっきレジスト組成物及びめっきレジストシート並びにそれを用いた基板の製造方法
KR100498977B1 (ko) * 2002-12-31 2005-07-01 삼성전기주식회사 Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846355A (ja) * 1994-07-29 1996-02-16 Risho Kogyo Co Ltd プリント配線板の製造方法
JP2004146668A (ja) 2002-10-25 2004-05-20 Sharp Corp 多層プリント配線板及びその製造方法
KR100498977B1 (ko) * 2002-12-31 2005-07-01 삼성전기주식회사 Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법
JP2004349358A (ja) 2003-05-21 2004-12-09 Mitsubishi Paper Mills Ltd めっきレジスト組成物及びめっきレジストシート並びにそれを用いた基板の製造方法

Also Published As

Publication number Publication date
KR20090114129A (ko) 2009-11-03

Similar Documents

Publication Publication Date Title
US20100126765A1 (en) Multi-layer printed circuit board and manufacturing method thereof
US20140097007A1 (en) Wiring substrate and method for producing the same
KR100990618B1 (ko) 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
US10134666B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
US8499444B2 (en) Method of manufacturing a package substrate
KR100890217B1 (ko) 기판 제조방법
CN108738241A (zh) 电路板的制作方法及其制得的电路板
KR20060034613A (ko) 프린트 기판 제조 방법 및 프린트 기판
KR101167464B1 (ko) 인쇄회로기판의 제조방법
US9699916B2 (en) Method of manufacturing wiring substrate, and wiring substrate
KR101012403B1 (ko) 인쇄회로기판 및 그 제조방법
KR101044790B1 (ko) 인쇄회로기판 제조방법
KR101013992B1 (ko) 인쇄회로기판 제조방법
KR100976202B1 (ko) 인쇄회로기판 제조방법
KR101008676B1 (ko) 인쇄회로기판 제조방법
KR101209553B1 (ko) 다층기판의 비아 홀 구조 및 그 제조방법
JP4705972B2 (ja) プリント配線板及びその製造方法
TWI383724B (zh) 印刷電路板及其製造方法
JP2006339221A (ja) 半導体実装用テープキャリアテープ及びその製造方法
KR102531702B1 (ko) 인쇄회로기판의 제조방법
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
JP2005129665A (ja) 半導体装置およびその製造方法
JP3854265B2 (ja) 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
KR20090086830A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee