KR100928885B1 - Ｉｇｂｔ용의 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용의실리콘 단결정 웨이퍼의 제조방법 - Google Patents

Ｉｇｂｔ용의 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용의실리콘 단결정 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR100928885B1
KR100928885B1 KR1020070016616A KR20070016616A KR100928885B1 KR 100928885 B1 KR100928885 B1 KR 100928885B1 KR 1020070016616 A KR1020070016616 A KR 1020070016616A KR 20070016616 A KR20070016616 A KR 20070016616A KR 100928885 B1 KR100928885 B1 KR 100928885B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
wafer
atoms
grown
Prior art date
Application number
KR1020070016616A
Other languages
English (en)
Other versions
KR20070083411A (ko
Inventor
토시아키 오노
시게루 우메노
와타루 스기무라
마사타카 호우라이
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20070083411A publication Critical patent/KR20070083411A/ko
Application granted granted Critical
Publication of KR100928885B1 publication Critical patent/KR100928885B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/261—Bombardment with radiation to produce a nuclear reaction transmuting chemical elements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

이 IGBT용의 실리콘 단결정 웨이퍼는, 결정 경방향(徑方向) 전역에 있어서 COP 결함 및 전위 클러스터(cluster)가 배제되어, 격자간 산소 농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이다. 이 IGBT용 실리콘 단결정 웨이퍼의 제조방법은, 분위기 가스 중에 수소가스 환산 분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소 원자 함유 물질을 도입하고, Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 인상 속도로 하여, 격자간 산소 농도가 8.5×1017원자/cm3 이하의 단결정을 육성한다. 인상 후의 실리콘 단결정에 중성자 조사를 행하여 인을 도프하거나, 실리콘 융액에 n형 도펀트를 첨가하거나, 또는 실리콘 단결정중의 인 농도가 2.9×1013원자/cm3 이상 2.9×1015원자/cm3 이하가 되도록 인을 실리콘 융액에 첨가하고, 상기 인보다도 편석계수가 작은 p형 도펀트를, 그 편석계수에 따라 실리콘 단결정중의 농도가 1×1013원자/cm3 이상 1×1015원자/cm3 이하가 되도록 실리콘 융액에 첨가한다.
IGBT, 실리콘, 단결정

Description

ＩＧＢＴ용의 실리콘 단결정 웨이퍼 및 ＩＧＢＴ용의 실리콘 단결정 웨이퍼의 제조방법 {SILICON SINGLE CRYSTAL WAFER FOR IGBT AND METHOD FOR MANUFACTURING SILICON SINGLE CRYSTAL WAFER FOR IGBT}
도1 은, 격자간 산소 농도와 열처리 후의 산소 도너 농도와의 관계를 나타내는 그래프이다.
도2 는, 고화율과 저항률의 관계를 나타내는 그래프이다.
도3 은, 본 발명의 실시형태의 실리콘 단결정 웨이퍼의 제조방법을 실시할 때에 사용되는 CZ로(爐)의 종단면 모식도이다.
도4 는, 본 발명의 실시형태의 실리콘 단결정 웨이퍼의 주연부를 나타내는 단면 모식도이다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 도가니 2 : 히터
3 : 실리콘 융액 4 : 인상축
5 : 시드 척(seed chuck)
(기술분야)
본 발명은, 절연 게이트 바이폴라 트랜지스터(IGBT)의 제조에 이용되는 IGBT용의 실리콘 단결정 웨이퍼 및 IGBT용의 실리콘 단결정 웨이퍼의 제조방법에 관한 것이다.
(배경기술)
절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor, 이하 IGBT라 한다)는, 대(大)전력을 제어하는 것에 적합한 게이트 전압 구동형 스위칭 소자이며, 전차, 하이브리드차, 공조기기, 냉장고 등의 인버터 등에 이용되고 있다. IGBT에는, 이미터, 컬렉터, 게이트라는 3개의 전극이 구비되어 있고, 절연 산화막을 통하여 소자의 표면측에 형성된 게이트에 인가하는 전압에 의해, 소자 표면측의 이미터와 이면측의 컬렉터 사이의 전류를 제어하는 것이다.
상술한 바와 같이, IGBT는 산화막으로 절연된 게이트에서 전류를 제어하는 소자이기 때문에, 게이트 산화막의 품질(Gate Oxide Integrity, 이하 GOI라 한다)이 중요하다. 실리콘 단결정 웨이퍼 중에 결함이 포함되어 있으면, 그 결함이 게이트 산화막에 들러붙어, 산화막의 절연 파괴의 원인이 된다.
또한, IGBT는 메모리 등의 LSI와 같이 웨이퍼의 표면 근방만을 횡방향으로 사용하는 소자가 아니라, 웨이퍼를 종방향으로 사용하는 소자이기 때문에, 그 특성은 웨이퍼의 벌크의 품질에 영향을 준다. 특히, 재결합 라이프 타임과 저항률은 중요한 품질이다. 재결합 라이프 타임은, 기판 중의 결정 결함에 의해 저하되기 때문에, 디바이스 프로세스를 거쳐도 결정 결함이 생기지 않도록 제어하는 것이 필 요하다. 저항률에 관해서는, 균일성과 안정성이 요구된다. 웨이퍼의 면 내(內) 뿐만 아니라, 웨이퍼 사이, 즉, 실리콘 잉곳의 길이방향으로도 균일하게, 또한 디바이스 열 프로세스를 거쳐도 변화하지 않는 것이 중요하다.
또한, 전류의 오프(off)시에 공핍층이 컬렉터 측에 접촉하는 소위 펀치스루(Punch Through, 이하 PT라 한다)형 IGBT용의 기판으로서, 에피택셜 웨이퍼(이하, 에피 웨이퍼라 한다)가 사용되고 있다. 그러나, PT형 IGBT는, 에피 웨이퍼를 사용하기 때문에 비용이 비싼 문제가 있다. 또한, 라이프 타임 콘트롤 때문에, 고온에서 스위칭 손실이 증가한다. 이 때문에 고온에서 온(on) 전압이 저하하여 병렬 사용시에 특정 소자에 전류가 집중되어 파손의 원인이 되는 경우도 있다.
PT형 기판의 결점을 극복하기 위해서, 오프시에 공핍층이 컬렉터 측에 접촉하지 않는 논 펀치 스루(Non Punch Through, 이하 NPT라 한다)형의 IGBT가 개발되고 있다. 그리고 최근에는, 트랜치 게이트 구조나 컬렉터 측에 필드스톱 (Field Stop, 이하 FS라 한다)층을 형성한, 보다 온 전압이 낮고 스위칭 손실이 적은 FS-IGBT가 제조되고 있다. NPT형이나 FS형의 IGBT용의 기판으로는, 종래부터 FZ법으로 육성한 실리콘 단결정에서 잘라낸 직경 150mm 이하의 웨이퍼(이하, FZ 웨이퍼라고 한다)가 사용되고 있다.
에피 웨이퍼에 비해 FZ 웨이퍼는 가격이 싸지만, IGBT의 제조 비용을 더욱 내리기 위해서는, 웨이퍼를 대구경화할 필요가 있다. 그러나, FZ법으로 직경 150mm보다 큰 단결정을 육성하는 것은 매우 어렵고, 비록 제조할 수 있다해도, 저가격으로 안정적으로 공급하는 것은 곤란하다.
거기서, 우리는 대구경 결정을 용이하게 육성할 수 있는 초크랄스키법(CZ법)으로 IGBT용의 실리콘 단결정 웨이퍼를 제조하는 것을 시도했다.
이하에 설명하는 특허문헌 1~3에 기재되어 있는 기술은 모두 웨이퍼 내의 결함의 저감을 목적으로 하는 것으로, 특허문헌 1에는, CZ법에 의해 육성되며, 질소가 도프(dope)되어, 전면(全面) N-영역으로 되고, 또한 격자간 산소 농도가 8ppma 이하, 또는 질소가 도프되고, 전면으로부터 적어도 보이드형 결함과 전위 클러스터(cluster)가 배제되어 있고, 또한 격자간 산소 농도가 8ppma 이하인 실리콘 단결정 웨이퍼가 개시되어 있다.
또한 특허문헌 2에는, 산소 및 질소로 도핑되는 동안에 초크랄스키법을 사용하여 인상되는 실리콘 단결정의 제조방법으로서, 단결정이 인상되는 동안에 6.5×1017원자/cm3 미만의 산소 농도, 및 5×1013원자/cm3 초과의 질소 농도로 도핑되는 실리콘 단결정의 제조방법이 개시되어 있다.
또한 특허문헌 3에는, 질소를 첨가한 융액으로부터 초크랄스키법에 의해 육성되어, 2×1014원자/cm3 이상 2×1016원자/cm3 이하의 질소 농도, 및 7×1017원자/cm3 이하의 산소 농도를 함유하고, 각종 표면 결함밀도가 FPD≤0.1개/cm2, SEPD≤0.1개/cm2, 및 OSF≤0.1개/cm2이며, 내부 결함밀도가 LSTD≤1×105개/cm3 이며, 또한 산화막 내압특성이 TZDB 고(高)C모드 합격률≥90% 및 TDDB 합격률≥90% 이상인 실리콘 반도체 기판이 개시되어 있다.
그러나, 특허문헌 1~3에는, 결정결함이 없는 웨이퍼의 제조방법에 대해 개시되어 있지만, IGBT에 필요한 웨이퍼 특성은 명확하게 되어 있지 않다. 또한, 무결함 CZ실리콘으로 격자간 산소농도가 7×1017원자/cm3 이하이며, 웨이퍼 면 내에서의 저항률의 불균일이 5% 이하인 결정을 육성하려면, 석영 도가니의 회전속도나, 결정의 회전속도를 종래의 조건에서 큰 폭으로 변경할 필요가 있고, 무결함결정을 육성할 수 있는 인상속도 마진이 작아져 버려, 수율이 저하되는 문제가 있었다.
[특허문헌 1] 일본공개특허공보 2001-146496호
[특허문헌 2] 일본공개특허공보 2000-7486호
[특허문헌 3] 일본공개특허공보 2002-29891호
본 발명은, 상기 사정을 감안하여 되어진 것으로, 인상 속도 마진을 확대하는 것이 가능함과 동시에, 저항률의 불균일이 작은 웨이퍼의 제조가 가능한 IGBT용의 실리콘 단결정 웨이퍼의 제조방법 및 IGBT용의 실리콘 단결정 웨이퍼를 제공하는 것을 목적으로 한다.
실리콘 단결정 웨이퍼를, 초크랄스키법(이하, CZ법이라고 하는 경우가 있다)에 의해 제조하면, 직경 300mm 정도의 대구경의 웨이퍼가 제조 가능하지만, CZ법으로 제조된 웨이퍼는 다음과 같은 이유로 IGBT용의 웨이퍼에는 적합하지 않았다.
(1) CZ법으로는, 단결정의 육성시에 과잉한 공공(空孔,vacancy)이 응집하여 0.2~0.3㎛ 정도의 COP 결함(Crystal Originated Particle)이 생긴다. IGBT를 제조할 때에는, 웨이퍼 표면에 게이트 산화막을 형성하지만, COP 결함이 웨이퍼 표면에 노출되어 생긴 핏트(pit), 또는 웨이퍼 표면 근방에 존재하는 COP 결함이 이 게이트 산화막에 들러붙으면, GOI(Gate Oxide Integrity)를 열화시킨다. 따라서, GOI가 열화되지 않도록, COP 결함을 포함하지 않는 웨이퍼가 필요하게 되지만, CZ법으로는 무결함의 웨이퍼의 제조가 어렵다.
(2) CZ법에 의해 제조된 실리콘 단결정 웨이퍼에는, 1×1018원자/cm3 정도의 과잉한 산소가 포함되어 있고, 이러한 웨이퍼에 대해 450℃로 1시간 정도의 저온 열처리(IGBT 제조공정의 소결(sintering) 처리에 상당하는 열처리)를 행하면 산소 도너가 발생하여, 열처리 전후로 웨이퍼의 저항률이 변화해 버린다.
(3) CZ법에 의해 제조된 실리콘 단결정 웨이퍼의 저항률은, 실리콘 융액에 첨가하는 도펀트의 양에 의해 제어될 수 있고, IGBT용의 웨이퍼에는 도펀트로서 인이 첨가되지만, 인은 편석계수가 작기 때문에 실리콘 단결정의 길이방향에 걸쳐 농도가 크게 변화한다. 그 때문에, 하나의 실리콘 단결정 중에서, 설계 사양에 합치하는 저항률을 가진 웨이퍼를 얻을 수 있는 범위가 좁다.
(4) CZ법에 의해 제조된 실리콘 단결정 웨이퍼에는, 1×1018원자/cm3 정도의 과잉한 산소가 포함되어 있고, 이러한 웨이퍼에 대해 디바이스 형성 프로세스를 행하면, 과잉한 산소가 SiO2 가 되어 석출되어, 재결합 라이프 타임을 열화시킨다.
상기 (1)~(4)의 문제점을 해결하기 위해, 본 발명자들이 예의 연구를 행한 바, 이하의 구성을 채용함으로써, IGBT에 필요한 웨이퍼 특성을 구비한 웨이퍼를, CZ법에 의해 제조할 수 있음이 판명되었다.
본 발명의 IGBT용의 실리콘 단결정 웨이퍼는, 초크랄스키법에 의해 육성된 실리콘 단결정으로 이루어지는 IGBT용의 실리콘 단결정 웨이퍼로서, 결정 경방향(徑方向) 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있고, 격자간 산소농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하인 것을 특징으로 한다.
본 발명의 IGBT용의 실리콘 단결정 웨이퍼에서는, 상기 실리콘 단결정이 상기 초크랄스키법에 의해 육성될 때에 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 인상 속도로 육성된 것이며, 또한, 인상 후의 실리콘 단결정에 중성자 조사가 행해져 인이 도프 되어 있는 것이어도 좋다.
상기 실리콘 단결정이 상기 초크랄스키법에 의해 육성될 때에, n형 도펀트가 도프된 실리콘 융액으로부터 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 인상 속도에 의해 육성되어도 좋다.
상기 실리콘 단결정에, 1×1014원자/cm3 이상 5×1015원자/cm3 이하의 질소가 도프되어 있어도 좋다.
파괴 전계 8MV/cm에서의 TZDB의 합격률이 90% 이상이며, 450℃로 1시간의 열처리를 행한 경우에 발생하는 산소 도너의 농도가 6×1012개/cm3 이하이며, 800℃로 4시간과 1000℃로 16시간의 2단계 열처리를 행한 경우에 석출하는 BMD의 밀도가 5 ×107개/m3 이하이며, 상기 2단계 열처리를 행한 경우에 있어서의 재결합 라이프 타임이 100μ초 이상이어도 좋다.
인과 상기 인보다도 편석계수가 작은 p형 도펀트가 각각, 1×1013원자/cm3 이상 1×1015원자/cm3 이하의 농도로 포함되어 있어도 좋다.
웨이퍼 표면에 있어서의 LPD 밀도가 0.1개/cm2 이하이며, 라이트 에칭 결함 밀도가 1×103개/cm2 이하라도 좋다.
이면측에 50nm 이상 1000nm 이하의 다결정 실리콘층이 형성되어 있어도 좋다.
또한, 본 발명에 있어서, 저항률의 불균일은, 웨이퍼 중심, 웨이퍼 중심과 외주의 중간 위치, 웨이퍼 외주로부터 5mm의 위치의 합계 3곳에서 저항률을 측정하여, 그 3곳의 저항률 중에서 최대치과 최소치를 선택하여, (최대치-최소치)×100/최소치의 식으로 얻어지는 값으로 한다.
또한, 본 발명에 있어서 「Grown-in 결함이 없음」이란, COP 결함이나 전위 클러스터 등의 결정 육성에 동반하여 생길 가능성 있는 모든 결함이 배제되는 것을 의미한다.
또한, 「라이트 에칭 결함」이란, 성장한 상태(As-Grown)의 실리콘 단결정 웨이퍼를 황산동 수용액에 침지한 후 자연 건조하고, 질소 분위기 중에서 900℃, 20분 정도의 열처리를 행하는 Cu 데코레이션(decoration)을 행하고, 그 후, 시편 (試片) 표층의 Cu 실리사이드층을 제거하기 위해, HF/HNO3 혼합 융액 중에 침지하여, 표층을 수십 미크론 정도 에칭하여 제거하고, 그 후 웨이퍼 표면을 2㎛ 라이트 에칭(크롬산 에칭)하고, 광학 현미경을 이용하여 검출되는 결함이다. 이 평가수법에 의하면, 결정 육성시에 형성된 전위 클러스터를 Cu 데코레이션 함으로써 현재화(顯在化)시켜, 전위 클러스터를 감도 좋게 검출할 수 있다. 즉 라이트 에칭 결함에는 전위 클러스터가 포함된다.
또한, 본 발명에 있어서, 「LPD 밀도」란, 레이저광 산란식 파티클 카운터(SP1(surfscan SP1): KLA-Tencor사 제조)를 이용하여 검출되는 결함의 밀도이다.
또한, TZDB란, 타임 제로 절연 파괴(Time Zero Dielectric Breakdown)의 약자이며, GOI를 나타내는 지표의 하나이다. 본 발명에 있어서의 TZDB의 합격률은, 측정 전극의 전극면적을 8mm2로 하고, 판정전류를 1mA로 한 조건에서, 웨이퍼 전체에서 229곳 정도의 장소에서 전류-전압 곡선을 측정하여, 정전(靜電)파괴를 일으키지 않았던 확률을 TZDB의 합격률로 하고 있다. 또한, 이 합격률은 C모드 합격률이다.
본 발명의 실리콘 단결정 웨이퍼에 의하면, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있기 때문에, 웨이퍼를 종방향으로 사용하는 소자인 IGBT용의 웨이퍼로서 적합하다. 즉, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있기 때문에, IGBT 제조 공정에 있어서의 웨이퍼 표면에서의 게이트 산화막의 형성시에, COP 결함이 게이트 산화막에 들러붙지 않아, GOI 를 열화시키는 일이 없다. 또한, 전위 클러스터가 배제됨으로써, 집적회로에 있어서의 리크(leak) 전류를 방지할 수 있다.
또한, 격자간 산소 농도가 8.5×1017원자/cm3 이하이기 때문에, 웨이퍼의 열처리 후에 발생하는 산소 도너의 농도를 9.8×1012개/cm3 이하로 억제할 수 있고, 열처리 전후에서의 웨이퍼의 저항률의 변화를 막을 수 있어, 실리콘 단결정 웨이퍼의 품질을 안정되게 할 수 있다.
또한, 산소 도너의 농도를 9.8×1012개/cm3 이하로 하는 이유는 다음과 같다. 고내압 IGBT에는, n형으로 저항률이 40~70Ω·cm의 웨이퍼가 사용된다. 예를 들면, 기판의 저항률의 사양이 45~55Ω·cm의 경우에서는, 허용할 수 있는 도너 농도는 9.8×1012개/cm3 이하가 된다. 여기서, 산소에 기인한 산소 도너가 가장 발생하기 쉬운 온도는 450℃이다. 예를 들면 디바이스 프로세스에 있어서 Al 배선의 소결처리는 이 온도 전후에서 행해진다. 450℃로 1시간의 열처리를 실시한 경우에 발생하는 산소 도너 농도의 산소 농도 의존성을 조사한 결과를 도1 에 나타낸다. 도1 에서, 산소 도너의 농도를 9.8×1012개/cm3 이하로 억제하기 위해서는, 웨이퍼의 격자간 산소 농도를 8.5×1017원자/cm3 이하로 제어하지 않으면 안되는 것을 알 수 있다. 이러한 이유에서 본 발명에 있어서는, 격자간 산소 농도를 8.5×1017원자/cm3 이하로 했다.
또한, 통상의 CZ법으로는, 격자간 산소 농도를 8.5×1017원자/cm3 이하로 하는 것이 곤란한 경우가 있기 때문에, 그 경우는 자장(磁場)을 인가하여 단결정을 육성하는 MCZ법에 의해, 격자간 산소 농도를 8.5×1017원자/cm3 이하로 하는 것이 가능하다. 또한, 석영 도가니의 회전속도를 저속으로 함으로써도 격자간 산소농도의 저감을 도모할 수 있다.
또한, 본 발명의 실리콘 단결정 웨이퍼에 의하면, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이기 때문에, IGBT의 품질을 안정하게 할 수 있다.
그런데, CZ법에 의해 제조된 실리콘 단결정 웨이퍼의 저항률은, 실리콘 단결정에 포함되는 도펀트량에 의해 제어할 수 있지만, IGBT 기판의 도펀트로서 흔히 사용되는 인은, 편석계수가 작기 때문에 실리콘 단결정의 길이방향에 걸쳐 그 농도가 크게 변화한다. 그 때문에, 하나의 단결정 중에서 설계 사양에 맞는 저항률을 가진 웨이퍼를 얻을 수 있는 범위가 좁다. 이 때문에 본 발명에서는, 상술한 바와 같이, 중성자 조사, 실리콘 융액으로의 n형 도펀트의 첨가, 인과 인보다도 편석계수가 작은 p형 도펀트를 소정량 첨가, 그 외 여러가지 수단을 채용한다. 어떤 경우도, 불순물 농도가 낮은 실리콘 다결정을 원료로 하고, 불순물의 용출이 적은 합성 석영 도가니를 이용하여 단결정을 육성하는 것이 중요하다. 이들 수단을 이용함으로써, 실리콘 단결정의 수율을 개선할 수 있다.
중성자 조사에 대해서는, 먼저 실리콘 융액에 저항률을 조정하기 위한 도펀트를 첨가하지 않고 실리콘 단결정을 육성하여, 이 논(non) 도프의 실리콘 단결정 에 중성자를 조사함으로써, 결정 중의 30Si가 31P 로 변환되는 현상을 이용하여 인을 도프할 수 있다. 30Si는 단결정 중에 약 3%의 농도로 균일하게 포함되어 있기 때문에, 이 중성자 조사는, 결정의 경방향으로도 축방향으로도 가장 균일하게 인을 도프할 수 있는 방법이다.
또한, 실리콘 융액에의 n형 도펀트의 첨가에 의해서도, 저항률을 제어할 수 있다. 이 때, 소위 DLCZ법(Double Layered Czochralski; 이층식 인상법)을 적용하는 것이 바람직하다. DLCZ법이란, 인과 같은 편석계수가 작은 도펀트의 결정 축방향의 농도 변화를 억제하는 방법이다. 이 방법은 예를 들면 일본공개특허공보 평5-43384호에 개시되어 있으며, CZ방법에 있어서, 도가니 중에서 다결정 실리콘을 일단 전부 녹여 실리콘 융액으로 하고 나서 인을 첨가하고, 도가니의 바닥부의 온도를 내려 실리콘 융액을 바닥으로 부터 상방을 향해 응고시켜 실리콘 응고층을 형성하고, 이 실리콘 응고층을 상방에서 바닥을 향해 서서히 녹이면서 결정을 육성함으로써, 단결정 중으로 들러붙는 도펀트 농도를 거의 일정하게 유지하는 방법이다.
본 발명에서는 이 DLCZ법을 채용함으로써도, 실리콘 단결정의 결정 축방향의 저항률 변화를 억제할 수 있다.
또한, 인과, 인보다도 편석계수가 작은 p형 도펀트를 소정량 첨가함으로써도, 실리콘 단결정의 결정 축방향의 저항률 변화를 억제할 수 있다. 이것은 소위 더블 도프법이라고 불리고, 예를 들면 일본공개특허공보 2002-128591호에 개시되어 있으며, 인과 같은 편석계수가 작은 도펀트를 도프한 결정의 축방향의 저항률 변화 를 억제하는 방법이다. 인에 대해, 인보다도 편석계수가 작은 p평 도펀트(예를 들면, Al, Ga, In)를 카운터 도펀트로서 도프함으로써 인의 농도 변화를 보상한다. 인만을 도프한 경우와 인과 알루미늄을 동시에 도프한 경우의 결정 축방향의 저항률 변화를 도2 에 나타낸다. 웨이퍼의 저항률의 사양이 45~55Ω·cm의 경우, 인과 알루미늄을 동시에 도프함으로써, 수율이 약 3배로 향상된다.
단결정의 상단에 있어서의 인에 대한 알루미늄의 농도비를 50% 정도로 하면 수율이 가장 높아진다. 본 발명에서는, 인과, 인보다도 편석계수가 작은 p형 도펀트가 각각, 1×1013원자/cm3 이상 1×1015원자/cm3 이하의 농도로 함유됨으로써, 실리콘 단결정의 결정 축방향의 저항률 변화를 억제할 수 있다.
또한, 본 발명에 있어서는, 소위 CCZ법으로 불리는 방법도 적용 가능하다. 이 방법은, 예를 들면 일본공개특허공보 소61-36197호에 개시되어 있으며, 단결정 육성 중에, 인을 포함한 실리콘 융액에 도펀트를 포함하지 않은 다결정 실리콘을 첨가함으로써, 단결정 중으로 들러붙는 도펀트 농도를 거의 일정하게 유지하는 방법이다.
그리고 또한, DLCZ법이나 CCZ법과 같이 실리콘 융액에 도펀트를 첨가하는 단결정 육성의 경우에는, 웨이퍼 면 내의 저항률 불균일을 억제하기 위해, 결정 육성 중의 결정 회전 속도를 빨리 회전시키는 것이 바람직하고, 직경 200mm 이하의 단결정 육성에서는 결정 회전 속도를 15~30rpm, 직경 300mm 이상에서는 8~15rpm의 범위로 회전시키는 것이 바람직하다. 또한, 통상, 결정 회전 속도를 증가시키면, Grown-in 결함이 없는 결정을 얻기 위한 인상 속도 마진폭이 좁아져 버려, 단결정 육성 그 자체가 곤란하게 되지만, 본 발명에서는 후술하는 바와 같이 수소 함유 가스 분위기에서 실리콘 단결정을 육성함으로써, Grown-in 결함이 없는 결정을 얻기 위한 인상 속도 마진을 충분히 확보할 수 있다.
다음으로, 실리콘 단결정에, 1×1014원자/cm3 이상 5×1015원자/cm3 이하의 질소가 도프됨으로써, COP 결함 및 전위 클러스터의 배제가 용이하게 된다. 질소의 도프량이 1×1014원자/cm3 미만에서는 COP 결함 및 전위 클러스터의 배제가 완전하게 이루어지지 않을 우려가 있고, 5×1015원자/cm3 을 초과하면, 질화물이 생성하여 실리콘 단결정을 육성할 수 없게 된다.
또한, 본 발명의 실리콘 단결정 웨이퍼에 의하면, TZDB의 합격률이 90% 이상이며, 450℃로 1시간의 열처리를 행한 경우에 발생하는 산소 도너의 농도가 6×1012개/cm3 이하이며, 800℃로 4시간과 1000℃로 16시간의 2단계 열처리를 행한 경우에 생기는 BMD의 밀도가 5×107개/cm3이하이며, 2단계 열처리를 행한 경우에 있어서의 재결합 라이프 타임이 100μ초 이상이기 때문에, IGBT용의 실리콘 단결정 웨이퍼에 요구되는 특성을 만족시킬 수 있다.
재결합 라이프 타임은, 실리콘 단결정에 포함되는 격자간 산소가 디바이스 형성 프로세스를 거치는 중에 SiO2로서 석출함으로써 열화된다. 본 발명의 웨이퍼 에 의하면, 상술한 바와 같이 격자간 산소 농도가 8.5×1017원자/cm3 이하이기 때문에, 재결합 라이프 타임을 100μ초 이상으로 할 수 있다.
다음으로, 본 발명의 IGBT용의 실리콘 단결정 웨이퍼의 제조방법의 제1 형태는, 초크랄스키법에 의해 실리콘 단결정을 육성함으로써 얻어지는 IGBT용의 실리콘 단결정 웨이퍼의 제조방법으로서, CZ로 내의 분위기 가스 중에 수소 가스 환산 분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소 원자 함유 물질을 도입하고, 실리콘 단결정의 인상 속도를 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 속도로 하여, 격자간 산소 농도가 8.5×1017원자/cm3 이하의 단결정을 육성하고, 인상 후의 실리콘 단결정에 중성자 조사를 행하여 인을 도프하는 것을 특징으로 한다.
본 발명의 IGBT용 실리콘 단결정 웨이퍼의 제조방법의 제2 형태는, 초크랄스키법에 의해 실리콘 단결정을 육성함으로써 얻어지는 IGBT용의 실리콘 단결정 웨이퍼의 제조방법으로서, 실리콘 융액에 n형 도펀트를 첨가하고, CZ로 내의 분위기 가스 중에 수소 가스 환산 분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소 원자 함유 물질을 도입하고, 실리콘 단결정의 인상 속도를 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 속도로 하여, 격자간 산소 농도가 8.5×1017원자/cm3 이하의 단결정을 육성하는 것을 특징으로 한다.
본 발명의 IGBT용 실리콘 단결정 웨이퍼의 제조방법의 제3 형태는, 초크랄스키법에 의해 실리콘 단결정을 육성함으로써 얻어지는 IGBT용의 실리콘 단결정 웨이 퍼의 제조방법으로서, 실리콘 단결정 중의 인의 농도가 2.9×1013원자/cm3 이상 2.9×1015원자/cm3 이하가 되도록 인을 실리콘 융액에 첨가하고, 상기 인보다도 편석계수가 작은 p형 도펀트를, 그 편석계수에 따라 실리콘 단결정중의 농도가 1×1013원자/cm3 이상 1×1015원자/cm3 이하가 되도록 실리콘 융액에 첨가하고, CZ로 내의 분위기 가스 중에 수소 가스 환산 분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소 원자 함유 물질을 도입하고, 실리콘 단결정의 인상 속도를 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 속도로 하여, 격자간 산소 농도가 8.5×1017원자/cm3 이하의 단결정을 육성하는 것을 특징으로 한다.
본 발명의 IGBT용 실리콘 단결정 웨이퍼의 제조방법의 제1~3의 형태에서는, 상기 실리콘 단결정 중의 질소 농도가 1×1014원자/cm3 이상 5×1015원자/cm3 이하가 되도록 질소를 실리콘 융액에 첨가해도 좋다.
여기서, 수소 함유 물질이란, 수소 원자를 그 분자중에 포함하는 물질로서, 실리콘 융액 중에 녹아버릴 때에 열분해됨으로써 수소 가스를 발생시키는 기체상태의 물질이다. 이 수소 함유 물질에는 수소 가스 자체도 포함된다. 이 수소 함유 물질을 불활성 가스에 혼합하여 네킹부 형성시의 분위기 중에 도입함으로써, 실리콘 융액 중의 수소 농도를 향상시킬 수 있다. 수소 함유 물질의 구체예로서는, 수소 가스, H20, HCl 등의 수소 원자를 포함하는 무기 화합물이나, 실란가스(silane gas), CH4, C2H2 등의 탄화수소, 알콜, 카르복실산 등의 수소 원자를 포함하는 유기 화합물을 예시할 수 있지만, 특히 수소 가스를 이용하는 것이 바람직하다. 또한, CZ로 내의 분위기 가스로서는, 저렴한 아르곤 가스가 바람직하고, 이것 이외에도 He, Ne, Kr, Xe 등의 각종 희가스단체 또는 이들 혼합가스를 이용할 수 있다.
또한 본 발명에서는, 수소 함유 분위기 중에 있어서의 수소 함유 물질의 농도를, 수소 가스 환산 분압으로 40Pa 이상 400Pa 이하의 범위로 하고 있다. 여기서, 수소 가스 환산 분압으로 한 것은, 수소 함유 물질이 열분해 등을 통하여 얻어지는 수소 원자의 양이, 수소 함유 물질에 원래 포함되는 수소 원자의 수량 등에 의해 좌우되기 때문이다. 예를 들면, H2O의 1몰에는 1몰 분의 H2가 함유되지만, HCl의 1몰에는 0.5몰 분의 H2 밖에 포함되지 않는다. 따라서 본 발명에 있어서는, 수소 가스가 40~400Pa의 분압으로 불활성 가스 중에 도입되어 이루어지는 수소 함유 분위기를 기준으로 하고, 이 기준이 되는 분위기와 동등한 분위기가 얻어지도록, 수소 함유 물질의 농도를 결정하는 것이 바람직하며, 이 때의 바람직한 수소 함유 물질의 압력을 수소 가스 환산 분압으로서 규정한 것이다.
즉, 본 발명에 있어서는, 수소 함유 물질이 실리콘 융액에 용해하고 고온의 실리콘 융액 중에서 열분해하여 수소 원자로 변환된다고 가정한 후에, 변환 후의 분위기 중의 수소 가스 환산 분압이 40~400Pa의 범위가 되도록 수소 함유 물질의 첨가량을 조정하면 좋다.
상기의 IGBT용의 실리콘 단결정 웨이퍼의 제조방법에 의하면, 수소 가스 환 산 분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소 원자 함유 물질을 도입함으로써, Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 속도의 허용폭을 넓힐 수 있고, 이에 따라 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제된 웨이퍼를 용이하게 제조할 수 있다. 또한, 인상 후의 논 도프의 실리콘 단결정에 중성자 조사를 행하여 인을 도프하거나, 또는 실리콘 융액에 인 등의 n형 도펀트를 첨가함으로써, 웨이퍼의 면 내에 있어서의 저항률의 불균일을 5% 이하로 할 수 있다. 또한 저항률의 불균일의 저감은, 실리콘 융액에 인과 인보다도 편석계수가 작은 p형 도펀트를 첨가하는 것으로도 달성할 수 있다.
또한, 실리콘 융액에 질소를 첨가함으로써, Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 속도의 허용폭을 더욱 넓힐 수 있고, 웨이퍼의 COP 결함 및 전위 클러스터의 배제가 용이하게 된다.
본 발명에 의하면, 인상 속도 마진을 확대하는 것이 가능함과 함께, 저항률의 불균일이 작은 웨이퍼의 제조가 가능한 IGBT용의 실리콘 단결정 웨이퍼의 제조 방법 및 IGBT용의 실리콘 단결정 웨이퍼를 제공할 수 있다.
(발명을 실시하기 위한 최량의 형태)
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
(CZ로(爐)의 구성)
도3 은, 본 발명의 실시형태에 있어서의 IGBT용의 실리콘 단결정 웨이퍼의 제조방법을 실시하는 것에 적합한 CZ로의 종단면도이다.
도3 에 나타내는 CZ로는, 챔버 내의 중심부에 배치된 도가니(1)와, 도가 니(1)의 외측에 배치된 히터(2)와, 히터(2)의 외측에 배치된 자장공급장치(9)를 구비하고 있다. 도가니(1)는, 내측에 실리콘 융액(3)을 수용하는 석영 도가니(1a)를 외측의 흑연 도가니(1b)로 지지하는 이중구조이며, 페디스털(pedestal)로 불리는 지지축(1c)에 의해 회전 및 승강 구동된다.
도가니(1)의 상방에는, 원통형상의 열차폐체(7)가 설치되어 있다. 열차폐체(7)는, 흑연으로 외각을 만들고, 내부에 흑연 펠트(felt)를 충전한 구조이다. 열차폐체(7)의 내면은, 상단부로부터 하단부에 걸쳐 내경이 점차 감소하는 테이퍼면으로 되어 있다. 열차폐체(7)의 상부 외면은 내면에 대응하는 테이퍼면이며, 하부 외면은, 열차폐체(7)의 두께를 하방을 향해 점차 증가시키도록 거의 스트레이트면으로 형성되어 있다.
그리고, 시드 척(seed chuck; 5)에 취부된 종(種)결정(T)을 실리콘 융액(3)에 침지하고, 도가니(1) 및 인상축(4)을 회전시키면서 종결정(T)을 인상함으로써, 실리콘 단결정(6)을 형성할 수 있도록 되어 있다.
열차폐체(7)는, 히터(2) 및 실리콘 융액(3)면으로부터 실리콘 단결정(6)의 측면부로의 복사열을 차단하는 것이며, 육성 중의 실리콘 단결정(6)의 측면을 포위함과 함께, 실리콘 융액(3)면을 포위하는 것이다. 열차폐체(7)의 사양예를 들면 다음과 같다.
열차폐체(7)의 하단부의 반경 방향의 폭(W)은 예를 들면 50mm, 역 원추대면인 내면의 수직방향에 대한 기울기(θ)는 예를 들면 21°, 열차폐체(7)의 하단으로부터 융액면까지의 높이(H1)는 예를 들면 60mm로 한다.
또한, 자장공급장치(9)로부터 공급되는 자장은, 수평자장이나 카스프자장 등을 채용할 수 있어, 예를 들면 수평자장의 강도로는, 2000~4000G(0.2T~0.4T), 보다 바람직하게는 2500~3500G(0.25T~0.35T)가 되고, 자장 중심 높이가 융액 액면에 대해 -150~+100mm, 보다 바람직하게는 -75~+50mm의 범위내가 되도록 설정된다.
(IGBT용의 실리콘 단결정 웨이퍼의 제조방법)
다음으로, 도3에 나타내는 CZ로를 이용한 IGBT용의 실리콘 단결정 웨이퍼의 제조방법을 설명한다.
먼저, 도가니(1) 내에 고순도 실리콘의 다결정을 예를 들면 300kg 장입하고, 질소원으로서 예를 들면, 질화 규소로 이루어진 CVD막을 갖는 실리콘 웨이퍼를 투입한다. 실리콘 결정 중의 질소 농도가 1×1014원자/cm3 이상 5×1015원자/cm3 이하의 농도가 되도록 실리콘 융액 중의 질소 농도를 조정하는 것이 바람직하다.
그리고, CZ로 내를 수소 함유물질과 불활성 가스와의 혼합 가스로 이루어진 수소 함유 분위기로 하고, 분위기 압력을 1.3~13.3kPa(10~100torr)로 하고, 분위기 가스 중에 있어서의 수소 함유 물질의 농도가 수소 가스 환산 분압으로 40~400Pa 정도가 되도록 조정한다. 수소 함유 물질로서 수소 가스를 선택한 경우에는, 수소 가스 분압을 40~400Pa로 하면 된다. 이때의 수소 가스의 농도는 0.3%~31%의 범위가 된다.
수소 함유 물질의 수소 가스 환산 분압이 40Pa미만에서는, 인상 속도의 허용폭이 축소되고, COP 결함 및 전위 클러스터의 발생을 억제할 수 없게 되기 때문에 바람직하지 않다. 또한, 수소 함유 물질의 수소 가스 환산 농도(수소 농도)가 높을 수록, 전위 발생의 억제 효과가 증대한다.
단, 수소 가스 환산 분압이 400Pa를 초과하면, CZ로 내의 산소 리크를 일으켰을 경우에 폭발 등의 위험성이 증대되기 때문에 안전상 바람직하지 않다. 보다 바람직한 수소 함유 물질의 수소 가스 환산 분압은 40Pa 이상 250Pa 이하의 범위이며, 특히 바람직한 수소 가스 환산 분압은 40Pa 이상 135Pa 이하의 범위이다.
이어서, 자장공급장치(9)로부터 예를 들면 3000G(0.3T)의 수평자장을 자장 중심 높이가 융액 액면에 대해 -75~+50mm가 되도록 공급함과 함께, 히터(2)에 의해 실리콘의 다결정을 가열하여 실리콘 융액(3)으로 한다.
다음으로, 시드 척(5)에 취부된 종결정(T)을 실리콘 융액(3)에 침지하고, 도가니(1) 및 인상축(4)를 회전시키면서 결정 인상을 행한다. 이 경우의 인상조건으로는, 단결정의 성장 속도를 V(mm/분)로 하고, 단결정 성장시의 융점으로부터 1350℃의 온도 구배를 G(℃/mm)로 했을 때의 비 V/G를 0.22~0.15 정도로 제어하고, V를 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 속도인 0.42~0.33mm/분으로 제어한다는 조건을 예시할 수 있다. 또한, 다른 조건으로는, 석영 도가니의 회전수를 5~0.2rpm으로 하고, 단결정의 회전속도를 20~10rpm으로 하고, 아르곤 분위기의 압력을 30Torr로 하고, 또한 자장강도를 3000Gauss로 한 조건을 예시할 수 있다. 특히, 석영 도가니의 회전수를 5rpm 이하로 함으로써, 석영 도가니에 포함되는 산소 원자의 실리콘 융액으로의 확산을 방지할 수 있어, 실리콘 단결정 중의 격자간 산소 농도를 저감할 수 있다. 또한, 단결정의 회전속도를 15rpm 이상으로 함 으로써, 실리콘 단결정 내부에 있어서의 저항률의 불균일을 저감할 수 있다.
이상의 인상 조건으로 설정함으로써, 실리콘 단결정 중의 격자간 산소 농도를 8.5×1017원자/cm3 이하로 할 수 있고, 이에 따라 IGBT 제조 공정에서의 산소 도너 발생을 방지할 수 있다. 격자간 산소 농도가 8.5×1017원자/cm3 을 초과하면 IGBT 제조 공정에서 산소 도너가 생기고, IGBT의 특성을 바꿔버리기 때문에 바람직하지 않다.
다음으로, 형성된 저항률을 조정하기 위한 도펀트가 첨가되어 있지 않은 단결정 실리콘에 대해 중성자선을 조사한다. 이 중성자선 조사에 의해, 실리콘 원자의 일부를 인으로 변환시켜, 이에 따라 단결정 실리콘에 인을 균일하게 도프시킬 수 있고, 저항률이 균일한 단결정 실리콘을 얻을 수 있다. 중성자선의 조사조건은 예를 들면, 3.0×1012개/cm2/s 의 중성자선속(中性子線束)인 위치에 있어서, 결정 회전 약 2rpm으로 약 80시간 조사하면 좋다. 이렇게 하여 중성자선이 조사된 실리콘 잉곳은, 저항률이 48Ω·cm~52Ω·cm 정도가 된다.
또한, 중성자선의 조사를 대신하여, 실리콘 융액에 미리 n형(P, As, Sb 등)의 도펀트를 첨가해 두어도 좋지만, 편석계수가 작기 때문에 실리콘 단결정의 길이방향으로 저항률이 크게 변화한다. 이러한 n형 도펀트의 농도의 변화를 방지하기 위해서는, 예를 들면 상술한 DLCZ법, 더블도프법, CCZ법을 채용하면 좋다. 또한, 웨이퍼 면 내에서의 저항률의 불균일을 억제하기 위해, 단결정 육성 중의 결정 회전속도를 15rpm 이상으로 해도 좋다.
다음으로, 단결정 실리콘으로부터 웨이퍼를 잘라내어, 필요에 따라 랩핑(lapping)이나 에칭 등을 행한 후에, 필요에 따라 RTA 열처리를 행해도 좋다.
랩핑을 행할 때에는, 웨이퍼의 깨짐을 방지하기 위해, 웨이퍼의 표면의 주연부에 표면측 모따기부를 형성함과 함께, 웨이퍼의 이면(裏面)의 주연부에 이면측 모따기부를 형성하는 것이 바람직하다. 도4 에는, 웨이퍼 가공 완료 후의 웨이퍼 주연부의 단면을 나타낸다.
도4 에 나타내는 바와 같이, 웨이퍼의 표면(22)에는, 평탄면인 주면(23)과, 주연부에 형성된 표면측 모따기부(24)가 형성되어 있다. 또한, 이면(26)에는, 평탄면인 주면(27)과, 주연부에 형성된 이면측 모따기부(28)가 형성되어 있다. 표면측 모따기부(24)는, 그의 주연단(周緣端; 29)으로부터 웨이퍼 반경방향 안쪽을 향한 방향의 폭(A1)이, 이면측 모따기부(28)의 주연단(29)으로부터 웨이퍼 반경 방향 안쪽을 향한 방향의 폭(A2)보다도 좁혀져 있다. 표면측 모따기부(24)의 폭(A1)은 50㎛ 내지 200㎛의 범위가 바람직하다. 또한, 이면측 모따기부(28)의 폭(A2)은 200㎛ 내지 300㎛의 범위가 바람직하다.
또한, 표면측 모따기부(24)는, 표면(22)의 주면(23)에 대해 경사하는 제1 경사면(11)을 가지고 있고, 이면측 모따기부(28)는, 이면(26)의 주면(27)에 대해 경사하는 제2 경사면(12)을 가지고 있다. 제1 경사면(11)의 경사각도(θ1)는 10°내지 50°의 범위가 바람직하고, 제2 경사면(12)의 경사각도(θ2)는 10°내지 30°의 범위가 바람직하고, 또한 θ1≥θ2로 되어 있는 것이 바람직하다.
또한, 제1 경사면(11)과 주연단(29)과의 사이에는, 이들을 접속하는 제1 곡 면(13)이 형성되어 있다. 또한, 제2 경사면(12)과 주연단(29)과의 사이에는, 이들을 접속하는 제2 곡면(14)이 형성되어 있다. 제1 곡면(13)의 곡률 반경(R1)의 범위는 80㎛ 내지 250㎛의 범위가 바람직하고, 제2 곡면(14)의 곡률 반경(R2)의 범위는 100㎛ 내지 300㎛의 범위가 바람직하다.
다음으로, 웨이퍼의 일면측에 폴리 실리콘층을 형성한다. 본 실시형태의 실리콘 단결정 웨이퍼는, 격자간 산소 농도가 매우 낮기 때문에, 산소 석출물에 의한 게터링(gettering) 효과는 기대할 수 없다. 그 때문에, 이면측에 게터링층으로서의 다결정 실리콘층을 형성하고, IGBT 제조 공정에 있어서의 중금속 오염을 제거할 필요가 있다. 또한, 다결정 실리콘층을 이면측에 형성함으로써, 슬립(slip) 등의 발생을 방지하고, 웨이퍼 표면측으로의 슬립의 전반(傳搬)을 미연에 방지할 수도 있다. 폴리 실리콘층의 두께는, 50nm 이상 2000nm 이하의 범위가 바람직하다. 두께가 50nm 이상이면 게터링 효과 및 슬립 발생의 억제 효과를 충분히 발휘시킬 수 있고, 두께가 2000nm 이하이면, 웨이퍼의 휨을 방지할 수 있다.
이와 같이 하여, 본 실시형태의 IGBT용의 실리콘 단결정 웨이퍼를 제조할 수 있다.
상기의 제조방법에 의하면, 수소가스 환산 분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소 원자 함유 물질을 도입함으로써, Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 인상 속도의 허용폭을 넓힐 수 있고, 이에 따라 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제된 웨이퍼를 용이하게 제조할 수 있다. 또한, 인상 후의 실리콘 단결정에 중성자 조사를 행하여 인을 도프하 거나, 또는 실리콘 융액에 인 등의 n형 도펀트를 첨가함으로써, 웨이퍼의 면 내에 있어서의 저항률의 불균일을 5% 이하로 할 수 있다. 또한 저항률의 불균일의 저감은, 실리콘 융액에 인과 인보다도 편석계수가 작은 p형 도펀트를 첨가하는 것으로도 달성할 수 있다.
또한, 실리콘 융액에 질소를 첨가함으로써, Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 속도의 허용폭을 더욱 넓힐 수 있고, 웨이퍼의 COP 결함 및 전위 클러스터의 배제가 용이하게 된다.
(IGBT용의 실리콘 단결정 웨이퍼)
이상과 같이 하여 제조된 실리콘 단결정 웨이퍼는, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있고, 격자간 산소 농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하로 되어 있다. 또한, 저항률 자체는 48Ω·cm~52Ω·cm 정도가 된다. 게다가 실리콘 단결정 웨이퍼에는, 1×1014원자/cm3 이상 5×1015원자/cm3 이하의 질소가 도프되어 있다.
또한 본 실시형태의 실리콘 단결정 웨이퍼에 있어서는, 파괴전계 8MV/cm에서의 TZDB의 합격률이 90% 이상이며, 450℃로 1시간의 열처리를 행한 경우에 석출하는 산소 도너의 농도가 6×1012개/cm3 이하이며, 800℃로 4시간과 1000℃로 16시간의 2단계 열처리를 행한 경우에 생기는 BMD의 밀도가 5×107개/cm3 이하이며, 상기 2단계 열처리를 행한 경우에 있어서의 재결합 라이프 타임이 100μ초 이상으로 되어 있다.
그리고 또한, 본 실시형태의 실리콘 단결정 웨이퍼에 있어서는, 웨이퍼 표면에 있어서의 LPD 밀도가 0.1개/cm2이하이며, 라이트 에칭 결함 밀도가 1×103개/cm2이하로 되어 있다. 게다가 또한, 본 실시형태의 실리콘 단결정 웨이퍼에는, 이면측에 50nm 이상 2000nm 이하의 다결정 실리콘층이 형성되어 있고, 웨이퍼의 표면의 주연부에는 표면측 모따기부가 형성되고, 웨이퍼의 이면의 주연부에는 이면측 모따기부가 형성되어 있다.
본 실시형태의 IGBT용의 실리콘 단결정 웨이퍼에 의하면, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있기 때문에, IGBT 제조 공정에 있어서의 웨이퍼 표면에서의 게이트 산화막의 형성시에, COP 결함이 게이트 산화막에 들러붙지 않아, GOI를 열화시키는 일이 없다.
또한, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제됨으로써, 웨이퍼를 종방향으로 사용하는 소자인 IGBT용의 웨이퍼로서 적합하게 이용할 수 있다. 즉, COP 결함 및 전위 클러스터가 배제되어 있기 때문에, 웨이퍼의 벌크의 품질이 우수한 것으로 되며, IGBT용의 웨이퍼로서 중요한 특성인 재결합 라이프 타임을 향상시킬 수 있다.
또한, 격자간 산소 농도가 8.5×1017원자/cm3 이하이기 때문에, 웨이퍼의 열처리 후에 발생하는 산소 도너의 농도를 9.8×1012개/cm3 이하로 억제할 수 있고, 열처리 전후에서의 웨이퍼의 저항률의 변화를 막을 수 있어, 실리콘 단결정 웨이퍼의 품질을 안정되게 할 수 있다.
또한, 본 발명의 실리콘 단결정 웨이퍼에 의하면, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이기 때문에, 실리콘 단결정 웨이퍼의 품질을 안정되게 할 수 있다.
또한, 실리콘 단결정에, 1×1014원자/cm3 이상 5×1015원자/cm3 이하의 질소가 도프됨으로써, COP 결함 및 전위 클러스터의 배제가 용이하게 된다. 질소의 도프량이 1×1014원자/cm3 미만에서는 COP 결함 및 전위 클러스터의 배제가 완전하게 이루어지지 않을 우려가 있고, 5×1015원자/cm3 를 초과하면, 질화물이 생성하여 실리콘 단결정을 육성할 수 없게 된다.
또한, TZDB의 합격률이 90% 이상이며, 450℃로 1시간의 열처리를 행한 경우에 발생하는 산소 도너의 농도가 6×1012개/cm3 이하이며, 800℃로 4시간과 1000℃로 16시간의 2단계 열처리를 행한 경우에 석출하는 BMD의 밀도가 5×107개/cm3 이하이며, 2단계 열처리를 행한 경우에 있어서의 재결합 라이프 타임이 100μ초 이상이기 때문에, IGBT용의 실리콘 단결정 웨이퍼에 요구되는 특성을 만족시킬 수 있다.
(실시예)
(실험예1)
CZ법에 의해, 여러가지 격자간 산소 농도를 가진 실리콘 잉곳을 제조했다. 구체적으로는, 다결정 실리콘 덩어리를 석영 도가니에 투입하고, 아르곤 분위기 중 에서 다결정 실리콘 덩어리를 가열하여 실리콘 융액으로 했다. 실리콘 융액에는 도펀트로서 인을 첨가했다. 인의 첨가량은, 실리콘 단결정의 저항률이 65Ω·cm가 되도록 조정했다. 다음으로, 자장 공급 장치로부터 3000G(O.3T)의 수평 자장을 자장 중심 높이가 융액 액면에 대해 -75~+50mm가 되도록 공급하면서, 실리콘 융액에 종결정을 침지시키고, 다음으로 종결정 및 석영 도가니를 회전시키면서 종결정을 서서히 인상하여 종결정의 아래에 단결정을 성장시켰다. 또한, 단결정의 성장 속도(인상 속도)를 V(mm/분)로 하고, 단결정 성장시의 융점으로부터 1350℃의 온도 구배를 G(℃/mm)로 했을 때의 비 V/G를 0.185 정도로 설정하고, V를 0.49mm/분으로 설정했다. 이와 같이 하여, 조건 1~4의 인상 조건으로 인상되어 이루어진 단결정 실리콘의 잉곳을 제조했다. 또한, 실리콘 잉곳에 있어서의 격자간 산소 농도는, 석영 도가니의 회전수를 조정함으로써 제어했다. 또한, 조건4 에서는, 실리콘 융액 중에 질화 규소 막이 부착된 실리콘 웨이퍼를 투입함으로써, 실리콘 단결정 중에 4.1×1014원자/cm3 의 질소를 도프했다.
다음으로, 인상된 단결정 실리콘의 잉곳을 슬라이스하여 웨이퍼를 잘라냈다. 잘라낸 웨이퍼에는, 랩핑, 에칭 등의 표면 처리를 시행하였다. 이와 같이 하여, 직경 200mm, 두께 0.75mm의 실리콘 단결정 웨이퍼를 제조했다.
얻어진 실리콘 단결정 웨이퍼에 대해, 격자간 산소 농도를 측정함과 함께, 웨이퍼 표면의 면 내에 있어서의 저항률의 불균일을 평가했다. 격자간 산소 농도는, ASTM F-121(1979)에 규격된 푸리에 변환 적외분광 광도법에 준하여 측정했다. 또한, 저항률의 불균일은, 웨이퍼 중심, 웨이퍼 중심과 외주의 중간 위치, 웨이퍼 외주로부터 5mm의 위치의 합계 3곳에서 저항률을 측정하고, 그 3곳의 저항률 중에서 최대치와 최소치를 선택하여, 「(최대치-최소치)×100/최소치」의 식에 의해 산출했다. 결과를 표1 에 나타낸다.
또한 표1 에는, 인상 속도의 허용폭을 나타낸다. 이 허용폭은, 결정 인상 속도를 서서히 저하시켜 육성한 결정을 육성 방향으로 수직분할(縱割) 가공하여 Grown-in 결함 분포를 Cu 데코레이션 후에 X-ray 토포그라피(topography)법에 의해 관찰함으로써 COP영역을, 또한 라이트 에칭 결함을 측정함으로써 전위 클러스터 영역을 판정하여 구한, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터를 배제할 수 있는 인상 속도 마진이다.
인상 조건 도가니 회전 속도 (rpm) 결정 회전 속도 (rpm) 산소 농도 (원자/cm3) 저항률의 불균일(%) 인상 속도의 허용폭 (mm/분) 비고
조건 1 7 13 10.4×1017 10 0.025 비교예
조건 2 1 13 6.3×1017 11 0.028 비교예
조건 3 1 20 5.1×1017 4 0.002 비교예
조건 4 1 20 5.3×1017 7 0.018 비교예
표1 에 나타내는 바와 같이, 도가니 회전 속도를 7rpm에서 1rpm으로 저하시킴으로써(조건 1→ 조건 2~4), 실제로 격자간 산소 농도를 저감할 수 있음을 알았다. 단, 조건 1 및 2에서는, 결정 회전속도가 느리기 때문에 인상 속도의 허용폭을 어느 정도 확보할 수는 있지만, 저항률의 불균일이 매우 큰 것이었다.
또한, 조건 2와 3을 비교하면, 조건 3에서는 결정 회전 속도의 고속화에 의해 저항률의 불균일은 저감되었지만, 인상 속도의 허용폭이 대폭 저하했다. 이것은, 단결정의 회전 속도의 증대에 의해, 실리콘 융액과 단결정과의 사이의 고액 계면 형상이 변화했기 때문으로 생각된다.
또한, 조건 4에 대해서는, 조건 3에 대해, 질소를 도프한 것에 의해 인상 속도의 허용폭이 증대했지만, 저항률의 불균일도 증대했다. 이것은, 질소 도프에 의해 실리콘 융액의 대류 상태가 변화했기 때문으로 생각된다.
이상의 점에서, 조건 1~4의 인상 조건에서는, 격자간 산소 농도의 저감, 저항률의 불균일의 저감, 인상 속도의 허용폭의 확대를 동시에 달성하는 것은 곤란했다.
(실험예2)
CZ법에 의해, 여러가지 격자간 산소 농도를 가진 실리콘 잉곳을 제조했다. 구체적으로는, 다결정 실리콘 덩어리를 석영 도가니에 투입하고, 아르곤 분위기 중에서 다결정 실리콘 덩어리를 가열하여 실리콘 융액으로 했다. 다음으로, 자장 공급 장치로부터 3000G(O.3T)의 수평 자장을 자장 중심 높이가 융액 액면에 대해 -75~+50mm 가 되도록 공급하면서, 실리콘 융액에 종결정을 침지시키고, 다음으로 종결정 및 석영 도가니를 회전시키면서 종결정을 서서히 인상하여 종결정의 아래에 단결정을 성장시켰다. 또한, 단결정의 성장 속도(인상 속도)를 V(mm/분)로 하고, 단결정 성장시의 융점으로부터 1350℃의 온도 구배를 G(℃/mm)로 했을 때의 비 V/G를 0.185 정도로 설정하고, V를 0.49mm/분으로 설정했다. 이와 같이 하여, 조건 5~14의 인상 조건으로 인상되어 이루어진 단결정 실리콘의 잉곳을 제조했다.
또한, 석영 도가니의 회전 속도는 모든 조건에서 2rpm으로 하고, 단결정의 회전 속도는 모든 조건에서 20rpm으로 했다. 또한, 조건5 및 조건6 에서는, 실리콘 융액 중에 질화 규소 막이 부착된 실리콘 웨이퍼를 투입하고, 실리콘 단결정 중에 질소를 도프했다. 또한, 조건 7~11에서는, 아르곤 가스 분위기에 수소 가스를 도입하여 수소 분압 30~400Pa의 조건으로 인상을 행하였다. 또한, 조건 12~14 에서는, 질소의 도프와 수소 가스의 도입을 동시에 행하였다. 또한, 조건 7~10 및 12~13 에서는, 실리콘 융액에 인을 첨가함으로써 저항률의 조정을 행하고, 다른 조건에서는 실험예1 과 마찬가지로 하여 인상된 단결정 실리콘에 대해 중성자선을 조사하여 인을 도프했다. 중성자선의 조사는, 선속 3.0×1012개/cm2/s로 80시간 조사하는 조건으로 했다. 이와 같이 하여, 실리콘 단결정의 저항률을 65Ω·cm로 조정했다.
그 후, 단결정 실리콘의 잉곳을 슬라이스 하여 웨이퍼를 잘라냈다. 잘라낸 웨이퍼에는, 랩핑, 에칭 등의 표면 처리를 시행하였다. 이와 같이 하여, 직경 200mm, 두께 0.75mm의 실리콘 단결정 웨이퍼를 제조했다.
얻어진 실리콘 단결정 웨이퍼에 대해, 실험예1과 마찬가지로 하여, 격자간 산소 농도를 측정함과 함께 웨이퍼 표면의 면 내에 있어서의 저항률의 불균일을 평가했다. 결과를 표2 에 나타낸다. 또한 표2 에는, 웨이퍼 중의 질소 농도, CZ로의 분위기 중의 수소 분압, 도펀트의 도입 방법의 조건을 동시에 나타낸다. 또한, 실험예1과 마찬가지로 하여, 인상 속도의 허용폭을 동시에 나타낸다.
인상 조건 질소 농도(원자/cm3) 수소 분압(Pa) 산소 농도(원자/cm3) 저항률 인상 속도의 허용폭(mm/분) 비고
도펀트 도입 방법 불균일(%)
조건5 1.6×1014 0 6.1×1017 중성자 조사 3 0.018 비교예
조건6 9.6×1014 0 5.2×1017 중성자 조사 3 0.021 비교예
조건7 - 30 6.3×1017 P첨가 4 0.010 비교예
조건8 - 40 5.1×1017 P첨가 3 0.031 본 발명예
조건9 - 260 5.8×1017 P첨가 4 0.036 본 발명예
조건10 - 400 5.4×1017 P첨가 4 0.035 본 발명예
조건11 - 260 6.1×1017 중성자 조사 3 0.037 본 발명예
조건12 4.2×1014 40 6.2×1017 P첨가 3 0.040 본 발명예
조건13 6.2×1014 260 5.2×1017 P첨가 4 0.045 본 발명예
조건14 6.2×1014 260 5.9×1017 중성자 조사 3 0.046 본 발명예
표1 및 표2 에 나타내는 바와 같이, 조건4 에 있어서 질소 도프에 의해 악화된 저항률의 불균일은, 조건5 및 6에 나타내는 바와 같이 중성자 조사에 의한 인 도프를 행함으로써 개선되었지만, 인상 속도의 허용폭은 충분한 것은 아니었다.
또한, 조건3 에 있어서 결정 회전 속도의 고속화에 의해 저하한 인상 속도의 허용폭은, 조건 8~10에 나타내는 바와 같이 분위기 중에 수소를 도입함으로써 개선되었다. 조건8~10과 같이, 소정량의 수소를 도입함과 함께, 도가니 회전 속도 및 단결정의 회전 속도를 제어함으로써, 격자간 산소 농도의 저감과, 저항률의 불균일의 저감과, 인상 속도의 허용폭의 확대를 동시에 실현할 수 있음이 판명되었다.
또한, 조건4 에 있어서 질소 도프에 의해 증대한 저항률의 불균일은, 조건 12 및 13에 나타내는 바와 같이 분위기 중에 수소를 도입함으로써 개선되었다. 이것은, 질소 도프에 의해 발생된 실리콘 융액의 대류 상태의 변동을 수소의 도입에 의해 억제할 수 있었기 때문으로 생각된다. 또한 조건 12 및 13에서는, 인상 속도의 허용폭에 대해서도, 질소 도프 단독(조건5~6), 수소 도입 단독(조건 7~11)의 경우와 비교하여 확대할 수 있었다.
또한 이 조건 12 및 13에 대해, 인의 도입을 중성자 조사에 의해 행한 조건 14에서는 저항률의 불균일이 보다 저감되었다.
이상, 본 발명의 바람직한 실시예를 설명하였는데, 본 발명은 이들 실시예에 한정되는 것은 아니다. 본 발명의 취지를 일탈하지 않는 범위에서 구성의 부가, 생략, 치환, 및 그 외의 변경이 가능하다. 본 발명은 전술한 설명에 의해 한정되지 않고, 첨부한 클레임의 범위에 의해서만 한정된다.
본 발명의 실리콘 단결정 웨이퍼에 의하면, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있기 때문에, 웨이퍼를 종방향으로 사용하는 소 자인 IGBT용의 웨이퍼로서 적합하다. 또한, 전위 클러스터가 배제됨으로써, 집적회로에 있어서의 리크 전류를 방지할 수 있다.
또한, 격자간 산소 농도가 8.5×1017 원자/cm3 이하이기 때문에, 웨이퍼의 열처리 후에 발생하는 산소 도너의 농도를 9.8×1012 개/cm3 이하로 억제할 수 있고, 열처리 전후에서의 웨이퍼의 저항률의 변화를 막을 수 있어, 실리콘 단결정 웨이퍼의 품질을 안정되게 할 수 있다.
또한, 본 발명의 실리콘 단결정 웨이퍼에 의하면, 웨이퍼 면 내에 있어서의 저항 불균일이 5% 이하이기 때문에, IGBT의 품질을 안정하게 할 수 있다.
또한, 본 발명의 IGBT용의 실리콘 단결정 웨이퍼의 제조방법에 의하면, 수소 가스 환산 분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소 원자 함유 물질을 도입함으로써, Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 속도의 허용폭을 넓힐 수 있고, 이에 따라 결정 경방향 전역에 있어서 COP 및 전위 클러스터가 배제된 웨이퍼를 용이하게 제조할 수 있다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 초크랄스키법에 의해 실리콘 단결정을 육성함으로써 얻어지는 IGBT용의 실리콘 단결정 웨이퍼의 제조방법으로서, CZ로 내의 분위기 가스 중에 수소 가스 환산 분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소 원자 함유 물질을 도입하고, 실리콘 단결정의 인상 속도를 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 속도로 하여, 격자간 산소 농도가 8.5×1017원자/cm3 이하의 단결정을 육성하고, 인상 후의 실리콘 단결정에 중성자 조사를 행하여 인을 도프하는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼의 제조방법.
  9. 초크랄스키법에 의해 실리콘 단결정을 육성함으로써 얻어지는 IGBT용의 실리콘 단결정 웨이퍼의 제조방법으로서, 실리콘 융액에 n형 도펀트를 첨가하고, CZ로 내의 분위기 가스 중에 수소 가스 환산 분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소 원자 함유 물질을 도입하고, 실리콘 단결정의 인상속도를 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 속도로 하여, 격자간 산소 농도가 8.5×1017원자/cm3 이하의 단결정을 육성하는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼의 제조방법.
  10. 초크랄스키법에 의해 실리콘 단결정을 육성함으로써 얻어지는 IGBT용의 실리콘 단결정 웨이퍼의 제조방법으로서, 실리콘 단결정중의 인의 농도가 2.9×1013원자/cm3 이상 2.9×1015원자/cm3 이하가 되도록 인을 실리콘 융액에 첨가하고, 상기 인보다도 편석계수가 작은 p형 도펀트를, 그 편석계수에 따라 실리콘 단결정중의 농도가 1×1013원자/cm3 이상 1×1015원자/cm3 이하가 되도록 실리콘 융액에 첨가하고, CZ 로 내의 분위기 가스 중에 수소 가스 환산 분압으로 40Pa 이상 400Pa 이하의 범위가 되는 수소 원자 함유 물질을 도입하고, 실리콘 단결정의 인상속도를 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 속도로 하여, 격자간 산소 농도가 8.5×1017원자/cm3 이하의 단결정을 육성하는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼의 제조방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 실리콘 단결정중의 질소 농도가 1×1014원자/cm3 이상 5×1015원자/cm3 이하가 되도록 질소를 실리콘 융액에 첨가하는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼의 제조방법.
  12. 초크랄스키법에 의해 육성된 실리콘 단결정으로 이루어진 IGBT용의 실리콘 단결정 웨이퍼로서, 결정 경방향(徑方向) 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있고, 격자간 산소 농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이고,
    상기 실리콘 단결정이, 상기 초크랄스키법에 의해 육성될 때에 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 인상 속도로 육성된 것이며, 또한, 인상 후의 실리콘 단결정에 중성자 조사가 이루어져 인이 도프 되어 있는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼.
  13. 초크랄스키법에 의해 육성된 실리콘 단결정으로 이루어진 IGBT용의 실리콘 단결정 웨이퍼로서, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있고, 격자간 산소 농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이고, 그리고, 인상 후의 실리콘 단결정에 중성자 조사가 행해져 인이 도프되어지는 것이며,
    상기 실리콘 단결정에, 1×1014원자/cm3 이상 5×1015원자/cm3 이하의 질소가 도프되어 있는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼.
  14. 초크랄스키법에 의해 육성된 실리콘 단결정으로 이루어진 IGBT용의 실리콘 단결정 웨이퍼로서, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있고, 격자간 산소 농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이고,
    상기 실리콘 단결정이, 상기 초크랄스키법에 의해 육성될 때에 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 인상 속도로 육성된 것이며, 또한, 인상 후의 실리콘 단결정에 중성자 조사가 이루어져 인이 도프 되어 있는 것이며,
    상기 실리콘 단결정에, 1×1014원자/cm3 이상 5×1015원자/cm3 이하의 질소가 도프되어 있는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼.
  15. 초크랄스키법에 의해 육성된 실리콘 단결정으로 이루어진 IGBT용의 실리콘 단결정 웨이퍼로서, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있고, 격자간 산소 농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이고, 그리고, 인상 후의 실리콘 단결정에 중성자 조사가 행해져 인이 도프되어지는 것이며,
    상기 실리콘 단결정이, 상기 초크랄스키법에 의해 육성될 때에, n형 도펀트가 도프된 실리콘 융액으로부터, Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 인상 속도에 의해 육성된 것이며,
    상기 실리콘 단결정에, 1×1014원자/cm3 이상 5×1015원자/cm3 이하의 질소가 도프되어 있는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼.
  16. 초크랄스키법에 의해 육성된 실리콘 단결정으로 이루어진 IGBT용의 실리콘 단결정 웨이퍼로서, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있고, 격자간 산소 농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이고,
    상기 실리콘 단결정이, 상기 초크랄스키법에 의해 육성될 때에, n형 도펀트가 도프된 실리콘 융액으로부터, Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 인상 속도에 의해 육성된 것이며,
    인과, 상기 인보다도 편석계수가 작은 p형 도펀트가 각각, 1×1013원자/cm3 이상 1×1015원자/cm3 이하의 농도로 포함되어 있는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼.
  17. 초크랄스키법에 의해 육성된 실리콘 단결정으로 이루어진 IGBT용의 실리콘 단결정 웨이퍼로서, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있고, 격자간 산소 농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이고,
    웨이퍼 표면에 있어서의 LPD 밀도가 0.1개/cm2 이하이며, 라이트 에칭 결함 밀도가 1×103개/cm2 이하인 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼.
  18. 초크랄스키법에 의해 육성된 실리콘 단결정으로 이루어진 IGBT용의 실리콘 단결정 웨이퍼로서, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있고, 격자간 산소 농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이고,
    이면측에 50nm 이상 1000nm 이하의 다결정 실리콘층이 형성되어 있는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼.
  19. 초크랄스키법에 의해 육성된 실리콘 단결정으로 이루어진 IGBT용의 실리콘 단결정 웨이퍼로서, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있고, 격자간 산소 농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이고,
    상기 실리콘 단결정이, 상기 초크랄스키법에 의해 육성될 때에 Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 인상 속도로 육성된 것이며, 또한, 인상 후의 실리콘 단결정에 중성자 조사가 이루어져 인이 도프 되어 있는 것이며,
    이면측에 50nm 이상 1000nm 이하의 다결정 실리콘층이 형성되어 있는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼.
  20. 초크랄스키법에 의해 육성된 실리콘 단결정으로 이루어진 IGBT용의 실리콘 단결정 웨이퍼로서, 결정 경방향 전역에 있어서 COP 결함 및 전위 클러스터가 배제되어 있고, 격자간 산소 농도가 8.5×1017원자/cm3 이하이며, 웨이퍼 면 내에 있어서의 저항률의 불균일이 5% 이하이고,
    상기 실리콘 단결정이, 상기 초크랄스키법에 의해 육성될 때에, n형 도펀트가 도프된 실리콘 융액으로부터, Grown-in 결함이 없는 실리콘 단결정을 인상할 수 있는 인상 속도에 의해 육성된 것이며,
    이면측에 50nm 이상 1000nm 이하의 다결정 실리콘층이 형성되어 있는 것을 특징으로 하는 IGBT용의 실리콘 단결정 웨이퍼.
KR1020070016616A 2006-02-21 2007-02-16 Ｉｇｂｔ용의 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용의실리콘 단결정 웨이퍼의 제조방법 KR100928885B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00043572 2006-02-21
JP2006043572 2006-02-21
JP2007034536A JP4760729B2 (ja) 2006-02-21 2007-02-15 Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JPJP-P-2007-00034536 2007-02-15

Publications (2)

Publication Number Publication Date
KR20070083411A KR20070083411A (ko) 2007-08-24
KR100928885B1 true KR100928885B1 (ko) 2009-11-30

Family

ID=38157985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016616A KR100928885B1 (ko) 2006-02-21 2007-02-16 Ｉｇｂｔ용의 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용의실리콘 단결정 웨이퍼의 제조방법

Country Status (9)

Country Link
US (2) US8617311B2 (ko)
EP (1) EP1881093B1 (ko)
JP (1) JP4760729B2 (ko)
KR (1) KR100928885B1 (ko)
CN (1) CN101054721B (ko)
DE (1) DE07003441T1 (ko)
MY (1) MY151924A (ko)
SG (2) SG170005A1 (ko)
TW (1) TWI347985B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2009028658A1 (ja) * 2007-08-29 2009-03-05 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
KR100954291B1 (ko) * 2008-01-21 2010-04-26 주식회사 실트론 고품질의 반도체 단결정 잉곳 제조장치 및 방법
WO2010021272A1 (ja) * 2008-08-18 2010-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット
JP5560546B2 (ja) * 2008-08-28 2014-07-30 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
JP5453749B2 (ja) * 2008-09-05 2014-03-26 株式会社Ｓｕｍｃｏ 垂直シリコンデバイス用シリコンウェーハの製造方法及び垂直シリコンデバイス用シリコン単結晶引き上げ装置
JP5346744B2 (ja) * 2008-12-26 2013-11-20 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
EP2382342A1 (en) * 2008-12-30 2011-11-02 MEMC Singapore Pte. Ltd. Methods and pulling assemblies for pulling a multicrystalline silicon ingot from a silicon melt
JP2010222241A (ja) * 2009-02-25 2010-10-07 Sumco Corp Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP2010202414A (ja) * 2009-02-27 2010-09-16 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP5201077B2 (ja) * 2009-05-15 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
CN101908486B (zh) * 2009-06-08 2012-05-23 刘有 将中子嬗变掺杂横向磁场直拉硅用于半导体器件的方法
DE102009024473B4 (de) * 2009-06-10 2015-11-26 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Silizium und danach hergestellter Einkristall
CN102080265B (zh) * 2009-11-26 2012-11-28 有研半导体材料股份有限公司 一种改进的中子掺杂硅晶体热处理工艺方法
US8283213B2 (en) * 2010-07-30 2012-10-09 Alpha And Omega Semiconductor Incorporated Method of minimizing field stop insulated gate bipolar transistor (IGBT) buffer and emitter charge variation
EP2611952B1 (en) * 2010-09-03 2021-12-29 GTAT IP Holding LLC Method of preparing a silicon single crystal doped with gallium, indium or aluminum
JP5194146B2 (ja) * 2010-12-28 2013-05-08 ジルトロニック アクチエンゲゼルシャフト シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
KR101303422B1 (ko) * 2011-03-28 2013-09-05 주식회사 엘지실트론 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼
CN102244096A (zh) * 2011-07-19 2011-11-16 天津中环半导体股份有限公司 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺
JP5470349B2 (ja) 2011-10-17 2014-04-16 ジルトロニック アクチエンゲゼルシャフト ｐ型シリコン単結晶およびその製造方法
JP2013129564A (ja) 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
JP5928363B2 (ja) * 2013-02-01 2016-06-01 信越半導体株式会社 シリコン単結晶ウエーハの評価方法
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JPWO2015087507A1 (ja) * 2013-12-10 2017-03-16 株式会社アルバック 絶縁ゲートバイポーラトランジスタおよびその製造方法
WO2016179022A1 (en) * 2015-05-01 2016-11-10 Sunedison, Inc. Methods for producing single crystal ingots doped with volatile dopants
CN106591944B (zh) * 2015-10-15 2018-08-24 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
CN106591939A (zh) * 2015-10-15 2017-04-26 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
CN106653561B (zh) * 2015-11-03 2021-03-30 有研半导体材料有限公司 一种具有背吸杂能力的300mm重掺硅片的加工方法
DE102015226399A1 (de) * 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
JP6528710B2 (ja) * 2016-04-11 2019-06-12 株式会社Sumco シリコン試料の炭素濃度測定方法およびシリコン単結晶インゴットの製造方法
DE102016209008B4 (de) 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
FR3055563B1 (fr) 2016-09-08 2018-09-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de tri de plaquettes en silicium en fonction de leur duree de vie volumique
FR3055562B1 (fr) * 2016-09-08 2018-09-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de tri de plaquettes en silicium en fonction de la variation du dopage net
US20180087179A1 (en) * 2016-09-28 2018-03-29 Corner Star Limited Single crystal silicon ingots having doped axial regions with different resistivity and methods for producing such ingots
CN106591948B (zh) * 2017-01-21 2019-10-25 台州市一能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法
DE102017215332A1 (de) * 2017-09-01 2019-03-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Einkristall aus Silizium mit <100>-Orientierung, der mit Dotierstoff vom n-Typ dotiert ist, und Verfahren zur Herstellung eines solchen Einkristalls
JP6844560B2 (ja) * 2018-02-28 2021-03-17 株式会社Sumco シリコン融液の対流パターン制御方法、シリコン単結晶の製造方法、および、シリコン単結晶の引き上げ装置
DE102018210317A1 (de) * 2018-06-25 2020-01-02 Siltronic Ag Verfahren zur Herstellung eines Einkristalls aus Halbleitermaterial gemäß der FZ-Methode, Vorrichtung zur Durchführung des Verfahrens und Halbleiterscheibe aus Silizium
JP7099175B2 (ja) * 2018-08-27 2022-07-12 株式会社Sumco シリコン単結晶の製造方法及びシリコンウェーハ
JP7247879B2 (ja) * 2019-12-20 2023-03-29 株式会社Sumco 単結晶シリコンウェーハの酸化膜耐圧の評価方法
CN115279954A (zh) * 2020-03-12 2022-11-01 尤米科尔公司 重掺杂n型锗
DE102020120933A1 (de) * 2020-08-07 2022-02-10 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern
CN112144117B (zh) * 2020-09-15 2023-05-02 新疆晶科能源有限公司 氢、磷、氮掺杂单晶硅及其制备方法、太阳能电池
CN112921395A (zh) * 2021-01-22 2021-06-08 上海新昇半导体科技有限公司 拉晶装置
CN115341271A (zh) * 2021-05-13 2022-11-15 内蒙古中环协鑫光伏材料有限公司 一种控制单晶电阻率轴向衰减速率的方法
EP4151782B1 (de) * 2021-09-16 2024-02-21 Siltronic AG Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium
CN115233293A (zh) * 2022-07-25 2022-10-25 北京麦竹吉科技有限公司 一种轻掺p型硅单晶及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990087977A (ko) * 1998-05-01 1999-12-27 와다 다다시 반도체실리콘단결정웨이퍼의제조방법
KR20010031444A (ko) * 1998-08-31 2001-04-16 와다 다다시 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1261715A (en) 1984-07-06 1989-09-26 General Signal Corporation Apparatus and process for growing monocrystals of semiconductor materials from shallow crucibles by czochralski technique
JPS6124240A (ja) 1984-07-13 1986-02-01 Toshiba Corp 半導体基板
JPS61114537A (ja) 1984-11-09 1986-06-02 Nec Corp シリコン半導体基板
JPS62202528A (ja) 1986-03-03 1987-09-07 Toshiba Corp 半導体基板の製造方法
JPS62257723A (ja) 1986-04-30 1987-11-10 Toshiba Ceramics Co Ltd シリコンウエ−ハの製造方法
JPH085740B2 (ja) * 1988-02-25 1996-01-24 株式会社東芝 半導体の結晶引上げ方法
JPH0543384A (ja) * 1991-06-03 1993-02-23 Sumitomo Metal Ind Ltd 結晶成長方法
JP2762183B2 (ja) 1991-09-17 1998-06-04 三菱マテリアル株式会社 シリコン基板の製造方法
JPH0738102A (ja) 1993-07-20 1995-02-07 Fuji Electric Co Ltd 高耐圧半導体装置の製造方法
JP3310127B2 (ja) 1995-01-31 2002-07-29 株式会社日立製作所 半導体装置及びその製造方法
US5931662A (en) * 1996-06-28 1999-08-03 Sumitomo Sitix Corporation Silicon single crystal wafer annealing method and equipment and silicon single crystal wafer and manufacturing method related thereto
WO1998005063A1 (fr) * 1996-07-29 1998-02-05 Sumitomo Sitix Corporation Plaquette epitaxiale en silicium et son procede de fabrication
JPH1055975A (ja) 1996-08-08 1998-02-24 Hitachi Ltd 半導体装置用シリコン結晶体
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10275812A (ja) 1997-03-28 1998-10-13 Toyota Central Res & Dev Lab Inc 半導体装置
JP3165071B2 (ja) 1997-05-09 2001-05-14 日本電気株式会社 半導体基板及びその製造方法
US6159825A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3692812B2 (ja) * 1998-06-04 2005-09-07 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6454852B2 (en) * 1999-07-14 2002-09-24 Seh America, Inc. High efficiency silicon wafer optimized for advanced semiconductor devices
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
JP3994602B2 (ja) 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
JP3770013B2 (ja) 1999-11-16 2006-04-26 株式会社Ｓｕｍｃｏ 単結晶引上方法
DE10014650A1 (de) * 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
US6599815B1 (en) * 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP2004503085A (ja) * 2000-06-30 2004-01-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JP2002029891A (ja) * 2000-07-14 2002-01-29 Wacker Nsce Corp シリコン半導体基板とその製造方法
JP4151876B2 (ja) * 2000-08-07 2008-09-17 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR100917087B1 (ko) * 2000-09-19 2009-09-15 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
US6682597B2 (en) * 2000-10-23 2004-01-27 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
DE10052411B4 (de) * 2000-10-23 2008-07-31 Mitsubishi Materials Silicon Corp. Wärmebehandlungsverfahren eines Siliciumwafers und der wärmebehandelte Siliciumwafer
JP4723071B2 (ja) * 2000-10-24 2011-07-13 信越半導体株式会社 シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
TWI303282B (en) 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
KR100685161B1 (ko) * 2002-07-17 2007-02-22 가부시키가이샤 섬코 고저항 실리콘 웨이퍼 및 이의 제조방법
KR100432496B1 (ko) * 2002-08-06 2004-05-20 주식회사 실트론 어닐 웨이퍼의 제조 방법
KR100486877B1 (ko) * 2002-10-15 2005-05-03 주식회사 실트론 저융점 도판트 주입관이 설치된 실리콘 단결정 성장 장치및 저융점 도판트 주입 방법
EP1513193A4 (en) 2003-02-14 2007-02-28 Sumco Corp PROCESS FOR PRODUCING A SILICON WAFER
EP1598452B1 (en) * 2003-02-25 2015-10-14 SUMCO Corporation Method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing soi substrate.
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2005015312A (ja) 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
JP2005322712A (ja) * 2004-05-07 2005-11-17 Toyota Motor Corp 半導体基板，半導体装置，およびそれらの製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
US7214267B2 (en) * 2004-05-12 2007-05-08 Sumitomo Mitsubishi Silicon Silicon single crystal and method for growing silicon single crystal
EP1780781B1 (en) * 2004-06-30 2019-08-07 SUMCO Corporation Process for producing silicon wafer
US7067005B2 (en) * 2004-08-06 2006-06-27 Sumitomo Mitsubishi Silicon Corporation Silicon wafer production process and silicon wafer
JP4982948B2 (ja) * 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、シリコン単結晶育成方法
JP4720163B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
JP4720164B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
US7435294B2 (en) * 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
US20060225639A1 (en) * 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US7306676B2 (en) * 2005-06-20 2007-12-11 Sumco Corporation Apparatus for manufacturing semiconductor single crystal
US7384480B2 (en) * 2005-06-20 2008-06-10 Sumco Corporation Apparatus for manufacturing semiconductor single crystal
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2007022864A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の製造方法
US7300517B2 (en) * 2005-08-02 2007-11-27 Sumco Corporation Manufacturing method of hydrogen-doped silicon single crystal
JP2007045682A (ja) * 2005-08-12 2007-02-22 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハ
JP4631717B2 (ja) 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990087977A (ko) * 1998-05-01 1999-12-27 와다 다다시 반도체실리콘단결정웨이퍼의제조방법
KR20010031444A (ko) * 1998-08-31 2001-04-16 와다 다다시 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼

Also Published As

Publication number Publication date
CN101054721B (zh) 2012-07-04
EP1881093A2 (en) 2008-01-23
TWI347985B (en) 2011-09-01
US20070193501A1 (en) 2007-08-23
JP4760729B2 (ja) 2011-08-31
TW200738920A (en) 2007-10-16
SG170005A1 (en) 2011-04-29
MY151924A (en) 2014-07-31
EP1881093B1 (en) 2013-06-12
CN101054721A (zh) 2007-10-17
SG135153A1 (en) 2007-09-28
EP1881093A3 (en) 2011-03-23
DE07003441T1 (de) 2008-07-31
JP2007254274A (ja) 2007-10-04
US20100288184A1 (en) 2010-11-18
KR20070083411A (ko) 2007-08-24
US8617311B2 (en) 2013-12-31

Similar Documents

Publication Publication Date Title
KR100928885B1 (ko) Ｉｇｂｔ용의 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용의실리콘 단결정 웨이퍼의 제조방법
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
JP6210125B2 (ja) シリコン単結晶ウェーハ
US7704318B2 (en) Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
US7320731B2 (en) Process for growing silicon single crystal and process for producing silicon wafer
JP5359874B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5321460B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
KR20010081090A (ko) 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 ｓｏｉ웨이퍼
JP2010222241A (ja) Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
SG189506A1 (en) Method of manufacturing silicon single crystal, silicon single crystal, and wafer
JP2010062466A (ja) 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス
JP5387408B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5278324B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5304649B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JPWO2009025339A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JPWO2009025341A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121112

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151113

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181113

Year of fee payment: 10