CN101054721B - Igbt用硅单晶片和igbt用硅单晶片的制造方法 - Google Patents

Igbt用硅单晶片和igbt用硅单晶片的制造方法 Download PDF

Info

Publication number
CN101054721B
CN101054721B CN2007100841929A CN200710084192A CN101054721B CN 101054721 B CN101054721 B CN 101054721B CN 2007100841929 A CN2007100841929 A CN 2007100841929A CN 200710084192 A CN200710084192 A CN 200710084192A CN 101054721 B CN101054721 B CN 101054721B
Authority
CN
China
Prior art keywords
silicon single
crystal
igbt
single crystal
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100841929A
Other languages
English (en)
Other versions
CN101054721A (zh
Inventor
小野敏昭
梅野繁
杉村涉
宝来正隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Publication of CN101054721A publication Critical patent/CN101054721A/zh
Application granted granted Critical
Publication of CN101054721B publication Critical patent/CN101054721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/261—Bombardment with radiation to produce a nuclear reaction transmuting chemical elements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

IGBT用硅单晶片和IGBT用硅单晶片的制造方法本发明提供了一种IGBT用硅单晶片，其在结晶径向整个区域中排除了COP缺陷和位错簇，晶格间氧浓度为8.5×1017原子/cm3或以下，晶片面内的电阻率的偏差为5％或以下。本发明还提供该IGBT用硅单晶片的制造方法，其中在氛围气气体中导入以氢气换算分压为40Pa～400Pa的含有氢原子的物质，使硅单晶的提拉速度为能够提拉无生长引入缺陷的硅单晶的速度，育成晶格间氧浓度为8.5×1017原子/cm3或以下的单晶。对提拉后的硅单晶照射中子而掺杂磷；在硅熔融液中添加n型掺杂剂；或在硅熔融液中添加磷，使硅单晶中的磷浓度为2.9×1013原子/cm3～2.9×1015原子/cm3，在硅熔融液中添加偏析系数小于上述磷的p型掺杂剂，根据其偏析系数使其在硅单晶中的浓度为1×1013原子/cm3～1×1015原子/cm3。

Description

IGBT用硅单晶片和IGBT用硅单晶片的制造方法
技术领域
本发明涉及绝缘栅双极晶体管(IGBT)的制造中所使用的IGBT用硅单晶片和IGBT用硅单晶片的制造方法。
背景技术
绝缘栅双极晶体管(下文称为IGBT)是适于控制大功率的栅电压驱动型开关元件，用于电车、混合机车、空调机、电冰箱等的逆变器等。IGBT中具有发射极、集电极、栅极3个电极，其是通过绝缘氧化膜，在形成于元件的表面一侧的栅极上施加的电压，由此控制元件表面一侧的发射极和背面一侧的集电极之间的电流的元件。
如上所述，IGBT由于是利用被氧化膜绝缘的栅极控制电流的元件，栅氧化膜的品质(下文称为GOI)是重要的。若硅单晶片中含有缺陷则该缺陷进入栅氧化膜，引起氧化膜的绝缘击穿。
此外，IGBT，由于不是像存储器等LSI那样在横方向上仅使用晶片的表面附近的元件，而是在纵方向上使用晶片的元件，其特性受晶片本体品质的影响。特别是再结合寿命和电阻率是重要的品质。再结合寿命由于基板中的结晶缺陷而缩短，所以有必要控制成即使通过器件加工也不产生结晶缺陷。对于电阻率，要求均一性和稳定性。其重点在于，不仅在晶片的面内而且在晶片间，即，即使在硅锭的长度方向上也是均一的，并且即使经过器件热加工也不变化。
此外，作为断开电流时耗尽层与集电极一侧相接触的所谓的穿通(下文称为PT)型IGBT用的基板，使用外延片。但是PT型IGBT由于使用外延片存在成本较高的问题。此外，由于控制寿命，高温下开关损失增加。因此，高温下通态电压降低，并联使用时在特定的元件中电流集中，有可能引起破损。
为了克服PT型基板的缺点，开发了导通时耗尽层不与集电极一侧相接触的非穿通(下文称为NPT)型IGBT。进一步地，最近，制造形成沟槽栅结构或在集电极一侧形成场阑(Field Stop，下文称为FS)层的通态电压更低，开关损失较少的FS-IGBT。作为NPT型或FS型的IGBT用的基板，迄今使用由通过FZ法育成的硅单晶切出的直径为150mm或以下的晶片(下文称为FZ晶片)。
虽然与外延片相比，FZ晶片较便宜，但是为了进一步降低IGBT的制造成本，有必要使晶片大口径化。但是，通过FZ法育成直径大于150mm的单晶是极其困难的，即使能够制造，也难以以较低的价格稳定供给。
因此，我们尝试利用能够容易地育成大口径结晶的切克劳斯基法(CZ法)制造IGBT用硅单晶片。
以下说明的专利文献1～3所述的技术都是以降低晶片内的缺陷为目的，专利文献1中公开了通过CZ法育成、掺杂了氮、总体由N-区域构成，并且晶格间氧浓度为8ppma或以下；或掺杂了氮，从总体中至少排除了空位型缺陷和位错簇，并且晶格间氧浓度为8ppma或以下的硅单晶片。
此外，专利文献2中公开了硅单晶的制造方法，其是在用氧和氮掺杂期间使用切克劳斯基法提拉的硅单晶的制造方法，其中，提拉单晶期间，用小于6.5×1017原子/cm3的浓度的氧和大于5×1013原子/cm3的浓度的氮掺杂。
进一步地，专利文献3中公开了由添加有氮的熔融液通过切克劳斯基法育成，含有2×1014原子/cm3～2×1016原子/cm3的氮浓度和7×1017原子/cm3或以下的氧浓度，各种表面缺陷密度为FPD≤0.1个/cm2、SEPD≤0.1个/cm2以及OSF≤0.1个/cm2，内部缺陷密度为LSTD≤1×105个/cm3，并且氧化膜耐压特性为TZDB高C模式合格率≥90％以及TDDB合格率≥90％或以上的硅半导体基板。
但是，专利文献1～3虽然公开了无结晶缺陷的晶片的制造方法，但是IGBT所必需的晶片特性并未明确。此外，在无缺陷CZ硅中晶格间氧浓度为7×1017原子/cm3或以下，为了育成晶片面内的电阻率的偏差为5％或以下的结晶，有必要从以往的条件大幅改变石英坩锅的旋转速度、结晶的旋转速度，从而能够育成无缺陷结晶的提拉速度余量变小，存在成品率降低的问题。
本发明是鉴于上述问题而提出的，其目的在于，提供能够扩大提拉速度余量的同时，能够制造电阻率的偏差较小的晶片的IGBT用硅单晶片的制造方法以及IGBT用硅单晶片。
专利文献1特开2001-146496号公报
专利文献2特开2000-7486号公报
专利文献3特开2002-29891号公报
发明内容
虽然若通过切克劳斯基法(下文有时称为CZ法)制造硅单晶片则能够制造直径为300mm左右的大口径的晶片，但是如下述原因，用CZ法制造的晶片不适于IGBT用的晶片。
(1)CZ法中，育成单晶时过量的空位聚集，产生0.2μm～0.3μm左右的COP缺陷(晶体原生颗粒)。制造IGBT时，虽然在晶片表面上形成栅氧化膜，但是若COP缺陷在晶片表面暴露而形成的凹坑或存在于晶片表面附近的COP缺陷进入该栅氧化膜，则GOI变差。因此，必需不含COP缺陷的晶片以使GOI不变差，但利用CZ法时难以制造无缺陷的晶片。
(2)通过CZ法制造的硅单晶片中含有1×1018原子/cm3左右的过量的氧，若在450℃下对该晶片进行1小时左右的低温热处理(相当于IGBT制造步骤的烧结处理)则产生氧施主，热处理前后晶片的电阻率改变。
(3)通过CZ法制造的硅单晶片的电阻率，可以根据添加于硅熔融液的掺杂剂量来控制，对于IGBT用晶片，虽然添加磷作为掺杂剂，但是磷由于偏析系数较小，浓度在硅单晶的长度方向较大地改变。因此，在一支硅单晶中，得到具有符合设计规格的电阻率的晶片的范围较窄。
(4)通过CZ法制造的硅单晶片中含有1×1018原子/cm3左右的过量的氧，若对该晶片进行器件形成加工则过量的氧成为SiO2而析出，再结合寿命变差。
为了解决上述(1)～(4)的问题，本发明人经过精心研究后发现，通过采用下述结构，可以通过CZ法制造具有IGBT所必需的晶片特性的晶片。
本发明的IGBT用硅单晶片，是由通过切克劳斯基法育成的硅单晶构成的IGBT用硅单晶片，其特征在于，在结晶径向整个区域中排除COP缺陷和位错簇，晶格间氧浓度为8.5×1017原子/cm3或以下，晶片面内的电阻率的偏差为5％或以下。
本发明的IGBT用硅单晶片中，上述硅单晶是通过上述切克劳斯基法育成时以能够提拉无生长引入(生长引入)缺陷的硅单晶的提拉速度育成的，并且可以是对提拉后的硅单晶照射中子掺杂磷而成的。
上述硅单晶通过上述切克劳斯基法育成时，由掺杂有n型掺杂剂的硅熔融液，通过能够提拉无生长引入缺陷的硅单晶的提拉速度育成为宜。
上述硅单晶中掺杂有1×1014原子/cm3～5×1015原子/cm3的氮为宜。
击穿电场为8MV/cm下的TZDB的合格率为90％或以上，450℃下进行1小时的热处理时所产生的氧施主的浓度为6×1012个/cm3或以下，进行800℃下4小时和1000℃下16小时的两阶段热处理时所析出的BMD的密度为5×107个/cm3或以下，进行上述两阶段热处理时的再结合寿命为100μs或以上为宜。
分别以1×1013原子/cm3～1×1015原子/cm3的浓度含有磷和偏析系数小于上述磷的p型掺杂剂为宜。
晶片表面的LPD密度为0.1个/cm2或以下，浅度蚀刻缺陷密度为1×103个/cm2或以下为宜。
在背面一侧形成50nm～1000nm的多晶硅层为宜。
而且，本发明中，电阻率的偏差，是在晶片中心、晶片中心和外周的中间的位置、距晶片外周5mm的位置的合计3个部位测定电阻率，从这3个部位的电阻率中选择最大值和最小值，由(最大值-最小值)×100/最小值的式子得到的值。
此外，本发明中，“无生长引入缺陷”指的是排除COP缺陷或位错簇等伴随着结晶育成而有可能产生的所有缺陷。
此外，“浅度蚀刻缺陷”指的是，将原生硅单晶片浸渍于硫酸铜水溶液后自然干燥，在氮气氛围气中900℃下进行20分钟左右的热处理来进行Cu修饰，然后为了除去试验片表层的Cu硅化物层，浸渍于HF/HNO3混合溶液中，对表层进行数十微米左右的蚀刻、除去，然后对晶片表面进行2μm的浅度蚀刻(铬酸蚀刻)，使用光学显微镜检测出的缺陷。
根据该评价方法，通过进行Cu修饰使结晶育成时形成的位错簇显著，可以敏感度较高地检出位错簇。即，浅度蚀刻缺陷含有位错簇。
此外，本发明中，“LPD密度”指的是使用激光散射式颗粒计数器(SP1(surfscan SP1)：KLA-Tencor公司制)检测出的缺陷的密度。
此外，TZDB是零时间介质击穿的缩写，是表示GOI的指标之一。对于本发明中的TZDB的合格率，在将测定电极的电极面积设为8mm2，将判定电流设为1mA的条件下，在晶片总体中于229个部位左右的位置测定电流-电压曲线，以不产生静电击穿的概率作为TZDB的合格率。而且，该合格率为C模式合格率。
根据本发明的硅单晶片，由于在结晶径向整个区域排除COP缺陷和位错簇，作为在纵方向上使用晶片的元件的IGBT用晶片是合适的。即，由于在结晶径向整个区域排除COP缺陷和位错簇，IGBT制造步骤中在晶片表面形成栅氧化膜时，不会有COP缺陷进入栅氧化膜，GOI不会变差。此外，通过排除位错簇，可以防止集成电路中的漏电流。
进一步地，由于晶格间氧浓度为8.5×1017原子/cm3或以下，可以使晶片的热处理后所产生的氧施主的浓度抑制为9.8×1012个/cm3或以下，可以防止晶片的电阻率在热处理前后改变，可以使硅单晶片的品质稳定。
而且，使氧施主的浓度为9.8×1012个/cm3或以下的原因如下所述。高耐压IGBT中使用n型的电阻率为40Ω·cm～70Ω·cm的晶片。例如，基板的电阻率的规格为45Ω·cm～55Ω·cm时，能够容许的施主浓度为9.8×1012个/cm3或以下。其中，最易产生起因于氧的氧施主的温度为450℃。例如，器件加工中，A1布线的烧结处理是在该温度左右进行的。450℃下实施1小时的热处理时所产生的氧施主的浓度的氧浓度依赖性调查结果如图1所示。由图1可知，为了使氧施主的浓度抑制为9.8×1012个/cm3或以下，必须使晶片的晶格间氧浓度控制为8.5×1017原子/cm3或以下。由此，本发明中，晶格间氧浓度为8.5×1017原子/cm3或以下。
而且，利用通常的CZ法时，由于有可能难以使晶格间氧浓度为8.5×1017原子/cm3或以下，此时，通过施加磁场来育成单晶的MCZ法，可以使晶格间氧浓度为8.5×1017原子/cm3或以下。此外，通过降低石英坩锅的旋转速度也能够谋求晶格间氧浓度的降低。
此外，根据本发明的硅单晶片，由于晶片面内的电阻率的偏差为5％或以下，可以使IGBT的品质稳定。
不过，通过CZ法制造的硅单晶片的电阻率，虽然可以根据硅单晶所含有的掺杂剂量控制，但是经常用作IGBT基板的掺杂剂的磷，由于偏析系数较小，其浓度在硅单晶的长度方向较大地改变。因此，在一支硅单晶中，得到具有符合设计规格的电阻率的晶片的范围较窄。因此，本发明中，如上所述，采用中子照射；向硅熔融液添加n型掺杂剂；添加所规定量的磷和偏析系数小于磷的p型掺杂剂；其它的各种方法。任意一种情况下，重要的是，以杂质浓度较低的硅多晶为原料，使用杂质的溶出较少的合成石英坩锅育成单晶。通过采用这些方法，可以改善硅单晶的成品率。
对于中子照射，首先，在硅熔融液中不添加用于调整电阻率的掺杂剂来育成硅单晶，对该无掺杂的硅单晶照射中子，由此，利用结晶中的30Si转换为31P的现象，可以掺杂磷。由于30Si以约3％的浓度均一地存在于单晶中，该中子照射是能够在结晶的径向上以及轴方向上最均一地掺杂磷的方法。
此外，通过向硅熔融液添加n型掺杂剂，也可以控制电阻率。此时，优选应用所谓的DLCZ法(双层式拉晶法)。DLCZ法是抑制磷等偏析系数较小的掺杂剂的结晶轴方向的浓度改变的方法。该方法例如特开平5-43384号公报所公开，其中在CZ方法中，在坩锅中先全部熔化多晶硅而形成硅熔融液后，添加磷，降低坩锅的底部的温度，使硅熔融液从底部向上部凝固，形成硅凝固层，一边使该硅凝固层从上方向底部缓慢熔化一边育成结晶，由此使进入单晶中的掺杂剂浓度基本上保持恒定。
本发明中，通过采用该DLCZ法，也可以抑制硅单晶的结晶轴方向的电阻率变化。
此外，通过添加所规定量的磷和偏析系数小于磷的p型掺杂剂，也可以抑制硅单晶的结晶轴方向的电阻率变化。这被称为所谓的双掺杂法，例如特开2002-128591号公报中所公开，其是抑制掺杂有磷等偏析系数较小的掺杂剂的结晶的轴方向的电阻率变化的方法。相对于磷，掺杂偏析系数小于磷的p型掺杂剂(例如，Al、Ga、In)作为反掺杂剂，由此补偿磷的浓度变化。仅掺杂磷的情况和同时掺杂磷和铝的情况的结晶轴方向的电阻率变化如图2所示。晶片的电阻率的规格为45Ω·cm～55Ω·cm时，通过同时掺杂磷和铝，成品率提高至约3倍。若使铝相对于单晶的上端的磷的浓度比为50％左右，则成品率提高最多。本发明中，通过分别以1×1013原子/cm3～1×1015原子/cm3的浓度含有磷和偏析系数小于磷的p型掺杂剂，可以抑制硅单晶的结晶轴方向的电阻率变化。
进一步地，本发明中，也可以应用被称为所谓的CCZ法的方法。该方法例如特开昭61-36197号公报中所公开，其是如下方法：单晶育成中，通过在含有磷的硅熔融液中添加不含掺杂剂的多晶硅，将进入单晶中的掺杂剂浓度基本上保持恒定。
此外，进一步地，如DLCZ法或CCZ法那样在硅熔融液中添加掺杂剂育成单晶时，为了抑制晶片面内的电阻率偏差，优选以较快的结晶育成中的结晶旋转速度旋转，在直径为200mm或以下的单晶育成中，结晶旋转速度优选为15rpm～30rpm，直径为300mm或以上时，优选以8rpm～15rpm旋转。而且，虽然通常若增大结晶旋转速度，则用于得到无生长引入缺陷结晶的提拉速度余量范围变窄，单晶育成本身是困难的，但是本发明中，如后所述，通过在含有氢气的气体氛围气中育成硅单晶，可以充分确保用于得到无生长引入缺陷结晶的提拉速度余量。
接着，通过在硅单晶中掺杂1×1014原子/cm3～5×1015原子/cm3的氮，容易地排除COP缺陷和位错簇。氮掺杂量小于1×1014原子/cm3时，有可能不能完全排除COP缺陷和位错簇，若超过5×1015原子/cm3则生成氮化物而不能育成硅单晶。
此外，根据本发明的硅单晶片，由于TZDB的合格率为90％或以上，450℃下进行1小时的热处理时所产生的氧施主的浓度为6×1012个/cm3或以下，进行800℃下4小时和1000℃下16小时的两阶段热处理时所产生的BMD的密度为5×107个/cm3或以下，进行两阶段热处理时的再结合寿命为100μs或以上，所以可以满足IGBT用硅单晶片所要求的特性。
硅单晶所含有的晶格间氧由于经过器件形成加工以SiO2的形式析出，由此再结合寿命变差。根据本发明的晶片，如上所述，由于晶格间氧浓度为8.5×1017原子/cm3或以下，所以可以使再结合寿命为100μs或以上。
接着，本发明的IGBT用硅单晶片的制造方法的第1方式，其是通过切克劳斯基法育成硅单晶而得到的IGBT用硅单晶片的制造方法，其特征在于，在CZ炉内的氛围气气体中导入以氢气换算分压为40Pa～400Pa的含有氢原子的物质，使硅单晶的提拉速度为能够提拉无生长引入缺陷的硅单晶的速度，育成晶格间氧浓度为8.5×1017原子/cm3或以下的单晶，对提拉后的硅单晶照射中子掺杂磷。
本发明的IGBT用硅单晶片的制造方法的第2方式，其是通过切克劳斯基法育成硅单晶而得到的IGBT用硅单晶片的制造方法，其特征在于，在硅熔融液中添加n型掺杂剂，在CZ炉内的氛围气气体中导入以氢气换算分压为40Pa～400Pa的含有氢原子的物质，使硅单晶的提拉速度为能够提拉无生长引入缺陷的硅单晶的速度，育成晶格间氧浓度为8.5×1017原子/cm3或以下的单晶。
本发明的IGBT用硅单晶片的制造方法的第3方式，其是通过切克劳斯基法育成硅单晶而得到的IGBT用硅单晶片的制造方法，其特征在于，在硅熔融液中添加磷，使硅单晶中的磷浓度为2.9×1013原子/cm3～2.9×1015原子/cm3，根据其偏析系数使硅单晶中的浓度为1×1013原子/cm3～1×1015原子/cm3来在硅熔融液中添加偏析系数小于上述磷的p型掺杂剂，在CZ炉内的氛围气气体中导入以氢气换算分压为40Pa～400Pa的含有氢原子的物质，使硅单晶的提拉速度为能够提拉无生长引入缺陷的硅单晶的速度，育成晶格间氧浓度为8.5×1017原子/cm3或以下的单晶。
本发明的IGBT用硅单晶片的制造方法的第1～3的方式中，可以向硅熔融液中以使所述硅单晶中的氮浓度为1×1014原子/cm3～5×1015原子/cm3的方式添加氮。
其中，含氢物质指的是在其分子中含有氢原子的物质，其是熔入硅熔融液中时通过热分解产生氢气的气体状的物质。该含氢物质中包括氢气本身。将该含氢物质混合于惰性气体中，导入形成颈缩部时的氛围气中，由此可以提高硅熔融液中的氢浓度。作为含氢物质的具体例子，虽然可以举出氢气、H2O、HCl等含有氢原子的无机化合物；硅烷气体、CH4、C2H2等烃；醇、羧酸等含有氢原子的有机化合物，但是特别优选使用氢气。此外，作为CZ炉内的氛围气气体，优选为便宜的Ar气，除此之外，也可以使用He、Ne、Kr、Xe等各种惰性气体单质或它们的混合气体。
此外，本发明中，含氢的氛围气中的含氢物质的浓度，以氢气换算分压为40Pa～400Pa。其中，采用氢气换算分压，是由于含氢物质热分解等得到的氢原子的量是被含氢物质中原来所含有的氢原子的数量等所决定的。例如，H2O的1摩尔中含有1摩尔份额的H2，而HCl的1摩尔中仅含有0.5摩尔份额的H2。因此，本发明中，将以氢气为40Pa～400Pa的分压导入惰性气体中而形成的含氢氛围气作为基准，优选按得到与该成为基准的氛围气同等的氛围气的方式来确定含氢物质的浓度，将此时的优选的含氢物质压力以氢气换算分压的形式规定。
即，本发明中，在假定含氢物质溶解于硅熔融液中，在高温的硅熔融液中热分解而转换为氢原子的前提下，使转换后的氛围气中的氢气换算分压为40Pa～400Pa来调整含氢物质的添加量为宜。
根据上述IGBT用硅单晶片的制造方法，通过导入以氢气换算分压为40Pa～400Pa的含有氢原子的物质，可以扩大能够提拉无生长引入缺陷的硅单晶的速度的容许余量，由此可以容易地制造在结晶径向整个区域排除了COP缺陷和位错簇的晶片。此外，通过对提拉后的无掺杂的硅单晶照射中子掺杂磷或在硅熔融液中添加磷等n型掺杂剂，可以使晶片的面内的电阻率的偏差为5％或以下。此外，电阻率的偏差的降低，也可以通过在硅熔融液中添加磷和偏析系数小于磷的p型掺杂剂来达成。
此外，通过在硅熔融液中添加氮，可以进一步扩大能够提拉无生长引入缺陷的硅单晶的速度的容许余量，从而容易地排除晶片的COP缺陷和位错簇。
根据本发明，可以提供能够扩大提拉速度余量的同时，能够制造电阻率的偏差较小的晶片的IGBT用硅单晶片的制造方法以及IGBT用硅单晶片。
附图说明
图1是说明晶格间氧浓度和热处理后的氧施主浓度的关系的图。
图2是说明固化率和电阻率的关系的图。
图3是实施本发明的实施方式的硅单晶片的制造方法时所使用的CZ炉的纵截面示意图。
图4是说明本发明的实施方式的硅单晶片的周缘部的截面示意图。
具体实施方式
下文参照附图对本发明的实施方式进行说明。
(CZ炉的结构)
图3是适于实施本发明的实施方式中的IGBT用硅单晶片的制造方法的CZ炉的纵截面图。
图3所示的CZ炉具有：配置于炉室内的中心部的坩锅1、配置于坩锅1的外侧的加热器2、配置于加热器2的外侧的磁场供给装置9。坩锅1是用外侧的石墨坩锅1b保持在内侧收容硅熔融液3的石英坩锅1a的双层结构，通过被称为基座的支撑轴1c旋转和升降驱动。
在坩锅1的上方设置圆筒形状的热屏蔽体7。热屏蔽体7是用石墨制作外壳，在内部填充石墨毡的结构。热屏蔽体7的内面是内径从上端部向下端部渐减的锥面。热屏蔽体7的上部外面是对应于内面的锥面，下部外面，使热屏蔽体7的厚度向下方渐增而形成大致垂直面。
然后，将安装于晶种夹5的晶种T浸渍于硅熔融液3中，使坩锅1和提拉轴4旋转的同时提拉晶种T，由此可以形成硅单晶6。
热屏蔽体7阻断由加热器2和硅熔融液3面向硅单晶6的侧面部的辐射热，其包围育成中的硅单晶6的侧面的同时包围硅熔融液3面。若举出热屏蔽体7的规格例子，如下所述。
热屏蔽体7的下端部的半径方向的宽度W例如为50mm，对于反圆锥台面的内面的垂直方向的倾角θ例如为21度，热屏蔽体7的下端距熔融液液面的高度H1例如为60mm。
此外，由磁场供给装置9供给的磁场，可以采用水平磁场或cusp磁场等，例如作为水平磁场的强度，被设定为2000G～4000G(0.2T～0.4T)，更优选为2500G～3500G(0.25T～0.35T)，磁场中心高度对于熔融液液面被设定为-150mm～+100mm，更优选为-75mm～+50mm。
(IGBT用硅单晶片的制造方法)
接着，对使用了图3所示的CZ炉的IGBT用硅单晶片的制造方法进行说明。
首先，在坩锅1内装入高纯度硅的多晶例如300Kg，作为氮源，例如投入具有含有氮化硅的CVD膜的硅晶片。优选使硅结晶中的氮浓度为1×1014原子/cm3～5×1015原子/cm3的浓度来调整硅熔融液中的氮浓度。
然后，在CZ炉内形成含有含氢物质和惰性气体的混合气体的含氢氛围气，使氛围气压力为1.3kPa～13.3kPa(10torr～100torr)，将氛围气气体中的含氢物质的浓度调整成以氢气换算分压为40Pa～400Pa左右。选择氢气作为含氢物质时，使氢气分压为40Pa～400Pa为宜。此时的氢气的浓度为0.3％～31％。
含氢物质的氢气换算分压小于40Pa时，由于提拉速度的容许余量缩小，不能抑制COP缺陷和位错簇的产生而不优选。此外，含氢物质的氢气换算浓度(氢气的浓度)越高则抑制位错产生的效果越好。
但是，若氢气换算分压超过400Pa则由于在CZ炉内产生氧漏泄时***等的危险性增大，在安全方面上不优选。更优选含氢物质的氢气换算分压为40Pa～250Pa，特别优选氢气换算分压为40Pa～135Pa。
接着，由磁场供给装置9，例如，使磁场中心高度对于熔融液液面为-75mm～+50mm来供给3000G(0.3T)的水平磁场的同时通过加热器2加热硅的多晶制成硅熔融液3。
然后，将安装于晶种夹5的晶种T浸渍于硅熔融液3中，使坩锅1和提拉轴4旋转的同时进行拉晶。作为此时的提拉条件，可以举出下述条件：将单晶的生长速度设为V(mm/min)，将单晶生长时的由熔点到1350℃的温度梯度设为G(℃/mm)时的比V/G被控制于0.22～0.15左右，V被控制于能够提拉无生长引入缺陷的硅单晶的速度0.42mm/min～0.33mm/min。此外，作为其它的条件，可以举出下述条件：石英坩锅的旋转速度为5rpm～0.2rpm，单晶的旋转速度为20rpm～10rpm，氩氛围气的压力为30Torr，进一步地磁场强度为3000Gauss。特别是通过使石英坩锅的旋转速度为5rpm或以下，可以防止石英坩锅中所含有的氧原子向硅熔融液扩散，可以降低硅单晶中的晶格间氧浓度。此外，通过使单晶的旋转速度为15rpm或以上，可以降低硅单晶内部的电阻率的偏差。
通过设定于上述提拉条件，可以使硅单晶中的晶格间氧浓度为8.5×1017原子/cm3或以下，由此可以在IGBT制造步骤中防止氧施主的产生。若晶格间氧浓度超过8.5×1017原子/cm3则由于在IGBT制造步骤中产生氧施主，IGBT的特性改变而不优选。
然后，对未添加用于调整所形成的电阻率的掺杂剂的单晶硅照射中子线。通过该中子线照射，使硅原子的一部分转换为磷，由此可以在单晶硅中均一地掺杂磷，得到电阻率均一的单晶硅。对于中子线的照射条件，例如，在3.0×1012个/cm2/s的中子线束的位置，以约2rpm的结晶旋转照射约80小时为宜。如此照射了中子线的硅锭，电阻率为48Ω·cm～52Ω·cm左右。
此外，虽然可以预先在硅熔融液中添加n型(P、As、Sb等)的掺杂剂来替代中子线的照射，但是由于偏析系数较小，电阻率在硅单晶的长度方向较大地改变。为了防止如此的n型掺杂剂的浓度的改变，例如，可以采用上述DLCZ法、双掺杂法、CCZ法。进一步地，为了抑制晶片面内的电阻率的偏差，可以使单晶育成中的结晶旋转速度为15rpm或以上。
然后，从单晶硅切出晶片，根据需要进行精磨或蚀刻等后，根据需要，可以进行RTA热处理。
进行精磨时，为了防止晶片的破裂，优选在晶片的表面的周缘部形成表面侧倒角部的同时在晶片的背面的周缘部形成背面侧倒角部。图4说明了晶片加工结束后的晶片周缘部的截面。
如图4所示，在晶片的表面22上设置了平坦面的主面23和形成于周缘部的表面侧倒角部24。此外，在背面26上设置了平坦面的主面27和形成于周缘部的背面侧倒角部28。对于表面侧倒角部24，由其周缘端29向晶片半径向内方的方向的宽A1，比由背面侧倒角部28的周缘端29向晶片半径向内方的方向的宽A2窄。表面侧倒角部24的宽A1优选为50μm～200μm。此外，背面侧倒角部28的宽A2优选为200μm～300μm。
此外，表面侧倒角部24具有对于表面22的主面23倾斜的第一倾斜面11，背面侧倒角部28具有对于背面26的主面27倾斜的第二倾斜面12。第一倾斜面11的倾斜角度θ1优选为10度～50度，第二倾斜面12的倾斜角度θ2优选为10度～30度，进一步优选θ1≥θ2。
此外，在第一倾斜面11和周缘端29之间设置了连接它们的第一曲面13。此外，在第二倾斜面12和周缘端29之间设置了连接它们的第二曲面14。第一曲面13的曲率半径R1优选为80μm～250μm，第二曲面14的曲率半径R2优选为100μm～300μm。
然后，在晶片的单面侧形成多晶硅层。本实施方式的硅单晶片，由于晶格间氧浓度极低，不能期待基于氧析出物的吸杂效果。因此有必要在背面一侧形成作为吸杂层的多晶硅层，除去IGBT制造步骤中的重金属污染。此外，通过在背面一侧形成多晶硅层，可以防止滑移等的产生，也可以预先防止滑移向晶片表面侧传播。多晶硅层的厚度优选为50nm～2000nm。若厚度为50nm或以上则可以充分发挥吸杂效果和抑制滑移的产生的效果，若厚度为2000nm或以下则可以防止晶片的翘曲。
如此可以制造本实施方式的IGBT用硅单晶片。
根据上述制造方法，通过导入以氢气换算分压为40Pa～400Pa的含有氢原子的物质，可以扩大能够提拉无生长引入缺陷的硅单晶的速度的容许余量，由此可以容易地制造在结晶径向整个区域排除了COP缺陷和位错簇的晶片。此外，通过对提拉后的硅单晶照射中子而掺杂磷或在硅熔融液中添加磷等n型掺杂剂，可以使晶片的面内的电阻率的偏差为5％或以下。此外，电阻率的偏差的降低，也可以通过在硅熔融液中添加磷和偏析系数小于磷的p型掺杂剂来达成。
此外，通过在硅熔融液中添加氮，可以进一步扩大能够提拉无生长引入缺陷的硅单晶的速度的容许余量，从而容易地排除晶片的COP缺陷和位错簇。
(IGBT用硅单晶片)
对于如上制造的硅单晶片，在结晶径向整个区域排除了COP缺陷和位错簇，晶格间氧浓度为8.5×1017原子/cm3或以下，晶片面内的电阻率的偏差为5％或以下。此外，电阻率本身为48Ω·cm～52Ω·cm左右。进一步在硅单晶片中掺杂了1×1014原子/cm3～5×1015原子/cm3的氮。
进一步地，对于本实施方式的硅单晶片，击穿电场为8MV/cm下的TZDB的合格率为90％或以上，450℃下进行1小时的热处理时所析出的氧施主的浓度为6×1012个/cm3或以下，进行800℃下4小时和1000℃下16小时的两阶段热处理时所产生的BMD的密度为5×107个/cm3或以下，进行上述两阶段热处理时的再结合寿命为100μs或以上。
进一步地，此外，对于本实施方式的硅单晶片，晶片表面的LPD密度为0.1个/cm2或以下，浅度蚀刻缺陷密度为1×103个/cm2或以下。进一步地，此外，对于本实施方式的硅单晶片，在背面一侧形成50nm～2000nm的多晶硅层，在晶片的表面的周缘部形成表面侧倒角部，在晶片的背面的周缘部形成背面侧倒角部。
根据本实施方式的IGBT用硅单晶片，由于在结晶径向整个区域排除了COP缺陷和位错簇，IGBT制造步骤中在晶片表面形成栅氧化膜时，COP缺陷不会进入栅氧化膜，GOI不会变差。
进一步地，通过在结晶径向整个区域排除COP缺陷和位错簇，可以合适地用作在纵方向上使用晶片的元件的IGBT用的晶片。即，由于排除了COP缺陷和位错簇，晶片本体的品质优异，可以延长作为IGBT用晶片重要的特性的再结合寿命。
进一步地，由于晶格间氧浓度为8.5×1017原子/cm3或以下，可以使晶片的热处理后所产生的氧施主的浓度为9.8×1012个/cm3或以下，可以防止晶片的电阻率在热处理前后改变，可以使硅单晶片的品质稳定。
此外，根据本发明的硅单晶片，由于晶片面内的电阻率的偏差为5％或以下，可以使硅单晶片的品质稳定。
进一步地，通过在硅单晶中掺杂1×1014原子/cm3～5×1015原子/cm3的氮，容易地排除COP缺陷和位错簇。氮的掺杂量小于1×1014原子/cm3时，有可能不能完全排除COP缺陷和位错簇，若超过5×1015原子/cm3则生成氮化物而不能育成硅单晶。
此外，由于TZDB的合格率为90％或以上，450℃下进行1小时的热处理时所产生的氧施主的浓度为6×1012个/cm3或以下，进行800℃下4小时和1000℃下16小时的两阶段热处理时所析出的BMD的密度为5×107个/cm3或以下，进行两阶段热处理时的再结合寿命为100μs或以上，可以满足IGBT用硅单晶片所要求的特性。
(实施例1)
通过CZ法制造具有各种晶格间氧浓度的硅锭。具体地说，将多晶硅块投入石英坩锅中，在氩氛围气中将多晶硅块加热制成硅熔融液。在硅熔融液中添加磷作为掺杂剂。调整磷的添加量使硅单晶的电阻率为65Ω·cm。然后，由磁场供给装置使磁场中心高度对于熔融液液面为-75mm～+50mm来供给3000G(0.3T)的水平磁场的同时，在硅熔融液中浸渍晶种，然后使晶种和石英坩锅旋转的同时，缓慢提拉晶种，使单晶在晶种下生长。而且，将单晶的生长速度(提拉速度)设为V(mm/min)，将单晶生长时的由熔点到1350℃的温度梯度设为G(℃/mm)时的比V/G被设定于0.185左右，V被设定于0.49mm/min。如此制造在条件1～4的提拉条件下提拉而成的单晶硅锭。而且，硅锭中的晶格间氧浓度通过调整石英坩锅的旋转速度控制。此外，条件4下，通过在硅熔融液中投入具有氮化硅膜的硅晶片，在硅单晶中掺杂4.1×1014原子/cm3的氮。
然后，对提拉的单晶硅锭进行切片而切出晶片。对切出的晶片实施精磨、蚀刻等表面处理。如此制造直径为200mm、厚度为0.75mm的硅单晶片。
对于所得到的硅单晶片，测定晶格间氧浓度的同时对晶片表面的面内的电阻率的偏差进行评价。晶格间氧浓度根据ASTM F-121(1979)规定的傅立叶变换红外分光光度法测定。此外，电阻率的偏差，是在晶片中心、晶片中心和外周的中间的位置、距晶片外周5mm的位置的合计3个部位测定电阻率，从这3个部位的电阻率中选择最大值和最小值，由“(最大值-最小值)×100/最小值”的式子算出的。结果如表1所示。
进一步地表1中说明了提拉速度的容许余量。该容许余量是指，在育成方向上对缓慢降低结晶的提拉速度育成的结晶进行纵切加工，对生长引入缺陷分布进行Cu修饰后通过X-ray形貌法进行观察，由此判定COP区域，此外通过测定浅度蚀刻缺陷判定位错簇区域，由此求得的能够在结晶径向整个区域排除COP缺陷和位错簇的提拉速度的余量。
表1
  提拉条件   坩锅旋转速度(rpm)   结晶旋转速度(rpm)   氧浓度(原子/cm3)   电阻率的偏差(％)   提拉速度的容许余量(mm/分) 备注
  条件1   7   18   10.4×1017   10   0.025   比较例
  条件2   1   13   6.3×1017   11   0.028   比较例
  条件3   1   20   5.1×1017   4   0.002   比较例
  条件4   1   20   5.3×1017   7   0.018   比较例
如表1所示可知，通过使坩锅旋转速度从7rpm降低至1rpm(条件1→条件2～4)，可以实际上降低晶格间氧浓度。但是条件1和2中，虽然由于结晶旋转速度较慢，可以在某种程度上确保提拉速度的容许余量，但是电阻率的偏差极大。
此外，若比较条件2和3则条件3下虽然通过结晶的旋转速度的高速化降低了电阻率的偏差，但是提拉速度的容许余量大幅降低。这可能是因为，由于单晶的旋转速度增大，硅熔融液和单晶之间的固液界面形状改变。
进一步地，对于条件4，相对于条件3，虽然通过掺杂氮增大了提拉速度的容许余量，但是电阻率的偏差也增大。这可能是因为，由于氮的掺杂，硅熔融液的对流状态改变。
由上述可知，在条件1～4的提拉条件下，难以同时达成晶格间氧浓度的降低、电阻率的偏差的降低、提拉速度的容许余量的扩大。
(实施例2)
通过CZ法制造具有各种晶格间氧浓度的硅锭。具体地说，将多晶硅块投入石英坩锅中，在氩氛围气中将多晶硅块加热制成硅熔融液。然后，由磁场供给装置使磁场中心高度对于熔融液液面为-75mm～+50mm来供给3000G(0.3T)的水平磁场的同时，在硅熔融液中浸渍晶种，然后使晶种和石英坩锅旋转的同时，缓慢提拉晶种，使单晶在晶种下生长。而且，将单晶的生长速度(提拉速度)设为V(mm/min)，将单晶生长时的由熔点到1350℃的温度梯度设为G(℃/mm)时的比V/G被设定于0.185左右，V被设定于0.49mm/min。如此制造在条件5～14的提拉条件下提拉而成的单晶硅锭。
而且，石英坩锅的旋转速度在所有条件下为2rpm，单晶的旋转速度在所有条件下为20rpm。进一步地，条件5和6下，在硅熔融液中投入具有氮化硅膜的硅晶片，在硅单晶中掺杂氮。此外，条件7～11下，在氩气氛围气中导入氢气以氢气分压为30Pa～400Pa的条件下进行提拉。进一步地，条件12～14下，同时进行氮的掺杂和氢气的导入。进一步地，条件7～10和12～13下，通过在硅熔融液中添加磷进行电阻率的调整，其它条件与实施例1同样地操作，对提拉得到的单晶硅照射中子线而掺杂磷。中子线的照射的条件为：在射线束3.0×1012个/cm2/s下照射80小时。如此将硅单晶的电阻率调整为65Ω·cm。
然后，对单晶硅锭进行切片切出晶片。对切出的晶片实施精磨、蚀刻等表面处理。如此制造直径为200mm、厚度为0.75mm的硅单晶片。
对于所得到的硅单晶片，与实施例1同样地操作测定晶格间氧浓度的同时对晶片表面的面内的电阻率的偏差进行评价。结果如表2所示。此外，表2中同时给出了晶片中的氮浓度、CZ炉的氛围气中的氢气分压、掺杂剂的导入方法的条件。此外，与实施例1同样地同时给出了提拉速度的容许余量。
如表1和表2所示，条件4下由于氮的掺杂而变差的电阻率的偏差，虽然通过如条件5和6所示照射中子掺杂磷而得到改善，但是提拉速度的容许余量不充分。
此外，条件3下由于结晶的旋转速度的高速化而降低的提拉速度的容许余量通过条件8～10所示在氛围气中导入氢而得到改善。如条件8～10所示可知，通过导入所规定量的氢的同时控制坩锅旋转速度以及单晶的旋转速度，可以同时实现晶格间氧浓度的降低、电阻率的偏差的降低、提拉速度的容许余量的扩大。
此外，条件4下由于掺杂氮而增大的电阻率的偏差通过如条件12和13所示在氛围气中导入氢气而得到改善。这可能是因为，可以通过氢的导入抑制由于氮的掺杂所引起的硅熔融液的对流状态的改变。此外，条件12和13下，对于提拉速度的容许余量，与单独掺杂氮(条件5～6)、单独导入氢(条件7～11)的情况相比，也可以扩大。
进一步地，相对于上述条件12和13，在通过照射中子导入磷的条件14下，电阻率的偏差进一步降低。
虽然以上对本发明的优选的实施例进行说明。但是本发明不被这些实施例所限定。在不脱离本发明的宗旨的范围内，可以进行结构的附加、省略、置换以及其它的改变。本发明不被上述说明所限定，仅被所附上的权利要求限定。

Claims (10)

1.IGBT用硅单晶片，其是由通过切克劳斯基法育成的硅单晶构成的IGBT用硅单晶片，其特征在于，在结晶径向整个区域中排除了COP缺陷和位错簇，晶格间氧浓度为8.5×1017原子/cm3或以下，各自以1×1013原子/cm3～1×1015原子/cm3的浓度含有磷和偏析系数小于所述磷的p型掺杂剂，晶片面内的电阻率的偏差为5％或以下，所述硅单晶于在氛围气气体中导入以氢气换算分压为40Pa～400Pa范围的含有氢原子的物质的CZ炉内，以能够提拉无生长引入缺陷的硅单晶的硅单晶的提拉速度进行提拉。
2.权利要求1所述的IGBT用硅单晶片，其特征在于，所述硅单晶是通过所述切克劳斯基法育成时以能够提拉无生长引入缺陷的硅单晶的提拉速度育成的，并且对提拉后的硅单晶照射中子而掺杂磷。
3.权利要求1所述的IGBT用硅单晶片，其特征在于，所述硅单晶是通过所述切克劳斯基法育成时，由掺杂有磷的硅熔融液，通过能够提拉无生长引入缺陷的硅单晶的提拉速度育成的。
4.权利要求1-3任一项所述的IGBT用硅单晶片，其特征在于，所述硅单晶中掺杂有1×1014原子/cm3～5×1015原子/cm3的氮。
5.权利要求1所述的IGBT用硅单晶片，其特征在于，晶片表面的LPD密度为0.1个/cm2或以下，浅度蚀刻缺陷密度为1×103个/cm2或以下。
6.权利要求1-3任一项所述的IGBT用硅单晶片，其特征在于，在背面一侧形成50nm～1000nm的多晶硅层。
7.IGBT用硅单晶片的制造方法，其是通过切克劳斯基法育成硅单晶而得到的IGBT用硅单晶片的制造方法，其特征在于，在CZ炉内的氛围气气体中导入以氢气换算分压为40Pa～400Pa范围的含有氢原子的物质，使硅单晶的提拉速度为能够提拉无生长引入缺陷的硅单晶的速度，育成晶格间氧浓度为8.5×1017原子/cm3或以下的单晶，并且对提拉后的硅单晶照射中子而掺杂磷。
8.IGBT用硅单晶片的制造方法，其是通过切克劳斯基法育成硅单晶而得到的IGBT用硅单晶片的制造方法，其特征在于，在硅熔融液中添加n型掺杂剂，在CZ炉内的氛围气气体中导入以氢气换算分压为40Pa～400Pa范围的含有氢原子的物质，使硅单晶的提拉速度为能够提拉无生长引入缺陷的硅单晶的速度，育成晶格间氧浓度为8.5×1017原子/cm3或以下的单晶。
9.IGBT用硅单晶片的制造方法，其是通过切克劳斯基法育成硅单晶而得到的IGBT用硅单晶片的制造方法，其特征在于，在硅熔融液中添加磷，使硅单晶中的磷浓度为2.9×1013原子/cm3～2.9×1015原子/cm3，在硅熔融液中添加偏析系数小于上述磷的p型掺杂剂，根据其偏析系数使其在硅单晶中的浓度为1×1013原子/cm3～1×1015原子/cm3，在CZ炉内的氛围气气体中导入以氢气换算分压为40Pa～400Pa范围的含有氢原子的物质，使硅单晶的提拉速度为能够提拉无生长引入缺陷的硅单晶的速度，育成晶格间氧浓度为8.5×1017原子/cm3或以下的单晶。
10.权利要求7～9任一项所述的IGBT用硅单晶片的制造方法，其特征在于，向硅熔融液中以使所述硅单晶中的氮浓度为1×1014原子/cm3～5×1015原子/cm3的方式添加氮。
CN2007100841929A 2006-02-21 2007-02-17 Igbt用硅单晶片和igbt用硅单晶片的制造方法 Active CN101054721B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006043572 2006-02-21
JP2006043572 2006-02-21
JP2006-043572 2006-02-21
JP2007-034536 2007-02-15
JP2007034536 2007-02-15
JP2007034536A JP4760729B2 (ja) 2006-02-21 2007-02-15 Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN101054721A CN101054721A (zh) 2007-10-17
CN101054721B true CN101054721B (zh) 2012-07-04

Family

ID=38157985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100841929A Active CN101054721B (zh) 2006-02-21 2007-02-17 Igbt用硅单晶片和igbt用硅单晶片的制造方法

Country Status (9)

Country Link
US (2) US8617311B2 (zh)
EP (1) EP1881093B1 (zh)
JP (1) JP4760729B2 (zh)
KR (1) KR100928885B1 (zh)
CN (1) CN101054721B (zh)
DE (1) DE07003441T1 (zh)
MY (1) MY151924A (zh)
SG (2) SG170005A1 (zh)
TW (1) TWI347985B (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5278324B2 (ja) * 2007-08-29 2013-09-04 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
KR100954291B1 (ko) * 2008-01-21 2010-04-26 주식회사 실트론 고품질의 반도체 단결정 잉곳 제조장치 및 방법
US9074298B2 (en) * 2008-08-18 2015-07-07 Sumco Techxiv Corporation Processes for production of silicon ingot, silicon wafer and epitaxial wafer, and silicon ingot
JP5560546B2 (ja) * 2008-08-28 2014-07-30 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
JP5453749B2 (ja) * 2008-09-05 2014-03-26 株式会社Ｓｕｍｃｏ 垂直シリコンデバイス用シリコンウェーハの製造方法及び垂直シリコンデバイス用シリコン単結晶引き上げ装置
JP5346744B2 (ja) 2008-12-26 2013-11-20 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
WO2010078205A1 (en) * 2008-12-30 2010-07-08 Memc Electronic Materials, Inc. Methods and pulling assemblies for pulling a multicrystalline silicon ingot from a silicon melt
JP2010222241A (ja) * 2009-02-25 2010-10-07 Sumco Corp Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP2010202414A (ja) * 2009-02-27 2010-09-16 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP5201077B2 (ja) * 2009-05-15 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
CN101908486B (zh) * 2009-06-08 2012-05-23 刘有 将中子嬗变掺杂横向磁场直拉硅用于半导体器件的方法
DE102009024473B4 (de) * 2009-06-10 2015-11-26 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Silizium und danach hergestellter Einkristall
CN102080265B (zh) * 2009-11-26 2012-11-28 有研半导体材料股份有限公司 一种改进的中子掺杂硅晶体热处理工艺方法
US8283213B2 (en) * 2010-07-30 2012-10-09 Alpha And Omega Semiconductor Incorporated Method of minimizing field stop insulated gate bipolar transistor (IGBT) buffer and emitter charge variation
KR101841032B1 (ko) * 2010-09-03 2018-03-22 지티에이티 아이피 홀딩 엘엘씨 갈륨, 인듐 또는 알루미늄으로 도핑된 실리콘 단결정
JP5194146B2 (ja) * 2010-12-28 2013-05-08 ジルトロニック アクチエンゲゼルシャフト シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
KR101303422B1 (ko) * 2011-03-28 2013-09-05 주식회사 엘지실트론 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼
CN102244096A (zh) * 2011-07-19 2011-11-16 天津中环半导体股份有限公司 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺
JP5470349B2 (ja) 2011-10-17 2014-04-16 ジルトロニック アクチエンゲゼルシャフト ｐ型シリコン単結晶およびその製造方法
JP2013129564A (ja) 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
JP5928363B2 (ja) * 2013-02-01 2016-06-01 信越半導体株式会社 シリコン単結晶ウエーハの評価方法
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US20160300938A1 (en) * 2013-12-10 2016-10-13 Ulvac, Inc. Insulated Gate Bipolar Transistor and Production Method Thereof
WO2016179022A1 (en) * 2015-05-01 2016-11-10 Sunedison, Inc. Methods for producing single crystal ingots doped with volatile dopants
CN106591939A (zh) * 2015-10-15 2017-04-26 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
CN106591944B (zh) * 2015-10-15 2018-08-24 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
CN106653561B (zh) * 2015-11-03 2021-03-30 有研半导体材料有限公司 一种具有背吸杂能力的300mm重掺硅片的加工方法
DE102015226399A1 (de) * 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
JP6528710B2 (ja) * 2016-04-11 2019-06-12 株式会社Sumco シリコン試料の炭素濃度測定方法およびシリコン単結晶インゴットの製造方法
DE102016209008B4 (de) 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
FR3055562B1 (fr) * 2016-09-08 2018-09-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de tri de plaquettes en silicium en fonction de la variation du dopage net
FR3055563B1 (fr) * 2016-09-08 2018-09-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de tri de plaquettes en silicium en fonction de leur duree de vie volumique
US20180087179A1 (en) * 2016-09-28 2018-03-29 Corner Star Limited Single crystal silicon ingots having doped axial regions with different resistivity and methods for producing such ingots
CN106591948B (zh) * 2017-01-21 2019-10-25 台州市一能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法
DE102017215332A1 (de) * 2017-09-01 2019-03-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Einkristall aus Silizium mit <100>-Orientierung, der mit Dotierstoff vom n-Typ dotiert ist, und Verfahren zur Herstellung eines solchen Einkristalls
JP6844560B2 (ja) * 2018-02-28 2021-03-17 株式会社Sumco シリコン融液の対流パターン制御方法、シリコン単結晶の製造方法、および、シリコン単結晶の引き上げ装置
DE102018210317A1 (de) * 2018-06-25 2020-01-02 Siltronic Ag Verfahren zur Herstellung eines Einkristalls aus Halbleitermaterial gemäß der FZ-Methode, Vorrichtung zur Durchführung des Verfahrens und Halbleiterscheibe aus Silizium
JP7099175B2 (ja) * 2018-08-27 2022-07-12 株式会社Sumco シリコン単結晶の製造方法及びシリコンウェーハ
JP7247879B2 (ja) * 2019-12-20 2023-03-29 株式会社Sumco 単結晶シリコンウェーハの酸化膜耐圧の評価方法
CA3175051A1 (en) * 2020-03-12 2021-09-16 Umicore Heavily doped n-type germanium
DE102020120933A1 (de) * 2020-08-07 2022-02-10 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern
CN112144117B (zh) * 2020-09-15 2023-05-02 新疆晶科能源有限公司 氢、磷、氮掺杂单晶硅及其制备方法、太阳能电池
CN112921395A (zh) * 2021-01-22 2021-06-08 上海新昇半导体科技有限公司 拉晶装置
CN115341271A (zh) * 2021-05-13 2022-11-15 内蒙古中环协鑫光伏材料有限公司 一种控制单晶电阻率轴向衰减速率的方法
EP4151782B1 (de) * 2021-09-16 2024-02-21 Siltronic AG Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium
CN115233293A (zh) * 2022-07-25 2022-10-25 北京麦竹吉科技有限公司 一种轻掺p型硅单晶及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073229A (en) * 1988-02-25 1991-12-17 Kabushiki Kaisha Toshiba Semiconductor crystal pulling method
CN1692482A (zh) * 2003-02-14 2005-11-02 三菱住友硅晶株式会社 硅片的制造方法

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1261715A (en) 1984-07-06 1989-09-26 General Signal Corporation Apparatus and process for growing monocrystals of semiconductor materials from shallow crucibles by czochralski technique
JPS6124240A (ja) 1984-07-13 1986-02-01 Toshiba Corp 半導体基板
JPS61114537A (ja) 1984-11-09 1986-06-02 Nec Corp シリコン半導体基板
JPS62202528A (ja) 1986-03-03 1987-09-07 Toshiba Corp 半導体基板の製造方法
JPS62257723A (ja) 1986-04-30 1987-11-10 Toshiba Ceramics Co Ltd シリコンウエ−ハの製造方法
JPH0543384A (ja) * 1991-06-03 1993-02-23 Sumitomo Metal Ind Ltd 結晶成長方法
JP2762183B2 (ja) 1991-09-17 1998-06-04 三菱マテリアル株式会社 シリコン基板の製造方法
JPH0738102A (ja) 1993-07-20 1995-02-07 Fuji Electric Co Ltd 高耐圧半導体装置の製造方法
JP3310127B2 (ja) 1995-01-31 2002-07-29 株式会社日立製作所 半導体装置及びその製造方法
DE69738020T2 (de) * 1996-06-28 2008-07-31 Sumco Corp. Verfahren und anordnung zur thermischen behandlung eines einkristallinischen plättchens, einkristallinisches plättchen und verfahren zur herstellung eines einkristallinischen plättchens
US6277501B1 (en) * 1996-07-29 2001-08-21 Sumitomo Metal Industries, Ltd. Silicon epitaxial wafer and method for manufacturing the same
JPH1055975A (ja) 1996-08-08 1998-02-24 Hitachi Ltd 半導体装置用シリコン結晶体
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10275812A (ja) 1997-03-28 1998-10-13 Toyota Central Res & Dev Lab Inc 半導体装置
JP3165071B2 (ja) 1997-05-09 2001-05-14 日本電気株式会社 半導体基板及びその製造方法
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
JPH11314997A (ja) 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JP3692812B2 (ja) * 1998-06-04 2005-09-07 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
KR20010031444A (ko) * 1998-08-31 2001-04-16 와다 다다시 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6454852B2 (en) 1999-07-14 2002-09-24 Seh America, Inc. High efficiency silicon wafer optimized for advanced semiconductor devices
JP2001068477A (ja) 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
JP3994602B2 (ja) * 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
JP3770013B2 (ja) 1999-11-16 2006-04-26 株式会社Ｓｕｍｃｏ 単結晶引上方法
DE10014650A1 (de) 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6599815B1 (en) * 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
JP2004503085A (ja) * 2000-06-30 2004-01-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JP2002029891A (ja) * 2000-07-14 2002-01-29 Wacker Nsce Corp シリコン半導体基板とその製造方法
JP4151876B2 (ja) * 2000-08-07 2008-09-17 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
DE60141611D1 (de) 2000-09-19 2010-04-29 Memc Electronic Materials Mit stickstoff dotiertes silizium das im wesentlichen frei von oxidationsinduzierten stapelfehlern ist
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
US6682597B2 (en) 2000-10-23 2004-01-27 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
US6428619B1 (en) 2000-10-23 2002-08-06 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
JP4723071B2 (ja) * 2000-10-24 2011-07-13 信越半導体株式会社 シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
JP4567251B2 (ja) 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003188176A (ja) 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
US7201800B2 (en) 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
TWI303282B (en) 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
DE10205084B4 (de) 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP4970724B2 (ja) * 2002-07-17 2012-07-11 株式会社Ｓｕｍｃｏ 高抵抗シリコンウエーハの製造方法
KR100432496B1 (ko) * 2002-08-06 2004-05-20 주식회사 실트론 어닐 웨이퍼의 제조 방법
KR100486877B1 (ko) * 2002-10-15 2005-05-03 주식회사 실트론 저융점 도판트 주입관이 설치된 실리콘 단결정 성장 장치및 저융점 도판트 주입 방법
EP1598452B1 (en) * 2003-02-25 2015-10-14 SUMCO Corporation Method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing soi substrate.
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2005015312A (ja) 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
JP2005322712A (ja) * 2004-05-07 2005-11-17 Toyota Motor Corp 半導体基板，半導体装置，およびそれらの製造方法
KR100573473B1 (ko) 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
US7214267B2 (en) * 2004-05-12 2007-05-08 Sumitomo Mitsubishi Silicon Silicon single crystal and method for growing silicon single crystal
JPWO2006003812A1 (ja) * 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
US7067005B2 (en) 2004-08-06 2006-06-27 Sumitomo Mitsubishi Silicon Corporation Silicon wafer production process and silicon wafer
JP4982948B2 (ja) * 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、シリコン単結晶育成方法
JP4720164B2 (ja) 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
JP4720163B2 (ja) 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
US7435294B2 (en) * 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
US20060225639A1 (en) 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US7384480B2 (en) * 2005-06-20 2008-06-10 Sumco Corporation Apparatus for manufacturing semiconductor single crystal
US7306676B2 (en) * 2005-06-20 2007-12-11 Sumco Corporation Apparatus for manufacturing semiconductor single crystal
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2007022864A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の製造方法
US7300517B2 (en) * 2005-08-02 2007-11-27 Sumco Corporation Manufacturing method of hydrogen-doped silicon single crystal
JP2007045682A (ja) * 2005-08-12 2007-02-22 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハ
JP4631717B2 (ja) 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073229A (en) * 1988-02-25 1991-12-17 Kabushiki Kaisha Toshiba Semiconductor crystal pulling method
CN1692482A (zh) * 2003-02-14 2005-11-02 三菱住友硅晶株式会社 硅片的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-128591A 2002.05.09

Also Published As

Publication number Publication date
TW200738920A (en) 2007-10-16
JP4760729B2 (ja) 2011-08-31
TWI347985B (en) 2011-09-01
US8617311B2 (en) 2013-12-31
SG135153A1 (en) 2007-09-28
EP1881093B1 (en) 2013-06-12
KR100928885B1 (ko) 2009-11-30
CN101054721A (zh) 2007-10-17
DE07003441T1 (de) 2008-07-31
KR20070083411A (ko) 2007-08-24
US20100288184A1 (en) 2010-11-18
EP1881093A3 (en) 2011-03-23
JP2007254274A (ja) 2007-10-04
US20070193501A1 (en) 2007-08-23
EP1881093A2 (en) 2008-01-23
MY151924A (en) 2014-07-31
SG170005A1 (en) 2011-04-29

Similar Documents

Publication Publication Date Title
CN101054721B (zh) Igbt用硅单晶片和igbt用硅单晶片的制造方法
JP4631717B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP6210125B2 (ja) シリコン単結晶ウェーハ
JP5359874B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
US7704318B2 (en) Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
US7320731B2 (en) Process for growing silicon single crystal and process for producing silicon wafer
JP5321460B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
US8961685B2 (en) Method of manufacturing silicon single crystal, silicon single crystal, and wafer
JP2010222241A (ja) Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP2010062466A (ja) 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス
JP5387408B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5278324B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5304649B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JPWO2009025339A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JPWO2009025341A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant