JP2002029891A - シリコン半導体基板とその製造方法 - Google Patents

シリコン半導体基板とその製造方法

Info

Publication number
JP2002029891A
JP2002029891A JP2000214915A JP2000214915A JP2002029891A JP 2002029891 A JP2002029891 A JP 2002029891A JP 2000214915 A JP2000214915 A JP 2000214915A JP 2000214915 A JP2000214915 A JP 2000214915A JP 2002029891 A JP2002029891 A JP 2002029891A
Authority
JP
Japan
Prior art keywords
atoms
crystal
semiconductor substrate
nitrogen
silicon semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000214915A
Other languages
English (en)
Inventor
Hideki Yokota
秀樹 横田
Atsushi Ikari
敦 碇
Wataru Ohashi
渡 大橋
Masahiro Tanaka
正博 田中
Katsuhiko Nakai
克彦 中居
Hiroyuki Deai
博之 出合
Yasumitsu Ota
泰光 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic Japan Corp
Original Assignee
Wacker NSCE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker NSCE Corp filed Critical Wacker NSCE Corp
Priority to JP2000214915A priority Critical patent/JP2002029891A/ja
Publication of JP2002029891A publication Critical patent/JP2002029891A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】 【課題】 結晶品質に優れるシリコン半導体基板、及び
これを安価に高生産性で製造する方法を提供する。 【解決手段】 窒素を添加した融液からチョクラルスキ
ー法により育成したシリコン単結晶から作製されるシリ
コン半導体基板であって、該基板が2×10 14atom
s/cm3以上2×1016atoms/cm3以下の窒素
濃度、及び7×1017atoms/cm3以下の酸素濃
度を含有し、該基板の各種表面欠陥密度がFPD≦0.
1個/cm2、SEPD≦0.1個/cm2、及びOSF
≦0.1個/cm2であり、該基板の内部欠陥密度がL
STD≦1×105個/cm3であり、かつ該基板の酸化
膜耐圧特性がTZDB高Cモード合格率≧90%及びT
DDB合格率≧90%以上であることを特徴とするシリ
コン半導体基板およびその製造方法である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面の結晶欠陥が
少なく、デバイスの製造歩留まりが良好なシリコン半導
体基板およびその製造方法に関する。
【0002】
【従来の技術】半導体集積回路の製造には、チョクラル
スキー法(CZ法)により育成されたシリコン単結晶か
ら作られた基板が主に用いられている。シリコン単結晶
には、その結晶成長中に後述する種々の結晶欠陥が発生
し、この欠陥により集積回路の素子の動作を妨げられた
り、回路そのものが破壊されることが問題となってい
る。特に、最近は集積回路の素子のデザインルールが
0.15μm以下にまで微細化しており、従来では問題
とならなかった0.10μm以下の微細な欠陥まで問題
発生の原因となるようになった。そのため、結晶欠陥の
密度を低下させてデバイス活性領域から結晶欠陥を排除
したり、あるいは欠陥サイズをデバイス特性に影響を与
えないサイズ、一般的にはデザインルールの1/3以下
のサイズにまで微細化したりしなければならない。
【0003】現在のデバイス製造の上で特に問題となっ
ている結晶成長欠陥は、ボイド及び転位ループである。
ボイドは、結晶成長界面からシリコン単結晶に過飽和に
取りこまれる空孔が凝集して、結晶中に八面体形状の空
洞が形成されたものであり、転位ループは、同様に結晶
成長界面からシリコン単結晶に取りこまれる自己格子間
原子がクラスターを形成したものである。
【0004】Voronkovの理論(V.V.Vor
onkov;Journal ofCrystal G
rowth,59(1982)625−643)には、
結晶引上中に空孔あるいは自己格子間原子のどちらが過
飽和になるかは、結晶の引上げ速度V(mm/min)
及びシリコンの融点から1300℃までの温度範囲にお
ける引上げ軸方向の結晶内温度勾配の平均値G(℃/m
m)の比、V/Gの値により決まるとされている。V/
Gが約0.16mm2/℃min以上であれば、空孔が
過飽和になり、ボイドが発生する。逆に、V/Gが約
0.14mm2/℃min以下であると、自己格子間原
子が過飽和になり、転位ループが発生するようになる。
このボイドが発生する結晶育成条件で育成された結晶部
位は、空孔型欠陥領域と呼ばれ、転位ループが発生する
結晶育成条件で育成された結晶部位は、自己格子間型欠
陥領域と呼ばれる。また、空孔型欠陥領域よりもわずか
にV/Gが小さな(約0.15mm2/℃min)育成
条件で引き上げた結晶は、酸化誘起積層欠陥(OSF:
Oxidation induced Stackin
g Fault)の核が発生するため、OSF領域と呼
ばれ、さらに、このOSF領域よりもV/Gが低くかつ
自己格子間型欠陥領域よりもV/Gが高い条件で引き上
げた結晶には、欠陥がほとんど見られないため、N領域
と呼ばれる。
【0005】この知見によれば、N領域で結晶を作成す
れば欠陥のほとんど無い結晶が得られることになるが、
従来はシリコン単結晶ウエハ全域がN領域となるインゴ
ットを育成することが難しかった。これを解決した発明
として、特開平8−330316号公報には、チョクラ
ルスキー法で単結晶を育成する際に、引上げ速度をV
(mm/min)、シリコン融点から1300℃までの
温度範囲における温度勾配の平均値をG(℃/mm)と
するとき、V/G値を結晶中心位置と結晶外周から30
mmまでの位置との間では0.20〜0.22mm2
℃minとし、結晶外周から30mmまでの位置と結晶
外周位置との間では、0.20〜0.22mm2/℃m
inとするか、若しくは結晶外周に向かって漸次増加さ
せることを特徴とする方法が開示されている。これによ
り得られたシリコン単結晶ウエハは、赤外散乱欠陥、O
SFリング、転位クラスターをウエハ全面にわたって含
まない。しかしながら、この方法によっても、やはりV
/Gの許容幅は小さく、工業的に量産するのは技術的に
困難である。また、引上げ速度も従来の80%程度まで
低速にしなければならず、生産性が低いという問題があ
る。
【0006】このように、単なる結晶育成条件の改善の
みでは、結晶品質と生産性を両立させることは難しい。
そこで、この問題の解決方法として、新たにシリコン単
結晶に窒素を添加する方法が用いられるようになった。
【0007】一般に、窒素を添加すると、空孔型欠陥領
域とOSF領域との境界のV/Gの値(窒素無添加の場
合は0.16mm2/℃・min)が添加量にしたがっ
て増加し、また自己格子間型欠陥領域とN領域との境界
のV/Gの値(窒素無添加の場合は0.14mm2/℃
・min)が減少することが知られている(1999年
春季、第46回応用物理学関係連合講演会、講演予稿集
No.1、P.471、29a−ZB−9)。また、窒
素添加結晶特有の欠陥として、結晶成長中に酸素析出物
が発生することが知られている(1999年春季、第4
6回応用物理学関係連合講演会、講演予稿集No.1、
P.468、29a−ZB−2)。
【0008】特開2000−7486号公報では、チョ
クラルスキー法によりシリコン単結晶を育成する際に、
単結晶中に6.5×1017atoms/cm3未満の濃
度の酸素と、5×1013atoms/cm3超の濃度の
窒素をドーピングするシリコン単結晶の製造方法、及び
単結晶が窒素でドーピングされ、前記単結晶の引上げ速
度をV、軸方向の単結晶と融液の間の温度勾配をG
(r)としたときのV/G(r)比が、少なくとも一部
において1.3×103cm2min-1-1より小さいこ
とを特徴とするシリコン単結晶の製造方法が開示されて
いる。
【0009】前者の方法では、窒素を添加することによ
り、空孔型欠陥と自己格子間型欠陥を同時に抑制し、酸
素濃度を6.5×1017atoms/cm3未満とする
ことによって、窒素添加により発生するOSFの形成も
大幅に抑制できるが、引上げ条件によっては、結晶中に
1×108個/cm3以上の高密度の酸素析出物が発生す
る。この酸素析出物はデバイスプロセスでの繰り返し熱
処理でも消滅せず、PNリークの悪化につながるため、
デバイス作製時に問題となる。後者の方法は、Si格子
間欠陥を抑制し、同時にOSFの形成も抑制することが
出来るが、前者と同様、引上げ条件によっては結晶育成
中に1×108個/cm3以上の高密度の酸素析出物が発
生し、デバイス作製時に問題となる。従って、両者の方
法ともに結晶品質の改善は不充分である。
【0010】また、特開2000−7498号公報に
は、窒素添加を行わない場合に、OSFリングが単結晶
の中央で消滅する結晶引上げ速度をV(mm/mi
n)、シリコンの融点から1400℃の間の平均温度勾
配をG(K/mm)としたときに、結晶の引上げ速度V
をV〜V+0.062×Gの範囲とし、窒素をドープし
ながら結晶を引上げる方法が開示されている。この方法
によれば、結晶の全面から小ピットの排除された結晶を
成長させることができ、酸化膜耐圧特性に優れた極低欠
陥結晶を高生産性と高歩留まりで作製することができ
る。しかしながら、この方法でも、結晶の酸素濃度によ
っては、やはり高密度の酸素析出物が発生し、PNリー
クを悪化させて、デバイスの歩留まりの低下につながる
ため、結晶品質の改善は不充分である。
【0011】このように、窒素を添加しない場合には、
単なる結晶育成条件の改善のみで結晶品質と生産性を両
立させることは難しい。そこで結晶に窒素を添加する方
法が用いられるようになったが、上記の従来用いられて
いる方法では、窒素添加により結晶育成中に形成される
酸素析出物の発生を防ぐ点について考察がされておら
ず、結晶品質の改善は不充分であった。
【0012】
【発明が解決しようとする課題】本発明は、窒素を添加
したシリコン半導体基板において、窒素濃度、酸素濃度
と結晶育成条件の3つを制御することにより、従来法よ
りも表層無欠陥性に優れ、酸化膜耐圧特性にも優れたシ
リコン半導体基板とその製造方法を提供することを目的
とする。
【0013】
【課題を解決するための手段】我々は、前記目的を達す
るために窒素を添加したシリコン半導体基板の作製方法
について鋭意検討を重ね、以下のような構成により、結
晶品質に優れるシリコン半導体基板とその製造方法を提
供することが出来ることを見出して、本発明を完成させ
たものである。
【0014】本発明は、窒素を添加した融液からチョク
ラルスキー法により育成したシリコン単結晶から作製さ
れるシリコン半導体基板であって、該基板が2×1014
atoms/cm3以上2×1016atoms/cm3
下の窒素濃度、及び1×10 17atoms/cm3以上
7×1017atoms/cm3(JEIDA)以下の酸
素濃度を含有し、該基板の表面欠陥密度がFPD≦0.
1個/cm2、SEPD≦0.1個/cm2、及びOSF
≦0.1個/cm2であり、該基板の内部欠陥密度がL
STD≦1×105個/cm3であり、かつ該基板の酸化
膜耐圧特性がTZDB高Cモード合格率≧90%及びT
DDB合格率≧90%以上であることを特徴とするシリ
コン半導体基板である。
【0015】また本発明は、前記シリコン半導体基板に
おいて、直径換算で15nmよりも大きい酸素析出物が
存在せず、かつ酸素析出物の大きさに基板深さ方向の分
布が無いことを特徴とする前記記載のシリコン半導体基
板である。
【0016】また本発明は、空孔型欠陥領域が結晶径の
中心で消滅する引上げ速度をV1(mm/min)、自
己格子間型欠陥領域が結晶の外周部に入る引上げ速度を
2(mm/min)とした場合に、単結晶の引上げ速
度V(mm/min)がV1≧V≧V2を満足する条件
で、窒素を添加した融液からチョクラルスキー法により
育成したシリコン単結晶から作製してなるシリコン半導
体基板であって、該基板が、2×1014atoms/c
3以上2×1016atoms/cm3以下の窒素濃度、
及び1×1017atoms/cm3以上7×1017at
oms/cm3(JEIDA)以下の酸素濃度を含有す
ることを特徴とするシリコン半導体基板である。
【0017】また本発明は、3×1017atoms/c
3以上3×1019atoms/cm3以下の窒素を添加
したシリコン融液からチョクラルスキー法により育成し
たシリコン単結晶を加工、研磨してシリコン半導体基板
を製造する方法であって、空孔型欠陥領域が結晶径の中
心で消滅する引上げ速度をV1(mm/min)、自己
格子間型欠陥領域が結晶の外周部に入る引上げ速度をV
2(mm/min)とした場合に、前記シリコン単結晶
の引上げ速度V(mm/min)がV1≧V≧V2を満足
する条件で育成し、該基板が1×1017atoms/c
3以上7×1017atoms/cm3(JEIDA)以
下の酸素濃度を含有することを特徴とするシリコン半導
体基板の製造方法である。
【0018】
【発明の実施の形態】以下、本発明について詳細に説明
する。
【0019】本発明の具体的な説明を行う前に、まず本
発明の結晶品質評価方法について説明する。
【0020】FPD(Flow Pattern De
fect)とは、得られた単結晶ウエハにSeccoエ
ッチングを施し、表面を微分干渉顕微鏡にて観察したと
きに見られるU字型のさざ波模様のことをさす。U字型
の起点となる頂点には、ボイド起因であれば直径数μm
の大きさの円形のピットが、転位ループ起因であれば直
径数〜数十μmの大きさの縁がぎざぎざなピットが見ら
れ、FPDがボイド起因か転位ループ起因であるかを区
別できる。本願発明においてFPDを評価する際には、
Seccoエッチング液としては体積比でHF(49質
量%):K2Cr27(1/6モル/リットル)=2:
1の混合比のものを用い、室温にて10分間エッチング
を行った。微分干渉顕微鏡による表面観察では、FPD
としてU字型のさざ波模様の起点となる頂点の個数を数
え、観察位置はウエハの中心位置、ウエハ半径をrとし
た時のウエハ中心からr/2の位置、及びウエハエッジ
から10mmの位置の3点とした。そして、この3点の
平均値をFPDの個数とした。
【0021】SEPD(Secco Etch Pit
Defect)とは、得られた単結晶ウエハにFPD
と同様のSeccoエッチングを施し、表面を微分干渉
顕微鏡にて観察したときに見られるピットである。この
ピットは、ボイド起因であると考えられている。SEP
Dを評価する際には、FPDと同じSeccoエッチン
グを施した後、微分干渉顕微鏡による表面観察で大きさ
5μm以上のピットをSEPDとしてその個数を数え
た。観察位置もFPDの場合と同じ3点とし、この3点
の平均値をSEPDの個数とした。
【0022】OSFとは、得られた単結晶ウエハに水蒸
気酸化を行い、その後、ライトエッチをすることにより
観測される酸化誘起積層欠陥である。OSFを評価する
際には、1100℃で60分の水蒸気酸化を行い、ライ
トエッチを行った。ライトエッチ液は、HF(49wt
%)60ml+HNO3(63wt%)300ml+C
rO3(5モル/リットル)30ml+CH3COOH6
0ml+Cu(NO322g+H2O60mlの組成の
ものを用い、エッチング時間は90秒とした。その後、
ウエハ表面を微分干渉顕微鏡で観察し、OSFの密度を
測定した。
【0023】LSTD(Laser Scatteri
ng Tomography Defect)は、赤外
散乱により結晶欠陥を評価する方法であり、大きさ50
nm以上の結晶欠陥を検出することができる。測定は三
井金属製LSTDスキャナー(MO6)を用い、レーザ
ー波長は700nmで測定した。このレーザー波長で
は、表層から5μm深さまでの間に存在する赤外散乱体
の個数を測定できる。このレーザー波長でウエハ全面を
測定し、検出された欠陥の総数をウエハ面積と測定深さ
で割ることにより欠陥密度を求めた。
【0024】酸化膜耐圧評価では、TZDB(Time
Zero DielectricBreakdow
n)とTDDB(Time Dependent Di
electric Breakdown)特性を調べ
た。TZDBにおける高Cモード合格率の測定条件は、
酸化膜厚25nm、電極面積20mm2、判定電流10
0mA/cm2である。11MV/cm以上で絶縁破壊
するセルの割合を高Cモード合格率と定義する。また、
高Cモード合格率とは別に、Cモード合格率も調べた。
Cモード合格率の測定条件は、酸化膜厚25nm、電極
面積20mm2、判定電流1μA/cm2である。8MV
/cm以上で絶縁破壊するセルの割合をCモード合格率
とする。TDDB特性の測定は、酸化膜厚7nm、電極
面積20mm2であり、5mA/cm2のストレス電流を
連続して加えた。電界強度10MV/cmを上回った時
点で破壊と判定し、酸化膜がブレークダウンするまでに
酸化膜を通過した電化の総量Qbd=2C/cm2の時の
歩留まりをTDDB合格率とした。
【0025】酸素析出物のサイズは、作製した試料を任
意の位置から透過型電子顕微鏡(TEM)にて測定し、
見られた酸素析出物の最も大きな対角長を酸素析出物サ
イズの直径換算値とした。
【0026】本発明において、酸素濃度は赤外吸収法に
よりJEIDAの換算値(日本電子工業協会出典)を用
いて測定したものであり、窒素濃度は、2次イオン質量
分析装置(SIMS)を用いて測定し窒素をイオン注入
したリファレンスを基に測定値を換算したものである。
【0027】以下に、本発明について具体的に説明す
る。
【0028】本発明者らは、従来の方法のように酸素濃
度と窒素濃度および結晶の育成条件をそれぞれ単独で制
御するのでは無く、酸素濃度および窒素濃度をそれぞれ
特定の濃度範囲にし、かつそれに適した引上げ条件で結
晶を育成することにより、窒素添加による欠陥発生抑制
効果を十分に生かし、同時に窒素添加による酸素析出物
形成を抑えることに成功した。そして、従来は困難であ
った、全ての結晶欠陥の密度をデバイス歩留まりに影響
のない程度に低減し、全ての結晶欠陥のサイズを縮小す
ることができる方法を見出して、本発明を完成させたも
のである。
【0029】デバイスの歩留まりに影響を与えない欠陥
の密度の条件としては、該基板の表面欠陥密度がFPD
≦0.1個/cm2、SEPD≦0.1個/cm2、及び
OSF≦0.1個/cm2であり、該基板の内部欠陥密
度がLSTD≦1×105個/cm3であり、かつ該基板
の酸化膜耐圧特性がTZDB高Cモード合格率≧90%
及びTDDB合格率≧90%以上であることが必要であ
る。
【0030】FPDの正体であるボイドや転位ループ
は、ほぼ確実にデバイスの構造を破壊するため、FPD
の密度が0.1個/cm2よりも大きいと、デバイスの
大きさを例えば1cm2とすると、この欠陥による歩留
まり落ちは約10%にも達して、大きな問題となる。ま
た、SEPDの正体もボイドであり、ほぼ確実にデバイ
スの構造を破壊するため、SEPDの密度が0.1個/
cm2より大きい場合、デバイスの大きさを1cm2とし
たときの歩留まり落ちは約10%に達し、大きな問題と
なる。
【0031】OSFは、直径10μmにもなる大きな欠
陥であり、確実にデバイスの構造を破壊する。従って、
上記と同様の理由により、0.1個/cm2以下にしな
ければならない。
【0032】LSTDの正体は、一部FPDやSEPD
として検出される欠陥を含み、その他に酸素析出物も含
まれる。酸素析出物はPNリークを悪化させ、歩留まり
落ちの原因となる。LSTD密度が1×105個/cm3
よりも大きければ、デバイスの大きさを1cm2とした
とき、ウエハ表面から深さ1μmまでに10個超のLS
TDがある計算になるが、LSTDは存在してもそれが
必ずデバイスの構造を破壊するわけではなく、デバイス
素子のどこにLSTDが存在するかにより、デバイスへ
の影響の大きさは異なる。しかしながら、デバイス活性
層の深さを5μmとして、活性層中に存在するLSTD
の総数が50個超、即ち、LSTD密度が1×105
/cm3よりも大きければ、大きな問題となる。
【0033】TZDB高Cモード及びTDDBの合格率
は、単結晶ウエハ表面に形成されたゲート酸化膜の健全
性を示す。従来の酸化膜耐圧の評価では、特開平11−
135511号公報や特開平11−322491号公報
にあるように、TZDBを用いるのが一般的であった。
しかしながら、近年フラッシュメモリの需要の増加に伴
い、高電界でのTZDB特性と並んで、長期信頼性、即
ちTDDB特性にも優れたウエハが必要となってきてい
る。そこで現在では、高電界でのTZDB特性として高
Cモード合格率≧90%、長期信頼性としてTDDB合
格率≧90%以上であることが必要とされている。
【0034】従って、該基板の表面欠陥密度がFPD≦
0.1個/cm2、SEPD≦0.1個/cm2、及びO
SF≦0.1個/cm2であり、該基板の内部欠陥密度
がLSTD≦1×105個/cm3であり、かつ該基板の
酸化膜耐圧特性がTZDB高Cモード合格率≧90%及
びTDDB合格率≧90%以上の条件を満たせば、デバ
イス歩留まりに影響を与えない良質のシリコン半導体基
板といえる。
【0035】上記の欠陥密度を達成し、さらに窒素によ
るボイド欠陥の変容効果を利用して、ボイド欠陥による
デバイス破壊を起こしにくくするためには、窒素濃度を
2×1014atoms/cm3以上2×1016atom
s/cm3以下にし、かつ酸素濃度を1×1017ato
ms/cm3以上7×1017atoms/cm3(JEI
DA)以下とすることが必要である。
【0036】まず、窒素の欠陥抑制効果を発揮させるた
めの窒素濃度は、2×1014atoms/cm3以上2
×1016atoms/cm3以下でなければならない。
窒素濃度が2×1014atoms/cm3よりも低けれ
ば、窒素添加によるボイドおよび転位ループの抑制効果
は急激に弱くなり、窒素濃度が1×1013atoms/
cm3にまで低下すると、ボイドもしくは転位ループの
大きさ及び密度は、もはや窒素添加を行わない場合と変
わらない。一方で、窒素濃度が2×1016atoms/
cm3よりも高い場合には、シリコン結晶は有転位化
し、単結晶を育成することが出来ない。よって、窒素濃
度を2×1014atoms/cm3以上2×1016at
oms/cm3以下の範囲とすることにより、窒素の添
加によるボイドおよび転位ループの抑制効果が充分得ら
れ、かつ転位の無いシリコン単結晶を育成することがで
きる。
【0037】また、酸素濃度が7×1017atoms/
cm3(JEIDA)より大きいと、窒素添加により発
生する酸素析出物のサイズが30nm以上となり、かつ
LSTDで測定される酸素析出物の密度が1×108
/cm3以上となるため、窒素添加により、かえってデ
バイスの歩留まりが低下するようになる。ただし、酸素
濃度が1×1017atoms/cm3(JEIDA)よ
りも低くなると、チョクラルスキー法による単結晶育成
は困難であり、また半導体基板の機械的強度が低下する
ため、実用上問題となる。
【0038】さらに、酸素濃度が7×1017atoms
/cm3(JEIDA)以下であっても、デバイスプロ
セスでの繰り返し熱処理によっては、酸素析出物が発生
するようになり、この析出物がデバイスを破壊すること
がある。このような状況を防ぐためには、酸素析出物の
サイズを15nm以下にすることが好ましい。酸素析出
物のサイズが15nm以下であれば、デバイスの熱処理
によってもウエハ表面の酸素析出物は成長せず、むしろ
消滅するようになるため、歩留まり悪化の原因とならな
い。また本発明の方法を用いることにより、酸素析出物
の大きさに基板深さ方向の分布が無いシリコン半導体基
板を得ることができ、デバイスの各種特性を向上させる
ことが可能である。
【0039】このような半導体基板を作る方法として
は、例えば以下のような方法を用いることができる。即
ち、窒素濃度2×1014atoms/cm3以上2×1
16atoms/cm3以下、酸素濃度1×1017at
oms/cm3以上7×1017atoms/cm3(JE
IDA)以下の範囲の結晶を、OSF領域の引上条件で
作成する方法である。このためには、結晶を育成するに
当たって、予めこの窒素濃度、酸素濃度の範囲の結晶
を、引上速度を高速(例えば1.5mm/min以上)
から低速(例えば0.2mm/min以下)に順次変化
させて作成する。このように結晶を育成すると、図1に
示すような欠陥領域分布が、一本のインゴットの中に発
現する。このとき、引上速度を遅くしていったときに、
空孔型欠陥領域が結晶径の中心で消滅する速度V1と、
さらに自己格子間型欠陥領域が結晶の外周部に現れる引
上速度V2を求める。欠陥領域の判定基準としては、空
孔型欠陥領域は、ボイド起因のFPDもしくはSEPD
の密度が0.1個/cm2よりも大きい領域とし、自己
格子間型欠陥領域は、転位ループ起因のFPDの密度が
0.1個/cm2よりも大きい領域とすればよい。この
引上げ速度V1とV2との間、即ちV1≧V≧V2なる引上
げ速度Vでインゴットを育成することにより、OSF領
域の結晶が引上げられ、結晶欠陥の密度が低く、欠陥サ
イズも小さい結晶を得ることが出来る。
【0040】V1より大きい引上げ速度で結晶を引上げ
た結晶では、窒素添加によりボイドのサイズが見かけ上
小さくなっているが、実際には直径0.1μm以下の微
細なボイドが1×107個/cm3以上の高密度に存在し
ている。従って、V1よりも大きい引上げ速度で引き上
げた場合には、結晶中のボイドがデバイスを破壊して、
デバイス歩留まりの低下を引き起こす。
【0041】V2より小さい引上げ速度で引上げた結晶
は、窒素添加により転位ループのサイズが小さくなって
いるが、実際には微細な転位ループが1×105個/c
3以上の高密度に存在している。従って、V2よりも小
さいVで引上げた場合は、この転位ループがデバイスを
破壊し、歩留まりの低下を引き起こす。
【0042】融液に窒素を添加するための具体的な方法
としては、以下のような公知の方法によれば良い。すな
わち、原料融液に窒化珪素を添加する特開昭60-25
1190号公報に記載されている方法や、特開平5-2
94780号公報に示された窒素ガス雰囲気中で多結晶
原料を溶解する方法、あるいはその多結晶原料に窒素を
添加したFZシリコンや表面に窒化珪素膜を形成したウ
エハを混入する方法などを用いれば良い。本発明の必要
条件である、窒素濃度2×1014atoms/cm3
上2×1016atoms/cm3以下のシリコン半導体
基板を得るためには、3×1017atoms/cm3
上3×1019atoms/cm3以下の窒素を添加した
シリコン融液から、チョクラルスキー法により結晶を育
成すればよい。
【0043】また、酸素析出物のサイズの微小化は、結
晶が室温まで冷却される速度を速めることにより実現で
きる。特に、1200℃以下、より好ましくは1150
℃以下から800℃までの冷却速度を速め、1150℃
から室温までの酸素の拡散距離(Dt)1/2が3μm以
下になるようにすればよい。ここで、Dは酸素の拡散係
数であり、D(T)=0.13exp(−2.53/k
T)cm2/secであり、kはボルツマン定数であ
り、Tは結晶の温度であり、冷却時間tの関数T(t)
として表される。従って、上記(Dt)1/2は、各時間
の(Dt)1/2を1150℃から室温まで結晶が冷却す
る時間全体に渡って、積分することにより求められる。
【0044】
【実施例】チョクラルスキー法により以下の1)〜6)
の結晶を引き上げた。いずれの結晶も、同一の引上げ炉
を用いて育成した。約40kgのシリコン原料を溶解
し、直径155mmの約30kgのインゴットを作成
し、p型10Ωcmの(100)Si単結晶を得た。
【0045】窒素の添加は、ノンドープのシリコンウエ
ハにCVD法により窒化膜を形成し、原料の溶解時に同
時に溶かすことにより実施した。結晶中の酸素濃度は、
赤外吸収法により、JEIDAの換算値を用いて測定し
た。結晶中の窒素濃度は、2次イオン質量分析装置(S
IMS)を用いて測定し、窒素をイオン注入したリファ
レンスを基に測定値を換算した。なお、以下において
は、当該窒素濃度の結晶に対しSeccoエッチングを
したときに、ボイド起因のFPDもしくはSEPDが
0.1個/cm2よりも多く見られる領域がウエハ中心
で消滅する引上げ速度をV1(mm/min)とし、転
位ループ起因のFPDが0.1個/cm2よりも多く見
られる領域がウエハエッジへと入ってくる速度をV
2(mm/min)とする。
【0046】1)窒素添加を行わず、チョクラルスキー
法で単結晶を育成した。酸素濃度を6.6〜7.0×1
17atoms/cm3および2.0〜2.5×1017
atoms/cm3の2通りとし、結晶の引上げ速度V
を1.00mm/minとした。このとき、V1は0.
30mm/min、V2は0.35mm/minであ
り、V1以下V2以上の範囲となるVは存在しなかった。
【0047】2)原料融液中に、窒素を1.4×1017
atoms/cm3添加し、単結晶を育成した。結晶の
窒素濃度をSIMSで測定したところ、窒素濃度は、結
晶中に1×1014atoms/cm3であった。酸素濃
度を6.6〜7.0×1017atoms/cm3および
2.0〜2.5×1017atoms/cm3の2通りと
し、結晶の引上げ速度Vを0.60mm/minとし
た。当該窒素濃度でのV1は1.05mm/min、V2
は0.23mm/minであった。
【0048】3)原料融液中に、窒素を3×1017at
oms/cm3添加し、単結晶を育成した。結晶の窒素
濃度をSIMSで測定したところ、窒素濃度は、結晶中
に2×1014atoms/cm3であった。酸素濃度を
6.6〜7.0×1017atoms/cm3および2.
0〜2.5×1017atoms/cm3の2通りとし、
結晶の引上げ速度Vを1.45、1.40、0.80、
0.21及び0.20mm/minの5通りとした。当
該窒素濃度でのV1は1.40mm/min、V2は0.
21mm/minであった。
【0049】4)原料融液中に、窒素を1.4×1018
atoms/cm3添加し、単結晶を育成した。結晶の
窒素濃度をSIMSで測定したところ、窒素濃度は、結
晶中に1×1015atoms/cm3であった。酸素濃
度を6.6〜7.0×1017atoms/cm3および
2.0〜2.5×1017atoms/cm3の2通りと
し、結晶の引上げ速度Vを1.50、0.80、0.0
7及び0.05mm/minの4通りとした。また、酸
素濃度を7.1〜7.5×1017atoms/cm3
し、結晶の引上げ速度Vを1.00mm/minの結晶
も育成した。当該窒素濃度でのV1は1.50mm/m
in超、V2は0.07mm/minであった。
【0050】5)原料融液中に、窒素を3×1019at
oms/cm3添加し、単結晶を育成した。結晶の窒素
濃度をSIMSで測定したところ、窒素濃度は、結晶中
に2×1016atoms/cm3となった。酸素濃度を
6.6〜7.0×1017atoms/cm3および2.
0〜2.5×1017atoms/cm3の2通りとし、
結晶の引上げ速度Vを1.50、0.80及び0.10
mm/minの3通りとした。当該窒素濃度でのV1
1.50mm/min超、V2は0.05mm/min
より小さかった。
【0051】6)原料融液中に、窒素を3.0×1019
atoms/cm3添加し、結晶を育成しようと試みた
が、酸素濃度を7.1〜7.5×1017atoms/c
3、6.6〜7.0×1017atoms/cm3および
2.0〜2.5×1017atoms/cm3の3通りと
も、育成途中で有転位化し、単結晶を引上げることがで
きなかった。平衡偏析係数から有転位化したときの窒素
の濃度を計算すると、結晶中に2.1×1016atom
s/cm3となった。
【0052】上記のような酸素濃度、窒素濃度と引上げ
速度の組み合わせで、単結晶を育成し、これらを通常の
加工工程を経て、単結晶棒からミラーウエハへと加工し
た。
【0053】上記各ウエハに対するFPD密度、SEP
D密度、OSF密度、LSTD、析出物サイズ、酸化膜
耐圧の各評価は、全て発明実施の形態において説明した
方法で行った。
【0054】以上の評価結果について、表1に示す。
【0055】
【表1】
【0056】表1のNo.1は、酸素濃度が7.5×1
17atoms/cm3である以外は、窒素濃度及び引
上げ速度について、本発明の条件を満たしている。しか
しながら、酸化膜耐圧評価では、TZDB高Cモードあ
るいはTDDBのいずれも90%より低く、結晶品質は
充分改善していない。
【0057】表1のNo.2〜No.15のように、酸
素濃度を7×1017atoms/cm3以下に低下させ
ると、実施例の範囲内では、酸化膜耐圧の高Cモード合
格率およびTDDB合格率は、ともに90%以上の高い
値を示す。これは、酸素濃度を低下させたことにより、
酸素析出物の形成を抑制し、直径15nm以下の大きさ
まで酸素析出物が微細化して、酸化膜耐圧を悪化させな
くなったためである。窒素濃度が2×1014atoms
/cm3より低い場合には、ボイドもしくは転位ループ
を十分抑制できず、残留したボイドもしくは転位ループ
が酸化膜耐圧特性やリーク特性を悪化させ、デバイス歩
留まりの低下を引き起こす。また、窒素濃度が2×10
14atoms/cm3以上であっても、実施例よりもV
の大きいものではボイドが、また実施例よりもVの小さ
いものでは転位ループが、結晶中に残留し、これが酸化
膜耐圧特性やリーク特性を悪化させて、デバイス歩留ま
り低下の原因となる。このため、実施例よりもVの大き
いもの、もしくは小さいものの双方で、酸化膜耐圧評価
におけるTZDB高Cモード合格率およびTDDB合格
率は、いずれも90%より低くなっている。
【0058】表のNo.16〜No.29に示したよう
に、酸素濃度をさらに低下させて2.0〜2.5×10
17atoms/cm3とすると、もはや酸素析出物は見
られなくなり、結晶品質はさらに良好となり、酸化膜耐
圧はTZDB高Cモード合格率、TDDB合格率とも1
00%となる。
【0059】以上より、全ての評価で良好な結晶品質を
示すのは、本発明による請求項の範囲内にある水準のも
のだけであった。
【0060】
【発明の効果】以上説明したように、本発明によれば、
窒素を添加した融液からチョクラルスキー法により、酸
素濃度、引上げ条件を制御しつつ、育成されたシリコン
単結晶をウエハに加工することにより、表層無欠陥性に
優れ、かつ酸化膜耐圧特性にも優れたシリコン半導体基
板を得ることができる。また、本発明により、将来のデ
ザインルール微細化に対応する結晶品質を持つシリコン
半導体基板を、従来の製造コストと比較しても、大幅な
上昇をさせることなく生産することが出来る。
【図面の簡単な説明】
【図1】 窒素添加シリコン融液から、引上速度を高速
から低速に順次変化させてシリコン単結晶を育成した時
の、結晶軸を含む平面での欠陥分布を示す模式図であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 渡 千葉県富津市新富20−1 新日本製鐵株式 会社技術開発本部内 (72)発明者 田中 正博 千葉県富津市新富20−1 新日本製鐵株式 会社技術開発本部内 (72)発明者 中居 克彦 千葉県富津市新富20−1 新日本製鐵株式 会社技術開発本部内 (72)発明者 出合 博之 千葉県富津市新富20−1 新日本製鐵株式 会社技術開発本部内 (72)発明者 太田 泰光 千葉県富津市新富20−1 新日本製鐵株式 会社技術開発本部内 Fターム(参考) 4G077 AA02 BA04 CF10 EC10 EH09 HA12 5F053 AA12 AA43 BB24 BB57 FF05 GG01 HH04 KK10 RR03

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 窒素を添加した融液からチョクラルスキ
    ー法により育成したシリコン単結晶から作製されるシリ
    コン半導体基板であって、該基板が2×10 14atom
    s/cm3以上2×1016atoms/cm3以下の窒素
    濃度、及び1×1017atoms/cm3以上7×10
    17atoms/cm3以下の酸素濃度を含有し、該基板
    の表面欠陥密度が、FPD≦0.1個/cm2、SEP
    D≦0.1個/cm2、及びOSF≦0.1個/cm2
    あり、該基板の内部欠陥密度がLSTD≦1×105
    /cm3であり、かつ該基板の酸化膜耐圧特性が、TZ
    DB高Cモード合格率≧90%、及びTDDB合格率≧
    90%以上であることを特徴とするシリコン半導体基
    板。
  2. 【請求項2】 前記シリコン半導体基板において、直径
    換算で15nmよりも大きい酸素析出物が存在せず、か
    つ酸素析出物の大きさに基板深さ方向の分布が無いこと
    を特徴とする請求項1記載のシリコン半導体基板。
  3. 【請求項3】 空孔型欠陥領域が結晶径の中心で消滅す
    る引上げ速度をV1(mm/min)、自己格子間型欠
    陥領域が結晶の外周部に入る引上げ速度をV 2(mm/
    min)とした場合に、単結晶の引上げ速度V(mm/
    min)がV1≧V≧V2を満足する条件で、窒素を添加
    した融液からチョクラルスキー法により育成したシリコ
    ン単結晶から作製してなるシリコン半導体基板であっ
    て、該基板が、2×1014atoms/cm3以上2×
    1016atoms/cm3以下の窒素濃度、及び1×1
    17atoms/cm3以上7×1017atoms/c
    3以下の酸素濃度を含有することを特徴とするシリコ
    ン半導体基板。
  4. 【請求項4】 3×1017atoms/cm3以上3×
    1019atoms/cm3以下の窒素を添加したシリコ
    ン融液からチョクラルスキー法により育成したシリコン
    単結晶を加工、研磨してシリコン半導体基板を製造する
    方法であって、空孔型欠陥領域が結晶径の中心で消滅す
    る引上げ速度をV1(mm/min)、自己格子間型欠
    陥領域が結晶の外周部に入る引上げ速度をV2(mm/
    min)とした場合に、前記シリコン単結晶の引上げ速
    度V(mm/min)がV1≧V≧V2を満足する条件で
    育成し、該基板が1×1017atoms/cm3以上7
    ×1017atoms/cm3以下の酸素濃度を含有する
    ことを特徴とするシリコン半導体基板の製造方法。
JP2000214915A 2000-07-14 2000-07-14 シリコン半導体基板とその製造方法 Pending JP2002029891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000214915A JP2002029891A (ja) 2000-07-14 2000-07-14 シリコン半導体基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000214915A JP2002029891A (ja) 2000-07-14 2000-07-14 シリコン半導体基板とその製造方法

Publications (1)

Publication Number Publication Date
JP2002029891A true JP2002029891A (ja) 2002-01-29

Family

ID=18710417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000214915A Pending JP2002029891A (ja) 2000-07-14 2000-07-14 シリコン半導体基板とその製造方法

Country Status (1)

Country Link
JP (1) JP2002029891A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1881093A2 (en) 2006-02-21 2008-01-23 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
US7345353B2 (en) * 2005-12-30 2008-03-18 International Business Machines Corporation Silicon carrier having increased flexibility
US7629054B2 (en) 2006-01-19 2009-12-08 Sumco Corporation Single crystal silicon wafer for insulated gate bipolar transistors
US7846252B2 (en) 2005-06-09 2010-12-07 Sumco Corporation Silicon wafer for IGBT and method for producing same
WO2012120789A1 (ja) * 2011-03-08 2012-09-13 信越半導体株式会社 シリコン単結晶ウェーハ
US8460463B2 (en) 2008-08-28 2013-06-11 Sumco Corporation Silicon wafer and method for producing the same
JP2014072296A (ja) * 2012-09-28 2014-04-21 Canon Inc 半導体装置
JP2020526472A (ja) * 2017-07-10 2020-08-31 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから作られる半導体ウェハおよびその製造プロセス
DE112013001054B4 (de) 2012-03-16 2022-12-15 Shin-Etsu Handotai Co., Ltd. Verfahren zum Herstellen eines Silizium-Einkristall-Wafers

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846252B2 (en) 2005-06-09 2010-12-07 Sumco Corporation Silicon wafer for IGBT and method for producing same
US7345353B2 (en) * 2005-12-30 2008-03-18 International Business Machines Corporation Silicon carrier having increased flexibility
US7629054B2 (en) 2006-01-19 2009-12-08 Sumco Corporation Single crystal silicon wafer for insulated gate bipolar transistors
US8105436B2 (en) 2006-01-19 2012-01-31 Sumco Corporation Single crystal silicon wafer for insulated gate bipolar transistors and process for producing the same
EP1881093A2 (en) 2006-02-21 2008-01-23 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
EP1881093A3 (en) * 2006-02-21 2011-03-23 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
US8617311B2 (en) 2006-02-21 2013-12-31 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
US8460463B2 (en) 2008-08-28 2013-06-11 Sumco Corporation Silicon wafer and method for producing the same
JP2012188293A (ja) * 2011-03-08 2012-10-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ
CN103429798A (zh) * 2011-03-08 2013-12-04 信越半导体股份有限公司 单晶硅晶片
WO2012120789A1 (ja) * 2011-03-08 2012-09-13 信越半導体株式会社 シリコン単結晶ウェーハ
KR20140044792A (ko) * 2011-03-08 2014-04-15 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼
CN106192000A (zh) * 2011-03-08 2016-12-07 信越半导体股份有限公司 单晶硅晶片
KR101715645B1 (ko) * 2011-03-08 2017-03-13 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼
DE112013001054B4 (de) 2012-03-16 2022-12-15 Shin-Etsu Handotai Co., Ltd. Verfahren zum Herstellen eines Silizium-Einkristall-Wafers
JP2014072296A (ja) * 2012-09-28 2014-04-21 Canon Inc 半導体装置
JP2020526472A (ja) * 2017-07-10 2020-08-31 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから作られる半導体ウェハおよびその製造プロセス

Similar Documents

Publication Publication Date Title
US6299982B1 (en) Silicon single crystal wafer and method for producing silicon single crystal wafer
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
KR101341859B1 (ko) 실리콘 단결정 웨이퍼의 제조방법
JP3919308B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
JP3846627B2 (ja) シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法
JP2000001391A (ja) シリコン単結晶ウエーハ及びその製造方法
JPH08330316A (ja) シリコン単結晶ウェーハおよびその製造方法
JP2002201093A (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP2007145692A (ja) シリコン半導体基板およびその製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP5568431B2 (ja) エピタキシャルウェハ及びその製造方法
KR100725671B1 (ko) 결정결함이 적은 실리콘 단결정 웨이퍼 및 그 제조방법
JP2007194232A (ja) シリコン単結晶ウエーハの製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
JP2003327493A (ja) シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP2003059932A (ja) シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP2002029891A (ja) シリコン半導体基板とその製造方法
JP4710603B2 (ja) アニールウエーハとその製造方法
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
TW200819561A (en) Process for producing p-doped and epitaxially coated semiconductor wafers from silicon
JP2004043256A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP4218080B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP2000154095A (ja) シリコン単結晶製造方法および半導体形成用ウェハ
JP4085467B2 (ja) シリコンウェーハとシリコンエピタキシャルウェーハ並びにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070302

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A02 Decision of refusal

Effective date: 20091124

Free format text: JAPANESE INTERMEDIATE CODE: A02