JPH1055975A

JPH1055975A - 半導体装置用シリコン結晶体

Info

Publication number: JPH1055975A
Application number: JP20958596A
Authority: JP
Inventors: Yasuhiro Mochizuki; 康弘望月
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-08-08
Filing date: 1996-08-08
Publication date: 1998-02-24

Abstract

(57)【要約】【課題】大口径高純度シリコン単結晶ウエハを簡単な方
法で製造すること。【解決手段】中性子照射（ＮＴＤ）により高精度に抵抗
率を制御された直径１５０mmのシリコン単結晶ロッドの
周囲にＣＶＤ法によりシリコン単結晶または多結晶層を
堆積させる。その後ウエハに加工し、ＣＶＤシリコン単
結晶または多結晶層をハンドリング領域とし、ＮＴＤ領
域を素子としてフルに利用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置特にサ
イリスタのような大容量半導体装置に用いるシリコン単
結晶体に関する。

【０００２】

【従来の技術】近年、国内の電力需要の増大に伴い、電
力系統連系や安定化の装置設備の大型化が必要となって
きている。従来は系統端末での小容量連系で３００〜６
００MWの周波数変換器ＦＣ（Frequency Converter），
直流送電用変換器ＨＶＤＣ(HighVoltage Direct Curren
t）が用いられている。新しい動向では基幹系統内の大
容量連系で２０００〜３０００ＭＷの直流送電用変換器
ＨＶＤＣを始めとして、周波数変換器ＦＣ，直流連系設
備ＢＴＢ(Back To Back)，無効電力補償装置ＳＶＣ（St
atic Var Conpensator）の大容量化が必須である。これ
らの電力変換装置では、数個〜数１００個の半導体装置
が直平列に接続して用いられる。電力変換装置の部品点
数の削減による高信頼化やコンパクト化，高効率化のた
めには、半導体装置の大容量化や損失低減が必須であ
る。

【０００３】従来の大容量半導体装置は、円形のシリコ
ン単結晶半導体基板（ウエハ）を用いてそれより一廻り
小さいほぼ円形の半導体素子（ペレット）で形成されて
いる。耐電圧が数ｋＶ，電流容量が数ｋＡ以上の大容量
半導体装置用の半導体素子は、１枚の半導体基板から１
つ作られる。

【０００４】半導体装置の大容量化、特に電流容量を大
きくするためには、半導体素子をできるだけ大きく（大
面積化）することが効果的であり、そのためには大面積
の半導体基板が必要となる。

【０００５】一方、高耐圧の半導体素子を製造するため
の半導体基板は、抵抗率が高くかつ均一であること、結
晶性が優れ、重金属はもちろん酸素や炭素等の不純物含
有量が低く高純度であることが要求されている。このた
め、シリコンの単結晶製造では、るつぼ等を使用せずに
高純度の結晶が得られる帯域溶融法（フローティングゾ
ーン法：Floating Zone：ＦＺ)で作成し、その後、抵抗
率を精密に調整するために原子炉で中性子を照射して原
子核反応によりシリコンをリンに変換してドーピング
（Neutron Transmutaion Doping：ＮＴＤ）している。

【０００６】なお、この種の結晶製造に関するものに
は、例えば、特開昭50−81473 号公報，阿部孝夫著“シ
リコン結晶成長とウェーハ加工”培風舘，(１９９４
年５月)，伊藤辰夫・戸田真人：半導体の放射線加工・
シリコンの中性子照射ドーピング：放射線と産業第６４
号ｐ.１９〜２３(１９９４年１２月）等に詳細に説明さ
れている。

【０００７】

【発明が解決しようとする課題】大容量の半導体装置の
開発のためには、次のものが必要である。

【０００８】（１）素材としての、大口径高純度シリコ
ン単結晶ウエハ、（２）大容量半導体装置の設計技術、
（３）大口径ウエハを均一に処理するプロセス装置及び
プロセス技術、（４）大口径ペレットのパッケージング
技術、（５）高電圧，大電流の特性評価設備及び解析技
術これらのうち大多数は現行技術の拡張で実現可能である
が、困難なことは、大口径シリコン単結晶ウエハの製造
である。今までのシリコン半導体装置の大容量化の歴史
はシリコン単結晶の高純度化と大口径化の歴史といって
も過言ではない。そして現状では、ＮＴＤ法による高純
度高精度ドーピングは直径約６インチまで可能となった
が、装置・設備（原子炉の照射孔径）の制約のためこれ
が限度である。シリコンのドーピングには核変換に役立
つ熱中性子が多く、照射欠陥を引き起こす高速中性子が
少ない重水炉（出力５〜２０ＭＷ級）が適しているが、
現在国内で照射可能な重水炉は直径１５８mmまでであ
り、その照射孔を大きくすることは経済的に容易ではな
い。

【０００９】一方、大口径ウエハを均一に処理するプロ
セス装置及びプロセス技術は、LSIの分野では直径８イ
ンチのシリコンウエハが常用されており、直径１２イン
チ用のプロセス装置・技術の検討も進められており、大
容量半導体装置のプロセスにも適用可能である。

【００１０】本発明の目的は、大口径高純度シリコン単
結晶ウエハを比較的簡単に製造することにある。

【００１１】

【課題を解決するための手段】上記目的は、以下の手段
により、達成される。

【００１２】（１）従来の方法で作製した円柱形の高品
位ＮＴＤ半導体単結晶ロッドの周囲に単結晶層または多
結晶層を堆積させる。その後、ウエハ状に加工する。

【００１３】（２）上記の２重輪層構造の半導体基板ウ
エハを用いて、通常の半導体製造プロセスを実施する。
この時、高品位の結晶領域の全面を利用して半導体素子
を形成し、ウエハのハンドリングは周囲に堆積させた単
結晶層または多結晶層領域を使用する。

【００１４】（３）上記ウエハをペレタイズしてウエハ
周囲の単結晶層または多結晶層を除去し、端面を加工す
る。

【００１５】これにより、高品位単結晶の全面を利用す
ることができ、大容量半導体装置を製造することが可能
となる。大容量半導体装置が開発されると、それを用い
た電力変換装置は部品点数の削減が図られ小型化，高信
頼化，低損失化及び大容量化が可能となる。

【００１６】

【発明の実施の形態】以下、本発明の実施例を図面を用
いて詳細に説明する。

【００１７】実施例１図１は本発明による大容量半導体装置の製造工程を示
す。

【００１８】図１（ａ）はシリコン単結晶ロッド１０で
ある。製法フローティングゾーン法(ＦＺ法)，直径約１
６０mm，結晶成長方向〈１１１〉、抵抗率は４５００Ω
−cm以上である。この単結晶の肩（頭部）及びテイル
（尾部）を切断除去し、周囲を整形し直径１５６±１mm
とした後、長さ約６５０mmの円筒形ブロックに切断した
ものである。その後、重水炉で中性子を照射した。中性
子照射は、均一化のためシリコンブロックを回転させな
がら、中性子線束密度１.５×１０¹³ｎ／cm²・ｓで照射
時間６５min である。放射能冷却後水洗し残留放射能検
査後、１２００℃，１ｈ酸素気流中でアニールして、照
射ダメージを取り除いた。抵抗率は３４０〜３９０Ω−
cmである。

【００１９】図１（ｂ）は上記シリコン単結晶ロッドの
周囲に単結晶層または多結晶シリコン層１１を堆積させ
た状態を示す。単結晶層または多結晶シリコン層１１は
ＦＺ法の原料となる多結晶ロッドの析出と同じく、三塩
化シラン(ＳｉＨＣｌ₃）の水素還元により、厚みは２０
〜２５mmである。この時、基板のシリコン単結晶ロッド
１０が単結晶であるためエピタキシャル成長して単結晶
層が堆積することもある。特にシリコン単結晶ロッド１
０に接した周囲は単結晶化しやすい。しかし以下の工程
では、この堆積層１１が単結晶層であるか多結晶層であ
るかは特別な問題ではない。

【００２０】図１（ｃ）は外周研削及びノッチ加工した
後、ウエハに切断（スライシング）し、図１（ｄ）は、
更に、機械研磨（ラッピング），面取り（ベベリン
グ），化学的機械的研磨（ポリシング），洗浄して完成
したシリコン半導体基板１２の断面模式図を示す。この
シリコン半導体基板１２は直径１６５±０.５mm ，厚み
１.２５０mm であり、同心円状の中心の領域はＮＴＤ高
品位単結晶１３、周囲の領域はＣＶＤ単結晶または多結
晶１４の２重輪層構造である。この工程は通常のウエハ
製造工程と同一である。

【００２１】図１（ｅ）は上記シリコン半導体基板１２
を用いて作成した大容量のサイリスタ用のペレット１５
を示す。従来とほぼ同様の酸化，イオン打込み，拡散，
ホトリソグラフィ，メタル蒸着，パッシベーション等の
プロセス技術を使用して、ｐｎｐｎの４層構造と電極を
形成し、その後ペレタイズ・端面加工し、その大きさは
直径１５０mmである。サイリスタのトリガ方式として赤
外発光ダイオードによる光トリガ方式のため、ペレット
内に受光部を設置してある。大面積基板を用いることに
より、受光部やゲートパターンの配置の自由度が得ら
れ、サイリスタのターンオンの拡がり速度を早め、拡が
り領域を広めることができる。

【００２２】図１（ｆ）は石英製の光ファイバー１６と
共に圧接型パッケージ１７にセットした状態を示す。

【００２３】この結果、順方向及び逆方向耐圧６ｋＶ以
上，電流容量(平均オン電流）６.６ｋＡ，１パルスのサ
ージオン電流５５０ｋＡ，最大オン電圧２.１Ｖ，臨界
オン電流上昇率（ｄｉ／ｄｔ）３５０Ａ／μｓ以上を確
認した。

【００２４】なお、従来の直径１５０mmのシリコンウエ
ハを用いた場合には、ペレットの直径は最大１３６mm程
度であり、上記と同等の素子構造では電流容量は最大
５.６ｋＡまでである。

【００２５】２０００ＭＷの直流連系設備ＢＴＢの製造
には上記の光トリガサイリスタ672個が必要である。一
方、従来の耐電圧６ｋＶ，電流容量５.６ｋＡクラスの
素子では約８００個が必要であり、電力変換器の約１５
％のサイズ小型化と９％の損失低減が達成できた。また
部品点数削減による高信頼化が期待できる。

【００２６】実施例２図２（ａ）及び（ｂ）は本発明による大容量ゲートター
ンオフサイリスタ用のペレット２０の平面図及び断面図
を示す。図１と同様のＮＴＤ高品位単結晶２１とＣＶＤ
単結晶または多結晶２２と２重輪層型の大面積シリコン
基板を用いて製造したものである。従来とほぼ同様の酸
化，イオン打込み，拡散，ホトリソグラフィ，メタル蒸
着，パッシベーション等のプロセス技術により、ｐｎｐ
ｎの４層構造と電極を形成した。素子の大きさは直径１
５０mmである。その後、圧接型にパッケージングした。

【００２７】このゲートターンオフサイリスタは微細な
ユニット（長さ１.８mm，幅０.１６mm）約１万２０００
個を多重のリング状に配置したものである。大面積基板
を用いることにより、ゲートパターンの配置の自由度が
得られ、サイリスタのターンオン及びターンオフのペレ
ット内（ユニット間）の動作の均一化が達成できる。こ
の結果、順方向耐圧８ｋＶ以上，可制御電流容量８ｋ
Ａ，最大オン電圧4.2Ｖ，ターンオフ時間４０μｓを確
認した。

【００２８】上記のゲ−トタ−ンオフサイリスタ３８４
個を用いて、３００ＭＶＡ級の自励式電力変換器（Ｆ
Ｃ，ＢＴＢ）を組み立てることができる。一方、従来の
耐電圧６ｋＶ，電流容量６ｋＡクラスの素子では約５６
０個が必要であり、電力変換器のサイズ小型化，損失低
減および部品点数削減による高信頼化に貢献できる。

【００２９】上記実施例では、直径１５０mm以上の１ウ
エハ１ペレットについて説明したが、１ウエハから直径
数１０mmの丸型ペレットや角型ペレットを複数個製造す
る場合にも適用できる。図３（ａ),（ｂ）は１つのウエ
ハから複数個のペレットを切り出す場合の状態を示す。
ペレットサイズに余裕ができ、大容量化のみならず、パ
ターン設計の自由度を確保して高性能化や低コスト化す
ることも可能である。

【００３０】

【発明の効果】本発明によれば、大面積の半導体基板お
よびそれを用いた大面積の半導体素子（ペレット）を容
易に作成でき、半導体装置の大容量化を達成できる。

【００３１】また、大面積の半導体基板が得られること
により、半導体素子のパターン設計に自由度が大きくな
り、素子特性の改善が図れる。

【００３２】更に、大容量の半導体装置が作成できるこ
とにより、これを多数個使用する電力変換装置の小型
化，高信頼化，高効率化が可能となる。

【図面の簡単な説明】

【図１】図１は本発明の第１の実施例による大面積半導
体装置の製造工程を示す模式図。

【図２】図２は本発明の第２の実施例による大面積半導
体装置のペレットの平面及び断面を示す模式図。

【図３】図３は本発明の第３の実施例による大面積半導
体装置のペレットの平面配置の模式図である。

【符号の説明】

１０…シリコン単結晶ロッド、１１…単結晶または多結
晶シリコン層、１２…シリコン半導体基板、１３，２１
…ＮＴＤ高品位単結晶、１４，２２…ＣＶＤ単結晶また
は多結晶、１５…大容量サイリスタ用ペレット、１７…
パッケージ、２０…大容量ゲートターンオフサイリスタ
用のペレット。

Claims

【特許請求の範囲】

【請求項１】半導体素子用のシリコン結晶体であって、
素子となる領域は中性子照射により抵抗率を制御された
単結晶、周辺のハンドリング用の領域はＣＶＤ法による
単結晶または多結晶の同心円状２重輪層からなることを
特徴とするシリコン結晶体。