KR100480645B1 - 역자기 정합 방식을 이용한 트윈―ono 형태의sonos 메모리 소자 제조 방법 - Google Patents
역자기 정합 방식을 이용한 트윈―ono 형태의sonos 메모리 소자 제조 방법 Download PDFInfo
- Publication number
- KR100480645B1 KR100480645B1 KR10-2003-0020444A KR20030020444A KR100480645B1 KR 100480645 B1 KR100480645 B1 KR 100480645B1 KR 20030020444 A KR20030020444 A KR 20030020444A KR 100480645 B1 KR100480645 B1 KR 100480645B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- dielectric layer
- conductive
- forming
- spacer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 230000008569 process Effects 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 125000006850 spacer group Chemical group 0.000 claims abstract description 130
- 239000000758 substrate Substances 0.000 claims description 52
- 238000005530 etching Methods 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 11
- 238000011049 filling Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000009826 distribution Methods 0.000 abstract description 16
- 238000000206 photolithography Methods 0.000 abstract 1
- 238000003892 spreading Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000007858 starting material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001926 trapping method Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (20)
- 기판 상에 실리콘 산화물층-실리콘 질화물층-실리콘 산화물층(ONO)의 유전층을 형성하는 단계;상기 유전층 상에 상기 유전층의 표면 일부를 노출하는 트렌치를 가지는 버퍼(buffer)층을 형성하는 단계;상기 트렌치의 내측벽에 제1전도성 스페이서를 형성하는 단계;상기 제1전도성 스페이서를 식각 마스크로 상기 유전층의 노출된 부분을 선택적으로 제거하여 상기 유전층을 두 부분으로 분리하는 단계;상기 유전층의 분리에 의해서 노출되는 상기 기판 상에 게이트 유전층을 형성하는 단계;상기 게이트 유전층 상에 상기 트렌치의 양측벽 사이의 갭을 메우는 제2전도성 층을 형성하는 단계;상기 제1전도성 스페이서를 식각 마스크로 상기 버퍼층을 제거하는 단계; 및상기 유전층의 상기 버퍼층의 제거에 의해서 노출되는 부분을 상기 제1전도성 스페이서를 식각 마스크로 선택적으로 제거하여 두 부분으로 분리된 상기 유전층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제1항에 있어서, 상기 게이트 유전층은 열산화 또는 화학 기상 증착에 의해서 형성되는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제1항에 있어서, 제2전도성 층을 형성하는 단계는상기 제2전도성 층을 상기 게이트 유전층 상에 상기 트렌치의 양측벽 사이의 갭을 메우도록 증착하는 단계; 및상기 제2전도성 층을 에치 백 또는 화학 기계적 연마하여 상기 버퍼층 상으로 연장된 상기 게이트 유전층 부분을 노출하는 단계를 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제1항에 있어서,상기 패터닝된 유전층에 의해 노출되는 상기 기판에 제1확산층을 이온 주입으로 형성하는 단계;상기 패터닝된 유전층 및 상기 제1전도성 스페이서 측벽에 제2절연 스페이서를 형성하는 단계; 및상기 제2절연 스페이서를 마스크로 상기 기판에 제2확산층을 이온 주입으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제4항에 있어서, 상기 제2절연 스페이서는화학 기상 증착 또는 열 산화에 의해서 형성되는 실리콘 산화물층 또는 실리콘 질화물층으로부터 형성되는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제4항에 있어서,실리사이드화(silicidation) 과정으로 상기 제1전도성 스페이서 및 상기 제2전도성 층 상에 제1실리사이드층을 선택적으로 형성하며 상기 제2확산층 상에 선택적으로 제2실리사이드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제6항에 있어서,상기 제1전도성 스페이서 및 상기 제2전도성 층은 도전성 실리콘층을 포함하여 형성되는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 기판 상에 실리콘 산화물층-실리콘 질화물층-실리콘 산화물층(ONO)의 유전층을 형성하는 단계;상기 유전층 상에 제1전도성 층을 형성하는 단계;상기 제1전도성 층 상에 상기 제1전도성 층의 표면 일부를 노출하는 트렌치를 가지는 버퍼층을 형성하는 단계;상기 트렌치의 내측벽에 제1절연 스페이서를 형성하는 단계;상기 제1절연 스페이서를 식각 마스크로 상기 제1전도성 층의 노출된 부분 및 하부의 상기 유전층 부분을 선택적으로 순차적으로 제거하여 상기 유전층을 두 부분으로 분리하는 단계;상기 유전층의 분리에 의해서 노출되는 상기 기판 상에 게이트 유전층을 형성하는 단계;상기 게이트 유전층 상에 상기 트렌치의 양측벽 사이의 갭을 메우는 제2전도성 층을 형성하는 단계;상기 제1절연 스페이서를 식각 마스크로 상기 버퍼층을 제거하는 단계; 및상기 제1전도성 층의 상기 버퍼층의 제거에 의해서 노출되는 부분 및 하부의 상기 유전층 부분을 상기 제1절연 스페이서를 식각 마스크로 선택적으로 순차적으로 제거하여 두 부분으로 분리된 상기 유전층 및 상기 제1전도성 층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제8항에 있어서,상기 제1절연 스페이서 및 분리되고 패터닝된 두 개의 상기 제1전도성 층들이 각각 독립적인 게이트들로 작용하는 것을 허용하도록 상기 게이트 유전층은 상기 제1절연 스페이서와 상기 제1전도성 층 사이를 절연시키도록 상기 제1절연 스페이서 상으로 연장되는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제8항에 있어서, 제2전도성 층을 형성하는 단계는상기 제2전도성 층을 상기 게이트 유전층 상에 상기 트렌치의 양측벽 사이의 갭을 메우도록 증착하는 단계; 및상기 제2전도성 층을 에치 백 또는 화학 기계적 연마하여 상기 버퍼층 상으로 연장된 상기 게이트 유전층 부분을 노출하는 단계를 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제8항에 있어서, 상기 게이트 유전층 부분을 노출하는 단계 이후에상기 제2전도성 층 상을 덮는 캐핑 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제8항에 있어서,상기 패터닝된 유전층에 의해 노출되는 상기 기판에 제1확산층을 이온 주입으로 형성하는 단계;상기 패터닝된 유전층 및 상기 제1전도성 층 측벽에 제2절연 스페이서를 형성하는 단계; 및상기 제2절연 스페이서를 마스크로 상기 기판에 제2확산층을 이온 주입으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제12항에 있어서,실리사이드화 과정으로 상기 제2확산층 상에 선택적으로 제2실리사이드층을 형성하며 상기 제2전도성 층 상에 제3실리사이드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제13항에 있어서,상기 제1전도성 층 및 상기 제2전도성 층은 도전성 실리콘층을 포함하여 형성되는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 기판 상에 실리콘 산화물층-실리콘 질화물층-실리콘 산화물층(ONO)의 유전층을 형성하는 단계;상기 유전층 상에 상기 유전층의 표면 일부를 노출하는 트렌치를 가지는 버퍼(buffer)층을 형성하는 단계;상기 트렌치의 내측벽에 제1절연 스페이서를 형성하는 단계;상기 제1절연 스페이서를 식각 마스크로 상기 유전층 부분을 선택적으로 제거하여 상기 유전층을 두 부분으로 분리하는 단계;상기 제1절연 스페이서를 선택적으로 제거하는 단계;상기 제1절연 스페이서의 제거에 의해서 노출되는 상기 유전층의 상측 실리콘 산화물층 부분을 선택적으로 제거하여 상기 실리콘 질화물층을 일부 노출하는 단계;상기 유전층의 분리에 의해서 노출된 상기 기판 상에 상기 실리콘 질화물층 상으로 연장되는 게이트 유전층을 형성하는 단계;상기 게이트 유전층 상에 상기 트렌치의 양측벽 사이의 갭을 메우는 전도성 층을 형성하는 단계;상기 전도성 층을 식각 마스크로 상기 버퍼층을 제거하는 단계; 및상기 유전층 층의 상기 버퍼층의 제거에 의해서 노출되는 부분을 상기 전도성 층을 선택적으로 제거하여 두 부분으로 분리된 상기 유전층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제15항에 있어서,상기 제1절연 스페이서는 희생층으로서 상기 버퍼층과 다른 절연 물질 또는 포토레지스트 물질로 형성되는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제15항에 있어서,상기 패터닝된 유전층에 의해 노출되는 상기 기판에 제1확산층을 이온 주입으로 형성하는 단계;상기 패터닝된 유전층 및 상기 제1전도성 스페이서 측벽에 제2절연 스페이서를 형성하는 단계; 및상기 제2절연 스페이서를 마스크로 상기 기판에 제2확산층을 이온 주입으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 기판 상에 상호 간에 제1버퍼층을 형성하는 단계;상기 제1버퍼층에 상기 제1버퍼층과 식각 선택비를 가지고 상기 제1버퍼층의 표면 일부를 노출하는 트렌치를 가지는 제2버퍼층을 형성하는 단계;상기 노출된 제1버퍼층 상 및 상기 트렌치 측벽 상에 실리콘 산화물층-실리콘 질화물층-실리콘 산화물층(ONO)의 유전층을 형성하는 단계;상기 트렌치의 내측벽의 상기 유전층 상에 제1전도성 스페이서를 형성하는 단계;상기 제1전도성 스페이서를 식각 마스크로 상기 유전층 부분을 선택적으로 제거하여 상기 유전층을 두 부분으로 분리하고 순차적으로 노출되는 상기 제1버퍼층 부분을 제거하여 하부의 상기 기판 상을 노출하는 단계;상기 노출되는 기판 상에 게이트 유전층을 형성하는 단계;상기 게이트 유전층 상에 상기 트렌치의 양측벽 사이의 갭을 메우는 제2전도성 층을 형성하는 단계;상기 제1전도성 스페이서를 식각 마스크로 상기 버퍼층을 제거하는 단계; 및상기 유전층의 상기 버퍼층의 제거에 의해서 노출되는 부분을 상기 제1전도성 스페이서를 식각 마스크로 선택적으로 제거하여 두 부분으로 분리된 상기 유전층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제18항에 있어서,상기 패터닝된 유전층에 의해 노출되는 상기 기판에 제1확산층을 이온 주입으로 형성하는 단계;상기 패터닝된 유전층 및 상기 제1전도성 스페이서 측벽에 제2절연 스페이서를 형성하는 단계; 및상기 제2절연 스페이서를 마스크로 상기 기판에 제2확산층을 이온 주입으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
- 제18항에 있어서,실리사이드화(silicidation) 과정으로 상기 제1전도성 스페이서 및 상기 제2전도성 층 상에 제1실리사이드층을 선택적으로 형성하며 상기 제2확산층 상에 선택적으로 제2실리사이드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 소노스(SONOS) 메모리 소자 제조 방법.
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0020444A KR100480645B1 (ko) | 2003-04-01 | 2003-04-01 | 역자기 정합 방식을 이용한 트윈―ono 형태의sonos 메모리 소자 제조 방법 |
US10/781,761 US7005349B2 (en) | 2003-04-01 | 2004-02-20 | Method of manufacturing twin-ONO-type SONOS memory using reverse self-alignment process |
IT000637A ITMI20040637A1 (it) | 2003-04-01 | 2004-03-30 | Procedimento di fabbricazione di memoria sonos di tipo a doppio ono usando processo di auto-allineamento inverso |
FR0403305A FR2853453B1 (fr) | 2003-04-01 | 2004-03-30 | Procede de fabrication d'un dispositif de memoire sonos de type ono double en utilisant un traitement d'auto alignement inverse |
JP2004107330A JP4608232B2 (ja) | 2003-04-01 | 2004-03-31 | 逆自己整合方式を利用したツインono形態のsonosメモリ素子製造方法 |
CNB2004100320006A CN100345284C (zh) | 2003-04-01 | 2004-03-31 | 利用反向自对准过程制造双ono式sonos存储器的方法 |
DE102004017164A DE102004017164B4 (de) | 2003-04-01 | 2004-03-31 | Verfahren zur Herstellung eines SONOS-Speichers |
US11/296,397 US7511334B2 (en) | 2003-04-01 | 2005-12-08 | Twin-ONO-type SONOS memory |
JP2010195924A JP5285671B2 (ja) | 2003-04-01 | 2010-09-01 | 逆自己整合方式を利用したツインono形態のsonosメモリ素子製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0020444A KR100480645B1 (ko) | 2003-04-01 | 2003-04-01 | 역자기 정합 방식을 이용한 트윈―ono 형태의sonos 메모리 소자 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040085663A KR20040085663A (ko) | 2004-10-08 |
KR100480645B1 true KR100480645B1 (ko) | 2005-03-31 |
Family
ID=36205410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0020444A KR100480645B1 (ko) | 2003-04-01 | 2003-04-01 | 역자기 정합 방식을 이용한 트윈―ono 형태의sonos 메모리 소자 제조 방법 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7005349B2 (ko) |
JP (2) | JP4608232B2 (ko) |
KR (1) | KR100480645B1 (ko) |
CN (1) | CN100345284C (ko) |
DE (1) | DE102004017164B4 (ko) |
FR (1) | FR2853453B1 (ko) |
IT (1) | ITMI20040637A1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100594325B1 (ko) | 2005-02-24 | 2006-06-30 | 삼성전자주식회사 | 노치 게이트 구조의 트랜지스터를 구비하는 반도체 소자의제조 방법 |
CN109166856A (zh) * | 2018-08-28 | 2019-01-08 | 上海华虹宏力半导体制造有限公司 | Sonos器件制作工艺方法 |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100475087B1 (ko) * | 2002-08-19 | 2005-03-10 | 삼성전자주식회사 | 국부적 sonos 구조를 갖는 불휘발성 메모리 소자의제조 방법 |
KR100521371B1 (ko) * | 2003-01-22 | 2005-10-12 | 삼성전자주식회사 | 소노스형 비휘발성 메모리 및 그 제조 방법 |
TWI233666B (en) * | 2004-04-13 | 2005-06-01 | Powerchip Semiconductor Corp | Method of manufacturing non-volatile memory cell |
KR100577311B1 (ko) * | 2004-06-09 | 2006-05-10 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그 구동방법 |
US7547945B2 (en) | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
US20060068546A1 (en) * | 2004-09-29 | 2006-03-30 | Yi-Shing Chang | Self-aligned non-volatile memory and method of forming the same |
US7119396B2 (en) * | 2004-10-08 | 2006-10-10 | Silicon Storage Technology, Inc. | NROM device |
US20060084268A1 (en) * | 2004-10-15 | 2006-04-20 | Martin Verhoeven | Method for production of charge-trapping memory cells |
KR100562309B1 (ko) * | 2004-12-29 | 2006-03-22 | 동부아남반도체 주식회사 | 리버스 스페이서를 갖는 트랜지스터 및 그 제조 방법 |
US7709334B2 (en) * | 2005-12-09 | 2010-05-04 | Macronix International Co., Ltd. | Stacked non-volatile memory device and methods for fabricating the same |
US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
JP2006237423A (ja) * | 2005-02-28 | 2006-09-07 | Oki Electric Ind Co Ltd | 半導体記憶装置および半導体記憶装置の製造方法 |
KR100594326B1 (ko) * | 2005-03-22 | 2006-06-30 | 삼성전자주식회사 | 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법 |
US7384849B2 (en) | 2005-03-25 | 2008-06-10 | Micron Technology, Inc. | Methods of forming recessed access devices associated with semiconductor constructions |
US20060234453A1 (en) * | 2005-04-13 | 2006-10-19 | Tzyh-Cheang Lee | Non-volatile memory and fabrication method thereof |
US7172937B2 (en) * | 2005-04-21 | 2007-02-06 | United Microelectronics Corp. | Method of manufacturing a non-volatile memory cell |
TWI277178B (en) * | 2005-06-07 | 2007-03-21 | Promos Technologies Inc | Non-volatile memory and fabricating method thereof |
US7282401B2 (en) * | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
US7528425B2 (en) * | 2005-07-29 | 2009-05-05 | Infineon Technologies Ag | Semiconductor memory with charge-trapping stack arrangement |
US7867851B2 (en) | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
KR100652433B1 (ko) * | 2005-09-08 | 2006-12-01 | 삼성전자주식회사 | 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법 |
KR100697291B1 (ko) * | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 그 제조방법 |
KR100669345B1 (ko) | 2005-10-28 | 2007-01-16 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
KR100687402B1 (ko) * | 2005-11-21 | 2007-02-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
JP2007157854A (ja) * | 2005-12-01 | 2007-06-21 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
US7602001B2 (en) | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
US20080119057A1 (en) * | 2006-11-20 | 2008-05-22 | Applied Materials,Inc. | Method of clustering sequential processing for a gate stack structure |
JP5086626B2 (ja) * | 2006-12-15 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
US7687360B2 (en) * | 2006-12-22 | 2010-03-30 | Spansion Llc | Method of forming spaced-apart charge trapping stacks |
US7977218B2 (en) * | 2006-12-26 | 2011-07-12 | Spansion Llc | Thin oxide dummy tiling as charge protection |
US7521321B2 (en) * | 2007-01-08 | 2009-04-21 | Macronix International Co., Ltd. | Method of fabricating a non-volatile semiconductor memory device |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
KR20080113966A (ko) * | 2007-06-26 | 2008-12-31 | 삼성전자주식회사 | 비휘발성 기억 장치 및 그 제조 방법 |
US7879706B2 (en) * | 2007-10-31 | 2011-02-01 | Macronix International Co., Ltd. | Memory and manufacturing method thereof |
JP5491694B2 (ja) * | 2007-11-28 | 2014-05-14 | スパンション エルエルシー | 半導体装置およびその製造方法 |
CN101459144B (zh) * | 2007-12-12 | 2013-07-17 | 和舰科技(苏州)有限公司 | 一种从堆叠式栅极闪存中去除介质残余的方法 |
US7898852B1 (en) | 2007-12-27 | 2011-03-01 | Cypress Semiconductor Corporation | Trapped-charge non-volatile memory with uniform multilevel programming |
JP5308024B2 (ja) * | 2007-12-28 | 2013-10-09 | スパンション エルエルシー | 半導体装置およびその製造方法 |
JP5363004B2 (ja) * | 2008-02-18 | 2013-12-11 | スパンション エルエルシー | 半導体装置の製造方法 |
JP2009212399A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2009212398A (ja) | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP5405066B2 (ja) * | 2008-07-28 | 2014-02-05 | スパンション エルエルシー | 半導体装置の製造方法 |
US20100062593A1 (en) * | 2008-09-10 | 2010-03-11 | Promos Technologies Inc. | Method for preparing multi-level flash memory devices |
KR20100043409A (ko) * | 2008-10-20 | 2010-04-29 | 삼성전자주식회사 | 반도체소자의 제조방법 |
US7799638B2 (en) * | 2008-10-31 | 2010-09-21 | Macronix International Co., Ltd | Method for forming a memory array |
KR101038873B1 (ko) * | 2008-11-06 | 2011-06-02 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
US8404549B2 (en) | 2008-11-06 | 2013-03-26 | Spansion Llc | Fabricating method of mirror bit memory device having split ONO film with top oxide film formed by oxidation process |
JP2010153479A (ja) * | 2008-12-24 | 2010-07-08 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
CN101814510B (zh) * | 2010-04-29 | 2015-07-29 | 上海华虹宏力半导体制造有限公司 | 共享字线的无触点sonos分栅式闪存 |
US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
US8772057B1 (en) | 2011-05-13 | 2014-07-08 | Cypress Semiconductor Corporation | Inline method to monitor ONO stack quality |
CN102446862B (zh) * | 2011-08-29 | 2014-04-02 | 上海华力微电子有限公司 | 一种新型的双bit线SONOS单元结构及其制作方法 |
US8575683B1 (en) * | 2012-05-16 | 2013-11-05 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
US9093421B2 (en) * | 2012-06-26 | 2015-07-28 | International Business Machines Corporation | Implementing gate within a gate utilizing replacement metal gate process |
KR102027443B1 (ko) * | 2013-03-28 | 2019-11-04 | 에스케이하이닉스 주식회사 | 불휘발성 메모리소자 및 그 동작방법 |
US9368644B2 (en) * | 2013-12-20 | 2016-06-14 | Cypress Semiconductor Corporation | Gate formation memory by planarization |
US9412851B2 (en) * | 2013-12-23 | 2016-08-09 | United Microelectronics Corp. | Method for fabricating semiconductor device including a patterned multi-layered dielectric film with an exposed edge |
KR102497251B1 (ko) * | 2015-12-29 | 2023-02-08 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
CN109119422B (zh) * | 2018-08-28 | 2020-08-07 | 上海华虹宏力半导体制造有限公司 | 1.5-t sonos器件制作工艺方法 |
CN113437080B (zh) * | 2021-08-26 | 2022-01-07 | 北京磐芯微电子科技有限公司 | 闪存单元及其制造方法 |
WO2023025260A1 (zh) * | 2021-08-26 | 2023-03-02 | 北京磐芯微电子科技有限公司 | 闪存单元及其制造方法和其写入方法和擦除方法 |
CN113658622B (zh) * | 2021-08-26 | 2023-12-22 | 北京磐芯微电子科技有限公司 | 闪存阵列的写入方法 |
CN114335004B (zh) * | 2022-03-11 | 2022-05-17 | 江苏游隼微电子有限公司 | 一种1.5t sonos器件及其制备方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5963824A (en) * | 1997-07-09 | 1999-10-05 | Advanced Micro Devices, Inc. | Method of making a semiconductor device with adjustable threshold voltage |
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
KR20010004990A (ko) | 1999-06-30 | 2001-01-15 | 김영환 | 플래쉬 이이피롬 셀 및 그 제조 방법 |
US6248633B1 (en) * | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
US6352895B1 (en) | 2000-03-15 | 2002-03-05 | International Business Machines Corporation | Method of forming merged self-aligned source and ONO capacitor for split gate non-volatile memory |
DE10036911C2 (de) * | 2000-07-28 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung einer Multi-Bit-Speicherzelle |
US6518110B2 (en) * | 2000-09-01 | 2003-02-11 | Wen Ying Wen | Method of fabricating memory cell structure of flash memory having annular floating gate |
US6512263B1 (en) | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
JP4904631B2 (ja) * | 2000-10-27 | 2012-03-28 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
JP2002217318A (ja) | 2001-01-19 | 2002-08-02 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
KR100437470B1 (ko) | 2001-01-31 | 2004-06-23 | 삼성전자주식회사 | 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법 |
US6531350B2 (en) * | 2001-02-22 | 2003-03-11 | Halo, Inc. | Twin MONOS cell fabrication method and array organization |
JP2002299473A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 半導体記憶装置及びその駆動方法 |
US6670240B2 (en) * | 2001-08-13 | 2003-12-30 | Halo Lsi, Inc. | Twin NAND device structure, array operations and fabrication method |
DE10153384B4 (de) * | 2001-10-30 | 2007-08-02 | Infineon Technologies Ag | Halbleiterspeicherzelle, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung |
JP2003258128A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法 |
JP4424886B2 (ja) * | 2002-03-20 | 2010-03-03 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置及びその製造方法 |
US6462375B1 (en) * | 2002-04-01 | 2002-10-08 | Silicon Based Technology Corp. | Scalable dual-bit flash memory cell and its contactless flash memory array |
US20040000689A1 (en) * | 2002-06-28 | 2004-01-01 | Erh-Kun Lai | Dual-bit MONOS/SONOS memory structure with non-continuous floating gate |
US6806517B2 (en) * | 2003-03-17 | 2004-10-19 | Samsung Electronics Co., Ltd. | Flash memory having local SONOS structure using notched gate and manufacturing method thereof |
US6815764B2 (en) * | 2003-03-17 | 2004-11-09 | Samsung Electronics Co., Ltd. | Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same |
US6706599B1 (en) * | 2003-03-20 | 2004-03-16 | Motorola, Inc. | Multi-bit non-volatile memory device and method therefor |
-
2003
- 2003-04-01 KR KR10-2003-0020444A patent/KR100480645B1/ko active IP Right Grant
-
2004
- 2004-02-20 US US10/781,761 patent/US7005349B2/en not_active Expired - Lifetime
- 2004-03-30 IT IT000637A patent/ITMI20040637A1/it unknown
- 2004-03-30 FR FR0403305A patent/FR2853453B1/fr not_active Expired - Lifetime
- 2004-03-31 CN CNB2004100320006A patent/CN100345284C/zh not_active Expired - Lifetime
- 2004-03-31 DE DE102004017164A patent/DE102004017164B4/de not_active Expired - Lifetime
- 2004-03-31 JP JP2004107330A patent/JP4608232B2/ja not_active Expired - Lifetime
-
2005
- 2005-12-08 US US11/296,397 patent/US7511334B2/en not_active Expired - Lifetime
-
2010
- 2010-09-01 JP JP2010195924A patent/JP5285671B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100594325B1 (ko) | 2005-02-24 | 2006-06-30 | 삼성전자주식회사 | 노치 게이트 구조의 트랜지스터를 구비하는 반도체 소자의제조 방법 |
CN109166856A (zh) * | 2018-08-28 | 2019-01-08 | 上海华虹宏力半导体制造有限公司 | Sonos器件制作工艺方法 |
Also Published As
Publication number | Publication date |
---|---|
FR2853453B1 (fr) | 2006-06-09 |
CN100345284C (zh) | 2007-10-24 |
JP5285671B2 (ja) | 2013-09-11 |
JP4608232B2 (ja) | 2011-01-12 |
US20060086953A1 (en) | 2006-04-27 |
US20040197995A1 (en) | 2004-10-07 |
DE102004017164A1 (de) | 2004-10-28 |
CN1534769A (zh) | 2004-10-06 |
JP2004312009A (ja) | 2004-11-04 |
KR20040085663A (ko) | 2004-10-08 |
FR2853453A1 (fr) | 2004-10-08 |
DE102004017164B4 (de) | 2011-01-05 |
ITMI20040637A1 (it) | 2004-06-30 |
JP2011003921A (ja) | 2011-01-06 |
US7005349B2 (en) | 2006-02-28 |
US7511334B2 (en) | 2009-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100480645B1 (ko) | 역자기 정합 방식을 이용한 트윈―ono 형태의sonos 메모리 소자 제조 방법 | |
US8324060B2 (en) | NAND flash memory array having pillar structure and fabricating method of the same | |
KR101402131B1 (ko) | 수직 채널 메모리, 이의 제조 방법 및 이를 이용하는 구동방법 | |
US7298004B2 (en) | Charge-trapping memory cell and method for production | |
US7629640B2 (en) | Two bit/four bit SONOS flash memory cell | |
JP5600708B2 (ja) | トンネル障壁の上に電界分布層を有する電荷捕獲装置 | |
KR100674958B1 (ko) | 자기 정렬된 콘트롤 게이트를 갖는 스플릿 타입 플래쉬 메모리 소자 및 그 제조방법 | |
US7205198B2 (en) | Method of making a bi-directional read/program non-volatile floating gate memory cell | |
US7462533B2 (en) | Memory cell and method for fabricating same | |
TWI383473B (zh) | 形成具有源極側消除的浮動閘極記憶體晶胞之半導體記憶體陣列的自我對準方法,及由此方法製造的記憶體陣列 | |
JP2006313911A (ja) | マルチビット及びマルチレベル不揮発性メモリ素子、その動作方法及び製造方法 | |
KR100621553B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
CN111133515B (zh) | 制造具有擦除栅极的***栅极闪存存储器单元的方法 | |
US7206226B2 (en) | Non-volatile memory element having memory gate and control gate adjacent to each other | |
JP7473570B2 (ja) | スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法 | |
US20040031984A1 (en) | Vertical NROM and methods for making thereof | |
US7355236B2 (en) | Non-volatile floating gate memory cells with polysilicon storage dots and fabrication methods thereof | |
TWI778814B (zh) | 具有設置在字線閘上方之抹除閘的分離閘非揮發性記憶體單元及其製造方法 | |
US7008846B2 (en) | Non-volatile floating gate memory cell with floating gates formed as spacers, and an array thereof, and a method of manufacturing | |
TWI845109B (zh) | 非揮發性記憶體元件 | |
KR20080012084A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 16 |